JP2001119110A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2001119110A JP2001119110A JP29367299A JP29367299A JP2001119110A JP 2001119110 A JP2001119110 A JP 2001119110A JP 29367299 A JP29367299 A JP 29367299A JP 29367299 A JP29367299 A JP 29367299A JP 2001119110 A JP2001119110 A JP 2001119110A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit board
- printed circuit
- capacitor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
るプリント基板において、安価でかつ基板からの不要電
磁波放射を抑えたプリント基板を提供する。 【解決手段】 LSI2を実装するプリント基板1にお
いて、電源端子3a、3bとビアホール8bを電気的に
接続する第一のコンデンサ4a、4b,第一の電源配線
5a,第二の電源配線6a及び第二のコンデンサとを具
備し、所定の周波数範囲において、電源配線5a、6a
における特性インピーダンスの大きさを、コンデンサ4
a、4b、7aにおけるインピーダンスの大きさの三倍
以上とし、さらに、電源配線5a、6aの長さを、20
mmにプリント基板の波長短縮率をかけた値以上、か
つ、所定の周波数の上限周波数の1/4波長に波長短縮
率をかけた値以下とする。
Description
れるプリント基板に関し、特に、不要な電磁波放射(適
宜、電磁波放射と略称する。)を抑制したプリント基板
に関するものである。
もない、電子機器からの不要な電磁波放射が周囲の電子
機器を誤動作させる(例えば、テレビ画面が乱れる。)
といった問題を発生させる場合があり、各電子機器メー
カは、このような電磁波放射を抑制するための技術開発
に取り組んでいる。
高周波信号に起因するので、電子機器からの電磁波放射
を抑制するには、電子機器に搭載されるプリント基板に
対して電磁波放射の抑制対策を施すことが効果的であ
る。このため、プリント基板に対する電磁波放射の抑制
技術が種々開発されており、より高いレベルで電磁波放
射を抑制する技術が要求されている。
策を行なうことにより、例えば、プリント基板を覆うシ
ールド板を付したり、プリント基板と接続されるケーブ
ルに高価なシールドケーブルを使用したりする必要がな
くなり、製品の原価を大幅に低減することができように
なってきている。
対する電磁波放射抑制技術として、特開平9−2839
74号公報において基板の電源層とグランド層の共振に
よる強い電磁波放射を抑制する低EMI多層回路基板が
提案されている。この低EMI多層回路基板は、図25
に示すように、電源層201と第一のグランド層202
で第一の誘電体層203を挟んで容量C1を形成し、電
源層201と第二のグランド層204で第二の誘電体層
205を挟んで容量C2を形成し、さらに第一のグラン
ド層202と第二のグランド層204の間に抵抗体20
6を接続した基板構造としてある。
202から見ると、この間には抵抗体206とコンデン
サ(容量C2)の直列回路が接続された構造となってお
り、さらに高周波の電源ノイズに対しては、両層間に抵
抗体206のみが接続された構造として働く。この抵抗
体206が電源層201と第一のグランド層202の間
で生ずる共振のQ値(蓄積したエネルギと消費するエネ
ルギとの比を表す指数)を低く抑えることで、この共振
による強い電磁波放射を抑えることができる。また、低
EMI多層回路基板は、基板全体で電磁波放射を抑える
構造のため、例えば、LSIパッケージ周辺の実装設計
が容易になるといった長所がある。
通常のグランド層に加え第二のグランド層と高誘電体層
が必要なため、通常のルールで設計した基板からの設計
変更が容易でなく、また特殊な基板構造となるために、
結果的に製造原価がアップするといった問題がある。
公平7―46748号公報において基板の電源層とグラ
ンド層の共振による強い電磁波放射を抑制する回路基板
が提案されている。この回路基板は、図26に示すよう
に、回路基板300内の電源層を主パワー・プレーン3
01とサブパワー・プレーン304に分け、LSI30
3の電源端子305をサブパワー・プレーン304とコ
ンデンサ306に電気的に接続し、さらに、この電源端
子305をフェライトビーズ308とコンデンサ307
(FB用)を介して主パワー・プレーン301のグラン
ドシステム302と電気的に接続する構造としてある。
6,フェライトビーズ308及びコンデンサ307(F
B用)とで構成したπ型のデカップリング回路を介して
主パワー・プレーン301と電気的に接続する構造によ
り、電源ノイズがLSI303から主パワー・プレーン
301に漏れ出さないように働き、主パワー・プレーン
301からの電磁波放射を抑える役目を果たしている。
また、この回路基板300は、通常の基板構造からの変
更が小さいため、設計および製造工程的に実施が容易で
あるといった長所がある。
る場合には、サブパワー・プレーン304が大きくなる
ため、このプレーンとグランド層の間で共振を起こす可
能性があるといった問題がある。また、この回路基板
は、高価なフェライトビーズを使用するために、製造コ
ストが高価となるといった問題がある。
本発明者らが考案したプリント基板の電源層とグランド
層の共振による強い電磁波放射を抑制する回路基板が提
案されている。このプリント基板は、図27に示すよう
に、第一のコンデンサ401,電源配線402及び第二
のコンデンサ403とで構成したデカップリング回路を
介してIC404の電源端子405aをプリント基板の
共通電源配線406と電気的に接続する構造としてあ
る。また、第一及び第二のコンデンサ401、403の
グランド側電極は、それぞれビアホール407a、40
7b(グランド導体)と電気的に接続してある。なお、
IC404のグランド端子405bは、ビアホール40
7c(グランド導体)と電気的に接続してある。
インピーダンスを第一のコンデンサにおけるインピーダ
ンスの大きさに比べ十分大きくし、その長さを電磁波放
射で問題としている上限周波数の1/4波長程度に設定
することにより、電磁波放射で問題としている周波数範
囲内では、この電源配線が高インピーダンスのインダク
タとして働くようにして、電源端子から共通電源配線に
漏れ出す高周波ノイズを抑え、共通電源配線の共振によ
る電磁波放射を抑えている。
コンデンサと電源配線でデカップリング回路を構成する
ため、コストアップの問題は小さく、廉価な製造原価と
することができ、かつ、有害な電磁波放射を抑制するこ
とができる技術である。しかし、このプリント基板は、
大規模LSIを実装する際に、すべての電源端子にデカ
ップリング回路を適用するため、配線設計において信号
配線の引き回しが容易にできない場合があり、このよう
な場合に設計コストの削減が図れないといった問題があ
った。
く、図27に示したプリント基板を改良することによっ
て、多数の電源端子を有する大規模LSIに対して、デ
カップリング回路を効率よく配置することができるよう
にし、安価で放射抑制効果の高いプリント基板を提供す
ることを目的とする。
に、本発明における請求項1記載のプリント基板は、グ
ランド導体と電源導体を有し、二つ以上の電源端子を備
えた電子部品が実装されるプリント基板において、前記
二つ以上の電源端子をそれぞれ前記グランド導体に電気
的に接続する二つ以上の第一のコンデンサと、前記二つ
以上の第一のコンデンサのうち隣り合う第一のコンデン
サの電源端子側電極を電気的に接続する第一の電源配線
と、前記二つ以上の第一のコンデンサの電源端子側電極
の少なくとも一つと前記電源導体を電気的に接続する第
二の電源配線と、この第二の電源配線が電気的に接続さ
れた前記電源導体と前記グランド導体を電気的に接続す
る第二のコンデンサとを具備し、不要電磁波放射が発生
する周波数範囲において、前記第一および第二の電源配
線における特性インピーダンスの大きさを、前記第一お
よび第二のコンデンサにおけるインピーダンスの大きさ
の三倍以上とし、さらに、前記第一および第二の電源配
線の長さを、20mmに前記プリント基板の波長短縮率
をかけた値以上であって、前記不要電磁波放射が発生す
る上限周波数の1/4波長に前記波長短縮率をかけた値
以下とする構成としてある。
と実装スペースを削減できるので、配線設計において信
号配線の引き回しが容易となり、設計コストを削減でき
るとともに、電磁波放射抑制効果を有するプリント基板
を提供することができる。
のプリント基板において、前記第二の電源配線が、前記
第一の電源配線により電気的に接続された前記電源端子
のなかで、電源ノイズの最も大きくはない電源端子と電
気的に接続された前記第一のコンデンサの電源端子側電
極と電気的に接続された構成としてある。
端子と電気的に接続された第一のコンデンサから少なく
とも一つ離れた第一のコンデンサの電源端子側に第二の
電源配線を電気的に接続することによって、電源ノイズ
の大きな電源端子に多段のデカップリング回路を形成し
た構造となるため、コンデンサ数と実装スペースをより
減らすことができるとともに、より電磁波放射抑制効果
の高いプリント基板を提供することができる。
は請求項2に記載のプリント基板において、前記第一の
電源配線が、前記電子部品の一辺に複数設けられた前記
電源端子と電気的に接続された前記第一のコンデンサの
前記電源端子側電極同士を、電気的に接続した構成とし
てある。
一の電源配線によって電子部品(例えば、アクティブ素
子を有する電子部品)の各辺ごとにまとめることによ
り、より容易に配線設計を行うことができる。
求項3のいずれかに記載のプリント基板において、前記
第一の電源配線が、前記電子部品の各角において隣り合
う前記第一のコンデンサの前記電源端子側電極と電気的
に接続した構成としてある。
一の電源配線によって電子部品(例えば、アクティブ素
子を有する電子部品)の各角ごとにまとめることによっ
ても、請求項3記載の発明と同様に、容易に配線設計を
行うことができる。
求項4のいずれかに記載のプリント基板において、前記
電源ノイズの影響を受けやすい前記電源端子に対して
は、この電源端子と電気的に接続された前記第一のコン
デンサと、この第一のコンデンサのみと前記電源導体に
電気的に接続された第三の電源配線、及び前記電源導体
と前記グランド導体に電気的に接続された第三のコンデ
ンサとで構成したデカップリング回路を形成し、前記不
要電磁波放射が発生する周波数範囲において、前記第三
の電源配線における特性インピーダンスの大きさを、前
記第三のコンデンサにおけるインピーダンスの大きさの
三倍以上とし、さらに、前記第三の電源配線の長さを、
20mmに前記プリント基板の波長短縮率をかけた値以
上であって、前記不要電磁波放射が発生する上限周波数
の1/4波長に前記波長短縮率をかけた値以下とする構
成としてある。
い電源端子とその他の電源端子に対し、別々のデカップ
リング回路を適用することにより、電源ノイズによる影
響を回避できるとともに、電磁波放射抑制効果の高いプ
リント基板を提供することができる。
求項5のいずれかに記載のプリント基板において、前記
電源ノイズの大きい前記電源端子に対しては、この電源
端子と電気的に接続された前記第一のコンデンサと、こ
の第一のコンデンサのみと前記電源導体に電気的に接続
された第四の電源配線、及び前記電源導体と前記グラン
ド導体に電気的に接続された第四のコンデンサとで構成
したデカップリング回路を形成し、前記不要電磁波放射
が発生する周波数範囲において、前記第四の電源配線に
おける特性インピーダンスの大きさを、前記第四のコン
デンサにおけるインピーダンスの大きさの三倍以上と
し、さらに、前記第四の電源配線の長さを、20mmに
前記プリント基板の波長短縮率をかけた値以上であっ
て、前記不要電磁波放射が発生する上限周波数の1/4
波長に前記波長短縮率をかけた値以下とする構成として
ある。
とその他の電源端子に対し、別々のデカップリング回路
を適用することにより、電源ノイズを効果的に抑制する
ことができるとともに、全体として電磁波放射抑制効果
の高いプリント基板を提供することができる。
求項6のいずれかに記載のプリント基板において、前記
第一,第二,第三及び第四の電源配線の代わりにインダ
クタ部品を用いる構成としてある。
タ部品を用いることにより、配線設計において、電源配
線の長さが制限される場合であっても、コストアップを
最小限に留めながら、実装スペースが小さく、放射抑制
効果の高いプリント基板を提供することができる。
求項7のいずれかに記載のプリント基板において、前記
第一のコンデンサ同士の間隔、または、第一のコンデン
サと第二,第三もしくは第四のコンデンサの間隔が、2
0mmに前記プリント基板の波長短縮率をかけた値より
短い場合には、このコンデンサ同士を電気的に接続する
配線の代わりにインダクタ部品を用いる構成としてあ
る。
さくするために、コンデンサ同士の間隔が20mmに波
長短縮率をかけた値より短くなるような場合あっても、
電源配線の代わりにインダクタ部品を用いることによ
り、コストアップを最小限に留めながら、実装スペース
が小さく、放射抑制効果の高いプリント基板を提供する
ことができる。
各実施例に係るプリント基板について、図面を参照して
説明する。先ず、本発明の第一実施形態に係るプリント
基板の構造および作用について説明する。 <第一実施形態>図1は、第一実施形態に係るプリント
基板の概略上面図を示している。
に電源端子3a、3bを有するLSI2が実装されてお
り、LSI2のパッケージの各辺ごとに、第一のコンデ
ンサ4a、4b,第一の電源配線5a,第二の電源配線
6a,第二のコンデンサ7a及びビアホール8a、8b
が設けてある。ここで、プリント基板1は、信号層,電
源層及びグランド層からなる多層プリント基板である
が、構成の理解を容易にするため、ビアホール8a(電
源層と電気的に接続された電源導体)とビアホール8b
(グランド層と電気的に接続されたグランド導体)のみ
を示している。
a、4bが、LSI2の同一辺に設けられた電源端子3
a、3bとこれらに隣接するビアホール8bをそれぞれ
電気的に接続してあり、さらに、第一の電源配線5a
が、第一のコンデンサ4a、4bの各電源端子側電極を
電気的に接続してある。また、プリント基板1は、第二
の電源配線6aが、これらのコンデンサ4a、4bのい
ずれか一方の電源端子側電極とビアホール8aを電気的
に接続してあり、さらに、第二のコンデンサ7aが、ビ
アホール8aとこれに隣接したビアホール8bを電気的
に接続してある。
が10本設けてあり、例えば、LSI2の左辺に示すよ
うに、各二個の電源端子3a、3bがそれぞれ隣接して
いる場合には、これらを一つにまとめで各一個の第一の
コンデンサ4a、4bとそれぞれ電気的に接続すること
が好ましい。このようにすると、電磁波放射抑制効果を
低下させずに、省スペース化を図ることができる。
4b、7aとして、0.001μF〜数十μFの容量を有
しかつその直列インダクタンスの小さいコンデンサを用
いることにより、電磁波放射を好適に抑制することがで
きる。
aは、その特性インピーダンスが、不要電磁波放射が発
生し問題となる周波数範囲において、第一および第二の
コンデンサ4a、4b、7aのインピーダンスの大きさ
に比べ三倍以上になるように設計し、かつ、その長さ
を、例えば、ガラスエポキシ樹脂基板の場合には、10
mm〜37.5mmにすると良い。
値10mmは、電磁波放射の実験より求めた値である2
0mmに、ガラスエポキシ樹脂基板における電源配線の
波長短縮率(約0.5)をかけた値として算出した。配
線長がこの最小値より短くなると、LSI2と基板電源
系を高周波的に分離するのに十分なインダクタンスが得
られないこととなる。
電磁波放射で問題としている上限周波数1GHzの1/
4波長(75mm)に波長短縮率(約0.5)をかけた
値として算出した。配線長がこの最大値より長くなる
と、その長さが1/4波長となる周波数より高い範囲
で、電源共振による電磁波放射が起こる可能性がある。
スエポキシ樹脂基板に対しては、第一および第二の電源
配線5a、6aを、上述した長さとすることにより、電
磁波放射を効果的に抑制することができる。なお、将来
的に、この上限周波数が高くなった場合には、それに合
わせて最大値を小さくすることにより対応することがで
きる。
とによって、この電源配線5a、6aは、電磁波放射で
問題となる周波数範囲内において、インピーダンスの大
きいインダクタとして作用し、LSI2と基板電源系を
分離するので、プリント基板1は、電磁波放射を効果的
に抑制することができる。また、このような構成にする
ことで、図27に示した各電源端子に二つのコンデンサ
と一本の電源配線をそれぞれつける従来方法に比べ、コ
ンデンサ数と実装スペースが削減できるとともに、配線
設計が容易となり、結果的にプリント基板1の生産コス
トを低減することができる。
とで新たな効果が生まれる。つまり、図1に示した電源
端子3aでの等価回路モデルは、図2に示すように表さ
れ、ここで、電源端子3aおよびグランド端子9は、二
段のデカップリング回路を介して共通電源系10と電気
的に接続される構造となるため、その分電源端子3aと
基板電源系(共通電源系10)を分離する効果は大きく
なり、よりレベルの高い電磁波放射抑制効果を実現する
ことができる。
周波数が高く動作電流の大きい出力バッファ近くにある
電源端子、もしくは、PLLなどのクロックを生成する
内部回路の電源端子などから大きな電源ノイズが発生す
ることが解明されており、このように、ノイズの大きな
電源端子に多段のデカップリング回路を設けることで、
極めて効果的なデカップリング設計を行うことができ
る。
を実施したプリント基板と従来例におけるプリント基板
について図面を参照して説明し、続いて、第一実施形態
の実施例におけるプリント基板について、同じく図面を
参照して説明する。先ず、本発明のデカップリング回路
の一部であるコンデンサ−電源配線−コンデンサ構造の
デカップリング回路によるプリント基板の構成および放
射抑制効果について説明する。
うに、第一のコンデンサ4aが、アクティブ素子2aの
電源端子3aとビアホール8bを電気的に接続し、ま
た、電源配線6bが、第一のコンデンサ4aの電源端子
側電極とビアホール8aを電気的に接続し、さらにま
た、第二のコンデンサ7aが、ビアホール8aとこれに
隣接したビアホール8bを電気的に接続した構成として
ある。また、アクティブ素子2aのグランド端子9は、
ビアホール8bと電気的に接続してある。
ップリング回路は、図4に示すように、第一のコンデン
サ4aが、アクティブ素子2aの電源端子3aとビアホ
ール8bを電気的に接続した構成としてあり、本発明に
おけるデカップリング回路と構成が明らかに異なってい
る。
を実施したプリント基板は、図5に示すように、デカッ
プリング回路を適用した四層プリント基板1としてあ
る。ここで、第一層、第四層はプリント基板1の上面、
下面であり、内層である第二層、第三層はグランド層1
1、電源層12としてあり、ともに導体プレーンで構成
した。また、第一層には信号系回路とデカップリング回
路を設けてあり、信号系回路のアクティブ素子として
は、20MHzの水晶発振器,送信IC(HC244)
及び受信IC(HC244)を実装し、それぞれに図3
に示すデカップリング回路を施した。
4a、7aとして、容量0.1μF、直列インダクタン
ス1.2nHのチップコンデンサを用いた。また、プリ
ント基板1は、外形寸法を横180mm縦96mmと
し、基板厚さは1.6mm、グランド層11と電源層1
2の距離は1mmとした。また、電源配線6bとして
は、線幅が0.2mm、グランド層との間隔0.2mm
のマイクロストリップ線路を用い、基板材としては、一
般的に使用されるガラスエポキシ樹脂を用いた。
スは約64オームとなり、不要電磁波放射で問題として
いる上限周波数1GHzにおける、チップコンデンサの
インピーダンス7.5オームより十分大きな値となって
いる。
mm、インピーダンス算出では35mmとした。ここ
で、10mmは20mmに波長短縮率0.5をかけた値
であり、35mmは不要電磁波放射で問題としている上
限周波数1GHzの約1/4波長に波長短縮率0.5を
かけた値に相当する。
板の放射電界特性について図面を参照して説明する。図
6は、本発明のデカップリング回路の一部を実施したプ
リント基板の放射電界特性を示しており、また、図7
は、従来例におけるプリント基板の放射電界特性を示し
ている。なお、各放射電界特性は、放射レベルの高かっ
た垂直偏波のみを示している。
波吸収体を装着した電波暗室にて測定した。具体的に
は、アンテナを130cmの高さに固定し、各プリント
基板を高さ80cmの木製机上に、床面と平行に配置
し、この机をターンテーブルで回転させながら3m離れ
た位置での電磁波の最大値を測定した。
は、図7に示すように、約240MHzと約520MH
zに放射ピークが現れたが、本発明のデカップリング回
路の一部を実施したプリント基板の放射電界特性では、
図6に示すように、そのような放射ピークが現れなかっ
た。このように、本発明のデカップリング回路の一部に
よって、プリント基板は、電磁波放射が効果的に抑制さ
れていることが確認できた。
板の電源系のインピーダンス特性によって説明する。図
8は、本発明のデカップリング回路の一部を実施したプ
リント基板の電源系の等価回路モデルを示しており、ま
た、図9は、従来例におけるプリント基板の電源系の等
価回路モデルを示している。
見た入力インピーダンスをZin1、第一のコンデンサ
4aのインピーダンス特性をZC1、このコンデンサ4
a以降の回路の入力インピーダンスをZin2とした。
また、電源層12とグランド層11とで構成する共通電
源系10は損失のある伝送線路として扱った。なお、Z
C1には、コンデンサ部品自身のインピーダンスのほか
に、これを電源層12とグランド層11に電気的に接続
するためのパッドやビアホールのインダクタンスと抵抗
をも含めた。
一部を実施したプリント基板のインピーダンス特性の算
出結果を示しており、また、図11は、従来例における
プリント基板のインピーダンス特性の算出結果を示して
いる。各プリント基板のインピーダンス特性の算出結果
から、コンデンサ4aのインピーダンスZC1は約17
MHzまではキャパシタンスとして作用するが、それ以
上の周波数域では、その直列インダクタンスのため、イ
ンダクタンスとして作用していることがわかる。
ーダンス特性の算出結果から、Zin2は、約200M
HzまではZC1とほぼ同じ特性を示すが、それ以上で
はインダクタンスとキャパシタンスを繰り返す特性を示
している。これは、周波数が高くなることで、電源層1
2とグランド層11とで形成される平行板が伝送線路と
して振る舞うためである。つまり、ZClがインダクタ
ンス、Zin2がキャパシタンスとなり、両者の大きさ
が一致する周波数にてZin1が大きくなっている。こ
れは、ZC1とZin2による並列共振が原因であり、
先に示した放射のピークの原因となっている。
プリング回路の一部におけるインピーダンス特性の算出
結果から、Zin2はZC1に比べ十分大きい。このた
め、Zin2の300MHz付近、550MHz付近、
800MHz付近に共通電源系10内の共振が現れる
が、Zin1にはそれが現れない。すなわち、本発明の
デカップリング回路の一部は、コンデンサ4a以降の共
通電源系10側の入力インピーダンスを大きくすること
で、アクティブ素子である送信ICと共通電源系10を
高周波的に分離し、共通電源系10が共振回路として存
在しても、それを励振しないように作用することで、電
源共振による電磁波放射を抑制していることがわかる。
ICについても同様の計算結果が得られた。ここで、図
10のZin2は約1GHzまではインダクタンス、そ
れ以上ではキャパシタンスとして振る舞っている。これ
は、デカップリング回路の電源配線長を、プリント基板
の波長短縮率0.5を考慮した1GHzの約1/4波長
に相当する35mmとしたためである。
すると、低い周波数でのZin2は大きくなるが、1/
4波長に相当する周波数以上では周波数が高くなるにと
もなってZin2は低くなり、インダクタンスとして作
用するZC1と交差し、その交点の周波数で共振を起こ
すこととなる。すなわち、1GHzまでの範囲で共振を
起こさせないためには、この長さを最大1/4波長に設
定することが望ましいことがわかる。
ント基板の電磁波放射抑制効果について図面を参照して
説明する。 「第一実施形態における実施例」図12は、評価に用い
た四層基板の概略平面図を示しており、図13は、その
概略断面図を示している。ここで、第一層および第四層
を信号層13とし、また、第二層をグランド層11、第
三層を電源層12とし、ともに導体プレーンで構成し
た。なお、基板材として比誘電率4.7のガラスエポキ
シ樹脂を用いた。
le logic device(適宜、PLDと略称
する。),容量及び初期化回路とで信号系回路を構成
し、PLDに本発明の第一実施形態のデカップリング回
路を施した。具体的には、PLDは、ALTERA製の
208ピンPlastic QFP(電源端子は21
本。)を用いた。なお、図1においては、10本の電源
端子の配置しか示していないが、21本の電源端子3a
すべてにこの原理に基づくデカップリング回路を施し
た。以降説明するデカップリング回路も同様である。
ク信号をPLDに入力し、次段LSIを模擬した16個
の7pFのコンデンサによって構成した容量に0101
パターンを出力する回路とした。ここでは、プリント基
板1(横210mm、縦100mm、厚さ1.6mm)
には、電源系に起因する放射特性だけを評価するため
に、水晶発振器,PLD及び容量を覆うように銅箔でシ
ールドを施した。
ップリング回路として、0.1μFのチップコンデンサ
をコンデンサ4a、4b、7aに用い、第一および第二
の電源配線5a、6aの幅を0.2mm、誘電体厚を
0.2mmとすることで、その特性インピーダンスを6
4オームに設計した。なお、この値は、0.1μFチッ
プコンデンサの、1GHzにおけるインピーダンス7.
5オームより十分大きい。また、この配線長はすべて3
0mmとした。
には、図14に示すデカップリング回路を設けた。ここ
で、この従来例のプリント基板は、デカップリング回路
として、各電源端子3aに0.1μFのチップコンデン
サ4aのみを実装したもので、図4で示したものと原理
的に同じものである。これらのプリント基板に対して、
上述した放射特性測定方法と同様に、放射特性測定を行
なった。
プリント基板の放射電界特性を示しており、また、図1
6は、従来例におけるプリント基板の放射電界特性を示
している。なお、各プリント基板からの放射特性は、レ
ベルの高かった垂直編波のみを示している。
インピーダンスの特性を算出したところ、図16に相当
する基板では、500MHz付近と800MHz付近に
共振が見られたが、図15に相当する基板では、そのよ
うなピークは現れなかった。
について、図面を参照して説明する。 <第二実施形態>図17は、第二実施形態におけるプリ
ント基板の概略上面図を示している。
SI2の各角を挟んで位置する電源端子3a、3bと電
気的に接続された第一のコンデンサ4a、4bの電源端
子側電極が、第一の電源配線5aによって電気的に接続
してある。つまり、図1のプリント基板1と構造上の違
いは、LSI2パッケージの各辺ではなく、その各角で
デカップリング回路をまとめたことにある。これによ
り、プリント基板1の配線設計を行なう際に、LSI2
パッケージの各辺の中心付近にある信号配線の引き出し
が容易になり、設計時間を短縮することができるので、
結果的に、生産コストを低減することができる。
のプリント基板1は、それぞれLSI2パッケージの各
辺および各角でデカップリング回路をまとめる構造を説
明したが、本発明はこの二つの構造に限定したものでは
なく、配線設計をする際には、信号配線の引き出しとし
て、部分的にこのどちらかを採用した構造とすることも
でき、また、一部分の電源端子にのみ適用しても構わな
い。
一のコンデンサ同士を第一の電源配線で電気的に接続
し、これら第一のコンデンサの一つを第二の電源配線と
第二のコンデンサを介して共通電源系と電気的に接続す
ることで、コンデンサ数や配線数を減らしながら、コン
デンサ−電源配線−コンデンサ構造のデカップリング回
路を電源端子に適用できることにある。
ング回路部分をノイズの大きい電源端子と電気的に接続
させることで、電磁波放射抑制効果をより高めることが
できる。
ト基板の構造について説明する。 <第三実施形態>図18は、第三実施形態に係るプリン
ト基板の概略上面図を示している。
コンデンサ4a、4b、4cが、10本ある電源端子3
a、3b、3cとこれらに隣接するビアホール8b(グ
ランド層)を電気的に接続してあり、第一の電源配線5
aが、各辺ごとに第一のコンデンサの電源端子側電極同
士を電気的に接続してある。また、第一の電源配線5b
が、第一のコンデンサ4aと4cの間を除いたすべての
隣り合う第一のコンデンサ同士を電気的に接続してあ
る。さらにまた、第二の電源配線6aが、第一のコンデ
ンサ4aの電源側電極とビアホール8a(電源層)を電
気的に接続してあり、さらに、第二のコンデンサ7a
が、ビアホール8a(電源層)とビアホール8b(グラ
ンド層)を電気的に接続してある。
からは少なくとも一段のデカップリング回路を介してビ
アホール8a(電源層)と電気的に接続される構造にな
っている。このため、例えば、もっともノイズの大きい
ものを電源端子3cの位置に配置することで、八段のデ
カップリング回路を通すことができる。このように、第
三実施形態によれば、電源ノイズの大きい電源端子を多
段のデカップリング回路を通して電源系と電気的に接続
することができる。
が少なくて済むことと、ノイズの大きい電源端子に対
し、より電磁波抑制効果の高い多段デカップリング回路
を適用できることにある。
ント基板の電磁波抑制効果について、図面を参照して説
明する。 「第三実施形態における実施例」実施例および従来例の
プリント基板は、図示してないが、ともに、図18に示
した第三実施形態のプリント基板を、第一実施形態の実
施例の配線寸法と同様に製作した。
板は、デカップリング回路と基板電源層との接続ビア8
aの位置が異なる。つまり、使用したLSIは、クロッ
ク出力の電源端子と信号出力近くの電源端子から大きな
ノイズが発生していたので、実施例のプリント基板で
は、クロック出力電源と信号出力電源をそれぞれ電源端
子3aから8、9個離れた位置(具体的には、電源端子
3cとこれに隣接する電源端子の位置)に配置した。一
方、従来例のプリント基板では、クロック出力の電源端
子を電源端子3bの位置に、信号出力近くの電源端子を
電源端子3aの位置に配置した。
プリント基板の放射電界特性を示しており、図20は、
従来例におけるプリント基板の放射電界特性を示してい
る。ここで、従来例のプリント基板の放射電界特性には
900MHz付近にピークがあるが、実施例の放射電界
特性にはそれがない。すなわち、この比較では、ノイズ
の大きい電源端子を電源層との接続点近くに配置した場
合(従来例)には、電源共振の抑制効果は不十分であっ
たが、その電源端子を電源層との接続点から遠ざけ、多
段のデカップリング回路が電気的に接続されるようにし
た場合(実施例)には、電磁波抑制効果が向上した。ま
た、このように、ノイズの大きい電源端子に着目した配
線設計の重要性が確認できた。
ト基板の構造について説明する。 <第四実施形態>図21は、第四実施形態に係るプリン
ト基板の概略上面図を示している。同図において、プリ
ント基板1は図1に示したプリント基板を変形した例で
あり、第二の電源配線6の代わりにインダクタ20を用
いている。既に述べたように、デカップリング回路内の
電源配線は不要電磁波放射で問題となっている周波数範
囲でインピーダンスの大きいインダクタンスとして作用
している。
在広く使われているチップ部品の実装スペースの約4倍
にもなり、高密度実装基板への適用は難しい場合があ
る。このような場合に、インダクタ20を用いること
で、省スペース化が可能となる。
にはインダクタ部品を用いることができない。その理由
は、間隔の広い場所にインダクタ部品を用いようとする
と、その部品両側に伝送線路として働く配線をつなぐ必
要があり、電磁波放射で問題としている周波数範囲で
は、この配線のついたインダクタ部品が常にインダクタ
ンスとして作用するとは限らないからである。
の判断は、接続する2つのコンデンサの間隔によって決
めれば良い。具体的には、その間隔が20mmに基板の
波長短縮率をかけた値よりも短い場合にはインダクタ部
品、それ以上の場合には配線を使えば良い。
について、図面を参照して説明する。 <第五実施形態>図22は、第五実施形態におけるプリ
ント基板の概略上面図を示している。同図において、プ
リント基板1は、第二の電源配線の代わりに、インダク
タ20を用いた構造としてあり、他の構造については、
第二実施形態のプリント基板と同様としてある。
一のコンデンサ4aと第二のコンデンサ7を電気的に接
続させることで、実装スペースを小さくすることができ
る。また、インダクタ20を用いるのは一部であるた
め、コストアップも最小限に抑えることができる。
ント基板の電磁波抑制効果について、図面を参照して説
明する。 「第五実施形態における実施例」実施例のプリント基板
は、図示してないが、図21に示した第四実施形態のプ
リント基板を、第一実施形態の実施例の配線構造と同様
に製作した。また、インダクタ20としては、フェライ
トビーズ(村田製作所製BLM21P221SG)を用
いた。
プリント基板の放射電界特性を示している。この結果
は、図19に示した、フェライトビーズの代わりに電源
配線を用いた結果とほぼ一致しており、放射抑制効果は
維持できていた。したがって、第五実施形態における実
施例のプリント基板は、多少コストアップにつながるが
実装スペースを小さくすることができた。
目したプリント基板の構造を説明してきた。しかし、電
源端子によっては他の電源ノイズが入り込むと回路動作
に影響をきたす敏感な電源端子、例えば、アナログ系の
電源端子などがある。このような端子がある場合には、
ノイズの大きい端子とノイズの影響を受けやすい端子を
分離する必要があり、この場合におけるプリント基板を
第六実施形態に係るプリント基板として図面を参照して
説明する。
に係るプリント基板の概略断面図を示している。同図に
おいて、電源端子3aがノイズの影響を受けやすい端子
(ノイズの大きい端子)であり、電源端子3aに対し
て、単独に第三(第四)の電源配線6cおよび第三(第
四)のコンデンサ7bを設けた構造としてある。その他
の構造は、第三実施形態におけるプリント基板の構造と
ほぼ同様としてある。
回路動作の不具合の両方を防止したプリント基板が実現
できる。第六実施形態に対する実施例は、ここでは示さ
ないが、コンデンサ−配線−コンデンサ構造のデカップ
リング回路がアクティブ素子と電源系を分離するように
作用することから、それらを別々に配置さえすれば両者
を分離できることは容易に推測できる。
ンサ−配線−コンデンサによるデカップリング回路を実
施したが、実装スペースを小さくする観点から電源配線
の代わりにインダクタンス部品を用いることができるこ
とは勿論である。
路をLSIと同じ層上に配置した例であった。しかし、
本発明のプリント基板は、これに限ったものではなく、
例えば、デカップリング回路をLSIとは逆の表面層や
内層に配置することができる。また、デカップリング回
路を、LSI実装面であって、LSIパッケージ下面に
配置することもできる。ただし、各電源端子と第一のコ
ンデンサとはできるだけ低インピーダンスで接続する方
がよいため、両者を同じ層上に配置することが好まし
い。
電源層及びグランド層を有する多層基板の例で説明して
きたが、これを電源層やグランド層の区別のない多層基
板や、両面基板、片面基板に適用することができ、同様
にデカップリング回路による電源系の共振抑制効果を発
揮することができる。
施形態,第二実施形態および第三実施の形態によって、
大規模LSIを実装したプリント基板に対しても、安価
で放射抑制効果の高い基板構造が実現できる。また、電
源ノイズの大きな電源端子に対して、より効果の大きい
デカップリング回路を適用した基板構造が実現できる。
果を低下させることなく、実装スペースを小さくしなが
らコストアップを最小限に抑えた基板構造が実現でき
る。さらにまた、第五実施形態によって、電源ノイズの
大きな電源端子と電源ノイズの影響を受けやすい電源端
子とを高周波的に分離しながら、放射抑制効果の高い基
板構造を実現できる。
略上面図を示している。
源端子(3a)の概略等価回路を示している。
実施したプリント基板のデカップリング回路の概略実装
図を示している。
概略実装図を示している。
実施したプリント基板の概略斜視図を示している。
実施したプリント基板の放射電界特性を示している。
界特性を示している。
実施したプリント基板の電源系の等価回路モデルを示し
ている。
の等価回路モデルを示している。
部を実施したプリント基板のインピーダンス特性の算出
結果を示している。
ンピーダンス特性の算出結果を示している。
リント基板の概略平面図を示している。
リント基板の概略断面図を示している。
略上面図を示している。
リント基板の放射電界特性を示している。
射電界特性を示している。
板の概略上面図を示している。
の概略上面図を示している。
リント基板の放射電界特性を示している。
射電界特性を示している。
の概略上面図を示している。
板の概略上面図を示している。
リント基板の放射電界特性を示している。
の概略断面図を示している。
板の概略断面図を示している。
概略構造図を示している。
板の概略上面図を示している。
8)
れるプリント基板に関し、特に、不要な電磁波放射(適
宜、電磁波放射と略称する。)を抑制したプリント基板
に関するものである。
もない、電子機器からの不要な電磁波放射が周囲の電子
機器を誤動作させる(例えば、テレビ画面が乱れる。)
といった問題を発生させる場合があり、各電子機器メー
カは、このような電磁波放射を抑制するための技術開発
に取り組んでいる。
高周波信号に起因するので、電子機器からの電磁波放射
を抑制するには、電子機器に搭載されるプリント基板に
対して電磁波放射の抑制対策を施すことが効果的であ
る。このため、プリント基板に対する電磁波放射の抑制
技術が種々開発されており、より高いレベルで電磁波放
射を抑制する技術が要求されている。
策を行なうことにより、例えば、プリント基板を覆うシ
ールド板を付したり、プリント基板と接続されるケーブ
ルに高価なシールドケーブルを使用したりする必要がな
くなり、製品の原価を大幅に低減することができように
なってきている。
対する電磁波放射抑制技術として、特開平9−2839
74号公報において基板の電源層とグランド層の共振に
よる強い電磁波放射を抑制する低EMI多層回路基板が
提案されている。この低EMI多層回路基板は、図25
に示すように、電源層201と第一のグランド層202
で第一の誘電体層203を挟んで容量C1を形成し、電
源層201と第二のグランド層204で第二の誘電体層
205を挟んで容量C2を形成し、さらに第一のグラン
ド層202と第二のグランド層204の間に抵抗体20
6を接続した基板構造としてある。
202から見ると、この間には抵抗体206とコンデン
サ(容量C2)の直列回路が接続された構造となってお
り、さらに高周波の電源ノイズに対しては、両層間に抵
抗体206のみが接続された構造として働く。この抵抗
体206が電源層201と第一のグランド層202の間
で生ずる共振のQ値(蓄積したエネルギと消費するエネ
ルギとの比を表す指数)を低く抑えることで、この共振
による強い電磁波放射を抑えることができる。また、低
EMI多層回路基板は、基板全体で電磁波放射を抑える
構造のため、例えば、LSIパッケージ周辺の実装設計
が容易になるといった長所がある。
通常のグランド層に加え第二のグランド層と高誘電体層
が必要なため、通常のルールで設計した基板からの設計
変更が容易でなく、また特殊な基板構造となるために、
結果的に製造原価がアップするといった問題がある。
公平7―46748号公報において基板の電源層とグラ
ンド層の共振による強い電磁波放射を抑制する回路基板
が提案されている。この回路基板は、図26に示すよう
に、回路基板300内の電源層を主パワー・プレーン3
01とサブパワー・プレーン304に分け、LSI30
3の電源端子305をサブパワー・プレーン304とコ
ンデンサ306に電気的に接続し、さらに、この電源端
子305をフェライトビーズ308とコンデンサ307
(FB用)を介して主パワー・プレーン301のグラン
ドシステム302と電気的に接続する構造としてある。
6,フェライトビーズ308及びコンデンサ307(F
B用)とで構成したπ型のデカップリング回路を介して
主パワー・プレーン301と電気的に接続する構造によ
り、電源ノイズがLSI303から主パワー・プレーン
301に漏れ出さないように働き、主パワー・プレーン
301からの電磁波放射を抑える役目を果たしている。
また、この回路基板300は、通常の基板構造からの変
更が小さいため、設計および製造工程的に実施が容易で
あるといった長所がある。
る場合には、サブパワー・プレーン304が大きくなる
ため、このプレーンとグランド層の間で共振を起こす可
能性があるといった問題がある。また、この回路基板
は、高価なフェライトビーズを使用するために、製造コ
ストが高価となるといった問題がある。
本発明者らが考案したプリント基板の電源層とグランド
層の共振による強い電磁波放射を抑制する回路基板が提
案されている。このプリント基板は、図27に示すよう
に、第一のコンデンサ401,電源配線402及び第二
のコンデンサ403とで構成したデカップリング回路を
介してIC404の電源端子405aをプリント基板の
共通電源配線406と電気的に接続する構造としてあ
る。また、第一及び第二のコンデンサ401、403の
グランド側電極は、それぞれビアホール407a、40
7b(グランド導体)と電気的に接続してある。なお、
IC404のグランド端子405bは、ビアホール40
7c(グランド導体)と電気的に接続してある。
インピーダンスを第一のコンデンサにおけるインピーダ
ンスの大きさに比べ十分大きくし、その長さを電磁波放
射で問題としている上限周波数の1/4波長程度に設定
することにより、電磁波放射で問題としている周波数範
囲内では、この電源配線が高インピーダンスのインダク
タとして働くようにして、電源端子から共通電源配線に
漏れ出す高周波ノイズを抑え、共通電源配線の共振によ
る電磁波放射を抑えている。
コンデンサと電源配線でデカップリング回路を構成する
ため、コストアップの問題は小さく、廉価な製造原価と
することができ、かつ、有害な電磁波放射を抑制するこ
とができる技術である。しかし、このプリント基板は、
大規模LSIを実装する際に、すべての電源端子にデカ
ップリング回路を適用するため、配線設計において信号
配線の引き回しが容易にできない場合があり、このよう
な場合に設計コストの削減が図れないといった問題があ
った。
く、図27に示したプリント基板を改良することによっ
て、多数の電源端子を有する大規模LSIに対して、デ
カップリング回路を効率よく配置することができるよう
にし、安価で放射抑制効果の高いプリント基板を提供す
ることを目的とする。
に、本発明における請求項1記載のプリント基板は、グ
ランド導体と電源導体を有し、二つ以上の電源端子を備
えた電子部品が実装されるプリント基板において、前記
二つ以上の電源端子をそれぞれ前記グランド導体に電気
的に接続する二つ以上の第一のコンデンサと、前記二つ
以上の第一のコンデンサのうち隣り合う第一のコンデン
サの電源端子側電極を電気的に接続する第一の電源配線
と、前記二つ以上の第一のコンデンサの電源端子側電極
の少なくとも一つと前記電源導体を電気的に接続する第
二の電源配線と、この第二の電源配線が電気的に接続さ
れた前記電源導体と前記グランド導体を電気的に接続す
る第二のコンデンサとを具備した構成としてある。
と実装スペースを削減できるので、配線設計において信
号配線の引き回しが容易となり、設計コストを削減でき
るとともに、電磁波放射抑制効果を有するプリント基板
を提供することができる。
のプリント基板において、不要電磁波放射が発生する周
波数範囲で、前記第一および第二の電源配線における特
性インピーダンスの大きさを、前記第一および第二のコ
ンデンサにおけるインピーダンスの大きさの三倍以上と
し、さらに、前記第一および第二の電源配線の長さを、
20mmに前記プリント基板の波長短縮率をかけた値以
上であって、前記不要電磁波放射が発生する上限周波数
の1/4波長に前記波長短縮率をかけた値以下とする構
成としてある。
る周波数範囲内において、第一および第二の電源配線が
インピーダンスの大きいインダクタとして作用して、半
導体装置と基板電源系を分離し、かつ、電源共振による
電磁波放射が起こらないので、電磁波放射を効果的に抑
制することができる。
は請求項2に記載のプリント基板において、前記第二の
電源配線が、前記第一の電源配線により電気的に接続さ
れた前記電源端子のなかで、電源ノイズの最も大きくは
ない電源端子と電気的に接続された前記第一のコンデン
サの電源端子側電極と電気的に接続された構成としてあ
る。
端子と電気的に接続された第一のコンデンサから少なく
とも一つ離れた第一のコンデンサの電源端子側に第二の
電源配線を電気的に接続することによって、電源ノイズ
の大きな電源端子に多段のデカップリング回路を形成し
た構造となるため、コンデンサ数と実装スペースをより
減らすことができるとともに、より電磁波放射抑制効果
の高いプリント基板を提供することができる。
求項3のいずれかに記載のプリント基板において、前記
第一の電源配線が、前記電子部品の一辺に複数設けられ
た前記電源端子と電気的に接続された前記第一のコンデ
ンサの前記電源端子側電極同士を、電気的に接続した構
成としてある。
一の電源配線によって電子部品(例えば、アクティブ素
子を有する電子部品)の各辺ごとにまとめることによ
り、より容易に配線設計を行うことができる。
求項4のいずれかに記載のプリント基板において、前記
第一の電源配線が、前記電子部品の各角において隣り合
う前記第一のコンデンサの前記電源端子側電極と電気的
に接続した構成としてある。
一の電源配線によって電子部品(例えば、アクティブ素
子を有する電子部品)の各角ごとにまとめることによっ
ても、請求項3記載の発明と同様に、容易に配線設計を
行うことができる。
求項5のいずれかに記載のプリント基板において、前記
電源ノイズの影響を受けやすい前記電源端子に対して
は、この電源端子と電気的に接続された前記第一のコン
デンサと、この第一のコンデンサのみと前記電源導体に
電気的に接続された第三の電源配線、及び前記電源導体
と前記グランド導体に電気的に接続された第三のコンデ
ンサとで構成したデカップリング回路を形成し、前記不
要電磁波放射が発生する周波数範囲において、前記第三
の電源配線における特性インピーダンスの大きさを、前
記第三のコンデンサにおけるインピーダンスの大きさの
三倍以上とし、さらに、前記第三の電源配線の長さを、
20mmに前記プリント基板の波長短縮率をかけた値以
上であって、前記不要電磁波放射が発生する上限周波数
の1/4波長に前記波長短縮率をかけた値以下とする構
成としてある。
い電源端子とその他の電源端子に対し、別々のデカップ
リング回路を適用することにより、電源ノイズによる影
響を回避できるとともに、電磁波放射抑制効果の高いプ
リント基板を提供することができる。
求項6のいずれかに記載のプリント基板において、前記
電源ノイズの大きい前記電源端子に対しては、この電源
端子と電気的に接続された前記第一のコンデンサと、こ
の第一のコンデンサのみと前記電源導体に電気的に接続
された第四の電源配線、及び前記電源導体と前記グラン
ド導体に電気的に接続された第四のコンデンサとで構成
したデカップリング回路を形成し、前記不要電磁波放射
が発生する周波数範囲において、前記第四の電源配線に
おける特性インピーダンスの大きさを、前記第四のコン
デンサにおけるインピーダンスの大きさの三倍以上と
し、さらに、前記第四の電源配線の長さを、20mmに
前記プリント基板の波長短縮率をかけた値以上であっ
て、前記不要電磁波放射が発生する上限周波数の1/4
波長に前記波長短縮率をかけた値以下とする構成として
ある。
とその他の電源端子に対し、別々のデカップリング回路
を適用することにより、電源ノイズを効果的に抑制する
ことができるとともに、全体として電磁波放射抑制効果
の高いプリント基板を提供することができる。
求項7のいずれかに記載のプリント基板において、前記
第一,第二,第三及び第四の電源配線の代わりにインダ
クタ部品を用いる構成としてある。
タ部品を用いることにより、配線設計において、電源配
線の長さが制限される場合であっても、コストアップを
最小限に留めながら、実装スペースが小さく、放射抑制
効果の高いプリント基板を提供することができる。
求項8のいずれかに記載のプリント基板において、前記
第一のコンデンサ同士の間隔、または、第一のコンデン
サと第二,第三もしくは第四のコンデンサの間隔が、2
0mmに前記プリント基板の波長短縮率をかけた値より
短い場合には、このコンデンサ同士を電気的に接続する
配線の代わりにインダクタ部品を用いる構成としてあ
る。
さくするために、コンデンサ同士の間隔が20mmに波
長短縮率をかけた値より短くなるような場合あっても、
電源配線の代わりにインダクタ部品を用いることによ
り、コストアップを最小限に留めながら、実装スペース
が小さく、放射抑制効果の高いプリント基板を提供する
ことができる。
各実施例に係るプリント基板について、図面を参照して
説明する。先ず、本発明の第一実施形態に係るプリント
基板の構造および作用について説明する。 <第一実施形態>図1は、第一実施形態に係るプリント
基板の概略上面図を示している。
に電源端子3a、3bを有するLSI2が実装されてお
り、LSI2のパッケージの各辺ごとに、第一のコンデ
ンサ4a、4b,第一の電源配線5a,第二の電源配線
6a,第二のコンデンサ7a及びビアホール8a、8b
が設けてある。ここで、プリント基板1は、信号層,電
源層及びグランド層からなる多層プリント基板である
が、構成の理解を容易にするため、ビアホール8a(電
源層と電気的に接続された電源導体)とビアホール8b
(グランド層と電気的に接続されたグランド導体)のみ
を示している。
a、4bが、LSI2の同一辺に設けられた電源端子3
a、3bとこれらに隣接するビアホール8bをそれぞれ
電気的に接続してあり、さらに、第一の電源配線5a
が、第一のコンデンサ4a、4bの各電源端子側電極を
電気的に接続してある。また、プリント基板1は、第二
の電源配線6aが、これらのコンデンサ4a、4bのい
ずれか一方の電源端子側電極とビアホール8aを電気的
に接続してあり、さらに、第二のコンデンサ7aが、ビ
アホール8aとこれに隣接したビアホール8bを電気的
に接続してある。
と実装スペースを削減できるので、配線設計において信
号配線の引き回しが容易となり、設計コストを削減でき
るとともに、電磁波放射抑制効果を有するプリント基板
を提供することができる。
が10本設けてあり、例えば、LSI2の左辺に示すよ
うに、各二個の電源端子3a、3bがそれぞれ隣接して
いる場合には、これらを一つにまとめで各一個の第一の
コンデンサ4a、4bとそれぞれ電気的に接続すること
が好ましい。このようにすると、電磁波放射抑制効果を
低下させずに、省スペース化を図ることができる。
4b、7aとして、0.001μF〜数十μFの容量を有
しかつその直列インダクタンスの小さいコンデンサを用
いることにより、電磁波放射を好適に抑制することがで
きる。
aは、その特性インピーダンスが、不要電磁波放射が発
生し問題となる周波数範囲において、第一および第二の
コンデンサ4a、4b、7aのインピーダンスの大きさ
に比べ三倍以上になるように設計し、かつ、その長さ
を、例えば、ガラスエポキシ樹脂基板の場合には、10
mm〜37.5mmにすると良い。
値10mmは、電磁波放射の実験より求めた値である2
0mmに、ガラスエポキシ樹脂基板における電源配線の
波長短縮率(約0.5)をかけた値として算出した。配
線長がこの最小値より短くなると、LSI2と基板電源
系を高周波的に分離するのに十分なインダクタンスが得
られないこととなる。
電磁波放射で問題としている上限周波数1GHzの1/
4波長(75mm)に波長短縮率(約0.5)をかけた
値として算出した。配線長がこの最大値より長くなる
と、その長さが1/4波長となる周波数より高い範囲
で、電源共振による電磁波放射が起こる可能性がある。
スエポキシ樹脂基板に対しては、第一および第二の電源
配線5a、6aを、上述した長さとすることにより、電
磁波放射を効果的に抑制することができる。なお、将来
的に、この上限周波数が高くなった場合には、それに合
わせて最大値を小さくすることにより対応することがで
きる。
とによって、この電源配線5a、6aは、電磁波放射で
問題となる周波数範囲内において、インピーダンスの大
きいインダクタとして作用し、LSI2と基板電源系を
分離するので、プリント基板1は、電磁波放射を効果的
に抑制することができる。また、このような構成にする
ことで、図27に示した各電源端子に二つのコンデンサ
と一本の電源配線をそれぞれつける従来方法に比べ、コ
ンデンサ数と実装スペースが削減できるとともに、配線
設計が容易となり、結果的にプリント基板1の生産コス
トを低減することができる。
とで新たな効果が生まれる。つまり、図1に示した電源
端子3aでの等価回路モデルは、図2に示すように表さ
れ、ここで、電源端子3aおよびグランド端子9は、二
段のデカップリング回路を介して共通電源系10と電気
的に接続される構造となるため、その分電源端子3aと
基板電源系(共通電源系10)を分離する効果は大きく
なり、よりレベルの高い電磁波放射抑制効果を実現する
ことができる。
周波数が高く動作電流の大きい出力バッファ近くにある
電源端子、もしくは、PLLなどのクロックを生成する
内部回路の電源端子などから大きな電源ノイズが発生す
ることが解明されており、このように、ノイズの大きな
電源端子に多段のデカップリング回路を設けることで、
極めて効果的なデカップリング設計を行うことができ
る。
を実施したプリント基板と従来例におけるプリント基板
について図面を参照して説明し、続いて、第一実施形態
の実施例におけるプリント基板について、同じく図面を
参照して説明する。先ず、本発明のデカップリング回路
の一部であるコンデンサ−電源配線−コンデンサ構造の
デカップリング回路によるプリント基板の構成および放
射抑制効果について説明する。
うに、第一のコンデンサ4aが、アクティブ素子2aの
電源端子3aとビアホール8bを電気的に接続し、ま
た、電源配線6bが、第一のコンデンサ4aの電源端子
側電極とビアホール8aを電気的に接続し、さらにま
た、第二のコンデンサ7aが、ビアホール8aとこれに
隣接したビアホール8bを電気的に接続した構成として
ある。また、アクティブ素子2aのグランド端子9は、
ビアホール8bと電気的に接続してある。
ップリング回路は、図4に示すように、第一のコンデン
サ4aが、アクティブ素子2aの電源端子3aとビアホ
ール8bを電気的に接続した構成としてあり、本発明に
おけるデカップリング回路と構成が明らかに異なってい
る。
を実施したプリント基板は、図5に示すように、デカッ
プリング回路を適用した四層プリント基板1としてあ
る。ここで、第一層、第四層はプリント基板1の上面、
下面であり、内層である第二層、第三層はグランド層1
1、電源層12としてあり、ともに導体プレーンで構成
した。また、第一層には信号系回路とデカップリング回
路を設けてあり、信号系回路のアクティブ素子として
は、20MHzの水晶発振器,送信IC(HC244)
及び受信IC(HC244)を実装し、それぞれに図3
に示すデカップリング回路を施した。
4a、7aとして、容量0.1μF、直列インダクタン
ス1.2nHのチップコンデンサを用いた。また、プリ
ント基板1は、外形寸法を横180mm縦96mmと
し、基板厚さは1.6mm、グランド層11と電源層1
2の距離は1mmとした。また、電源配線6bとして
は、線幅が0.2mm、グランド層との間隔0.2mm
のマイクロストリップ線路を用い、基板材としては、一
般的に使用されるガラスエポキシ樹脂を用いた。
スは約64オームとなり、不要電磁波放射で問題として
いる上限周波数1GHzにおける、チップコンデンサの
インピーダンス7.5オームより十分大きな値となって
いる。
mm、インピーダンス算出では35mmとした。ここ
で、10mmは20mmに波長短縮率0.5をかけた値
であり、35mmは不要電磁波放射で問題としている上
限周波数1GHzの約1/4波長に波長短縮率0.5を
かけた値に相当する。
板の放射電界特性について図面を参照して説明する。図
6は、本発明のデカップリング回路の一部を実施したプ
リント基板の放射電界特性を示しており、また、図7
は、従来例におけるプリント基板の放射電界特性を示し
ている。なお、各放射電界特性は、放射レベルの高かっ
た垂直偏波のみを示している。
波吸収体を装着した電波暗室にて測定した。具体的に
は、アンテナを130cmの高さに固定し、各プリント
基板を高さ80cmの木製机上に、床面と平行に配置
し、この机をターンテーブルで回転させながら3m離れ
た位置での電磁波の最大値を測定した。
は、図7に示すように、約240MHzと約520MH
zに放射ピークが現れたが、本発明のデカップリング回
路の一部を実施したプリント基板の放射電界特性では、
図6に示すように、そのような放射ピークが現れなかっ
た。このように、本発明のデカップリング回路の一部に
よって、プリント基板は、電磁波放射が効果的に抑制さ
れていることが確認できた。
板の電源系のインピーダンス特性によって説明する。図
8は、本発明のデカップリング回路の一部を実施したプ
リント基板の電源系の等価回路モデルを示しており、ま
た、図9は、従来例におけるプリント基板の電源系の等
価回路モデルを示している。
見た入力インピーダンスをZin1、第一のコンデンサ
4aのインピーダンス特性をZC1、このコンデンサ4
a以降の回路の入力インピーダンスをZin2とした。
また、電源層12とグランド層11とで構成する共通電
源系10は損失のある伝送線路として扱った。なお、Z
C1には、コンデンサ部品自身のインピーダンスのほか
に、これを電源層12とグランド層11に電気的に接続
するためのパッドやビアホールのインダクタンスと抵抗
をも含めた。
一部を実施したプリント基板のインピーダンス特性の算
出結果を示しており、また、図11は、従来例における
プリント基板のインピーダンス特性の算出結果を示して
いる。各プリント基板のインピーダンス特性の算出結果
から、コンデンサ4aのインピーダンスZC1は約17
MHzまではキャパシタンスとして作用するが、それ以
上の周波数域では、その直列インダクタンスのため、イ
ンダクタンスとして作用していることがわかる。
ーダンス特性の算出結果から、Zin2は、約200M
HzまではZC1とほぼ同じ特性を示すが、それ以上で
はインダクタンスとキャパシタンスを繰り返す特性を示
している。これは、周波数が高くなることで、電源層1
2とグランド層11とで形成される平行板が伝送線路と
して振る舞うためである。つまり、ZClがインダクタ
ンス、Zin2がキャパシタンスとなり、両者の大きさ
が一致する周波数にてZin1が大きくなっている。こ
れは、ZC1とZin2による並列共振が原因であり、
先に示した放射のピークの原因となっている。
プリング回路の一部におけるインピーダンス特性の算出
結果から、Zin2はZC1に比べ十分大きい。このた
め、Zin2の300MHz付近、550MHz付近、
800MHz付近に共通電源系10内の共振が現れる
が、Zin1にはそれが現れない。すなわち、本発明の
デカップリング回路の一部は、コンデンサ4a以降の共
通電源系10側の入力インピーダンスを大きくすること
で、アクティブ素子である送信ICと共通電源系10を
高周波的に分離し、共通電源系10が共振回路として存
在しても、それを励振しないように作用することで、電
源共振による電磁波放射を抑制していることがわかる。
ICについても同様の計算結果が得られた。ここで、図
10のZin2は約1GHzまではインダクタンス、そ
れ以上ではキャパシタンスとして振る舞っている。これ
は、デカップリング回路の電源配線長を、プリント基板
の波長短縮率0.5を考慮した1GHzの約1/4波長
に相当する35mmとしたためである。
すると、低い周波数でのZin2は大きくなるが、1/
4波長に相当する周波数以上では周波数が高くなるにと
もなってZin2は低くなり、インダクタンスとして作
用するZC1と交差し、その交点の周波数で共振を起こ
すこととなる。すなわち、1GHzまでの範囲で共振を
起こさせないためには、この長さを最大1/4波長に設
定することが望ましいことがわかる。
ント基板の電磁波放射抑制効果について図面を参照して
説明する。 「第一実施形態における実施例」図12は、評価に用い
た四層基板の概略平面図を示しており、図13は、その
概略断面図を示している。ここで、第一層および第四層
を信号層13とし、また、第二層をグランド層11、第
三層を電源層12とし、ともに導体プレーンで構成し
た。なお、基板材として比誘電率4.7のガラスエポキ
シ樹脂を用いた。
le logic device(適宜、PLDと略称
する。),容量及び初期化回路とで信号系回路を構成
し、PLDに本発明の第一実施形態のデカップリング回
路を施した。具体的には、PLDは、ALTERA製の
208ピンPlastic QFP(電源端子は21
本。)を用いた。なお、図1においては、10本の電源
端子の配置しか示していないが、21本の電源端子3a
すべてにこの原理に基づくデカップリング回路を施し
た。以降説明するデカップリング回路も同様である。
ク信号をPLDに入力し、次段LSIを模擬した16個
の7pFのコンデンサによって構成した容量に0101
パターンを出力する回路とした。ここでは、プリント基
板1(横210mm、縦100mm、厚さ1.6mm)
には、電源系に起因する放射特性だけを評価するため
に、水晶発振器,PLD及び容量を覆うように銅箔でシ
ールドを施した。
ップリング回路として、0.1μFのチップコンデンサ
をコンデンサ4a、4b、7aに用い、第一および第二
の電源配線5a、6aの幅を0.2mm、誘電体厚を
0.2mmとすることで、その特性インピーダンスを6
4オームに設計した。なお、この値は、0.1μFチッ
プコンデンサの、1GHzにおけるインピーダンス7.
5オームより十分大きい。また、この配線長はすべて3
0mmとした。
には、図14に示すデカップリング回路を設けた。ここ
で、この従来例のプリント基板は、デカップリング回路
として、各電源端子3aに0.1μFのチップコンデン
サ4aのみを実装したもので、図4で示したものと原理
的に同じものである。これらのプリント基板に対して、
上述した放射特性測定方法と同様に、放射特性測定を行
なった。
プリント基板の放射電界特性を示しており、また、図1
6は、従来例におけるプリント基板の放射電界特性を示
している。なお、各プリント基板からの放射特性は、レ
ベルの高かった垂直編波のみを示している。
インピーダンスの特性を算出したところ、図16に相当
する基板では、500MHz付近と800MHz付近に
共振が見られたが、図15に相当する基板では、そのよ
うなピークは現れなかった。
について、図面を参照して説明する。 <第二実施形態>図17は、第二実施形態におけるプリ
ント基板の概略上面図を示している。
SI2の各角を挟んで位置する電源端子3a、3bと電
気的に接続された第一のコンデンサ4a、4bの電源端
子側電極が、第一の電源配線5aによって電気的に接続
してある。つまり、図1のプリント基板1と構造上の違
いは、LSI2パッケージの各辺ではなく、その各角で
デカップリング回路をまとめたことにある。これによ
り、プリント基板1の配線設計を行なう際に、LSI2
パッケージの各辺の中心付近にある信号配線の引き出し
が容易になり、設計時間を短縮することができるので、
結果的に、生産コストを低減することができる。
のプリント基板1は、それぞれLSI2パッケージの各
辺および各角でデカップリング回路をまとめる構造を説
明したが、本発明はこの二つの構造に限定したものでは
なく、配線設計をする際には、信号配線の引き出しとし
て、部分的にこのどちらかを採用した構造とすることも
でき、また、一部分の電源端子にのみ適用しても構わな
い。
一のコンデンサ同士を第一の電源配線で電気的に接続
し、これら第一のコンデンサの一つを第二の電源配線と
第二のコンデンサを介して共通電源系と電気的に接続す
ることで、コンデンサ数や配線数を減らしながら、コン
デンサ−電源配線−コンデンサ構造のデカップリング回
路を電源端子に適用できることにある。
ング回路部分をノイズの大きい電源端子と電気的に接続
させることで、電磁波放射抑制効果をより高めることが
できる。
ト基板の構造について説明する。 <第三実施形態>図18は、第三実施形態に係るプリン
ト基板の概略上面図を示している。
コンデンサ4a、4b、4cが、10本ある電源端子3
a、3b、3cとこれらに隣接するビアホール8b(グ
ランド層)を電気的に接続してあり、第一の電源配線5
aが、各辺ごとに第一のコンデンサの電源端子側電極同
士を電気的に接続してある。また、第一の電源配線5b
が、第一のコンデンサ4aと4cの間を除いたすべての
隣り合う第一のコンデンサ同士を電気的に接続してあ
る。さらにまた、第二の電源配線6aが、第一のコンデ
ンサ4aの電源側電極とビアホール8a(電源層)を電
気的に接続してあり、さらに、第二のコンデンサ7a
が、ビアホール8a(電源層)とビアホール8b(グラ
ンド層)を電気的に接続してある。
からは少なくとも一段のデカップリング回路を介してビ
アホール8a(電源層)と電気的に接続される構造にな
っている。このため、例えば、もっともノイズの大きい
ものを電源端子3cの位置に配置することで、八段のデ
カップリング回路を通すことができる。このように、第
三実施形態によれば、電源ノイズの大きい電源端子を多
段のデカップリング回路を通して電源系と電気的に接続
することができる。
が少なくて済むことと、ノイズの大きい電源端子に対
し、より電磁波抑制効果の高い多段デカップリング回路
を適用できることにある。
ント基板の電磁波抑制効果について、図面を参照して説
明する。 「第三実施形態における実施例」実施例および従来例の
プリント基板は、図示してないが、ともに、図18に示
した第三実施形態のプリント基板を、第一実施形態の実
施例の配線寸法と同様に製作した。
板は、デカップリング回路と基板電源層との接続ビア8
aの位置が異なる。つまり、使用したLSIは、クロッ
ク出力の電源端子と信号出力近くの電源端子から大きな
ノイズが発生していたので、実施例のプリント基板で
は、クロック出力電源と信号出力電源をそれぞれ電源端
子3aから8、9個離れた位置(具体的には、電源端子
3cとこれに隣接する電源端子の位置)に配置した。一
方、従来例のプリント基板では、クロック出力の電源端
子を電源端子3bの位置に、信号出力近くの電源端子を
電源端子3aの位置に配置した。
プリント基板の放射電界特性を示しており、図20は、
従来例におけるプリント基板の放射電界特性を示してい
る。ここで、従来例のプリント基板の放射電界特性には
900MHz付近にピークがあるが、実施例の放射電界
特性にはそれがない。すなわち、この比較では、ノイズ
の大きい電源端子を電源層との接続点近くに配置した場
合(従来例)には、電源共振の抑制効果は不十分であっ
たが、その電源端子を電源層との接続点から遠ざけ、多
段のデカップリング回路が電気的に接続されるようにし
た場合(実施例)には、電磁波抑制効果が向上した。ま
た、このように、ノイズの大きい電源端子に着目した配
線設計の重要性が確認できた。
ト基板の構造について説明する。 <第四実施形態>図21は、第四実施形態に係るプリン
ト基板の概略上面図を示している。同図において、プリ
ント基板1は図1に示したプリント基板を変形した例で
あり、第二の電源配線6の代わりにインダクタ20を用
いている。既に述べたように、デカップリング回路内の
電源配線は不要電磁波放射で問題となっている周波数範
囲でインピーダンスの大きいインダクタンスとして作用
している。
在広く使われているチップ部品の実装スペースの約4倍
にもなり、高密度実装基板への適用は難しい場合があ
る。このような場合に、インダクタ20を用いること
で、省スペース化が可能となる。
にはインダクタ部品を用いることができない。その理由
は、間隔の広い場所にインダクタ部品を用いようとする
と、その部品両側に伝送線路として働く配線をつなぐ必
要があり、電磁波放射で問題としている周波数範囲で
は、この配線のついたインダクタ部品が常にインダクタ
ンスとして作用するとは限らないからである。
の判断は、接続する2つのコンデンサの間隔によって決
めれば良い。具体的には、その間隔が20mmに基板の
波長短縮率をかけた値よりも短い場合にはインダクタ部
品、それ以上の場合には配線を使えば良い。
について、図面を参照して説明する。 <第五実施形態>図22は、第五実施形態におけるプリ
ント基板の概略上面図を示している。同図において、プ
リント基板1は、第二の電源配線の代わりに、インダク
タ20を用いた構造としてあり、他の構造については、
第二実施形態のプリント基板と同様としてある。
一のコンデンサ4aと第二のコンデンサ7を電気的に接
続させることで、実装スペースを小さくすることができ
る。また、インダクタ20を用いるのは一部であるた
め、コストアップも最小限に抑えることができる。
ント基板の電磁波抑制効果について、図面を参照して説
明する。 「第五実施形態における実施例」実施例のプリント基板
は、図示してないが、図21に示した第四実施形態のプ
リント基板を、第一実施形態の実施例の配線構造と同様
に製作した。また、インダクタ20としては、フェライ
トビーズ(村田製作所製BLM21P221SG)を用
いた。
プリント基板の放射電界特性を示している。この結果
は、図19に示した、フェライトビーズの代わりに電源
配線を用いた結果とほぼ一致しており、放射抑制効果は
維持できていた。したがって、第五実施形態における実
施例のプリント基板は、多少コストアップにつながるが
実装スペースを小さくすることができた。
目したプリント基板の構造を説明してきた。しかし、電
源端子によっては他の電源ノイズが入り込むと回路動作
に影響をきたす敏感な電源端子、例えば、アナログ系の
電源端子などがある。このような端子がある場合には、
ノイズの大きい端子とノイズの影響を受けやすい端子を
分離する必要があり、この場合におけるプリント基板を
第六実施形態に係るプリント基板として図面を参照して
説明する。
に係るプリント基板の概略断面図を示している。同図に
おいて、電源端子3aがノイズの影響を受けやすい端子
(ノイズの大きい端子)であり、電源端子3aに対し
て、単独に第三(第四)の電源配線6cおよび第三(第
四)のコンデンサ7bを設けた構造としてある。その他
の構造は、第三実施形態におけるプリント基板の構造と
ほぼ同様としてある。
回路動作の不具合の両方を防止したプリント基板が実現
できる。第六実施形態に対する実施例は、ここでは示さ
ないが、コンデンサ−配線−コンデンサ構造のデカップ
リング回路がアクティブ素子と電源系を分離するように
作用することから、それらを別々に配置さえすれば両者
を分離できることは容易に推測できる。
ンサ−配線−コンデンサによるデカップリング回路を実
施したが、実装スペースを小さくする観点から電源配線
の代わりにインダクタンス部品を用いることができるこ
とは勿論である。
路をLSIと同じ層上に配置した例であった。しかし、
本発明のプリント基板は、これに限ったものではなく、
例えば、デカップリング回路をLSIとは逆の表面層や
内層に配置することができる。また、デカップリング回
路を、LSI実装面であって、LSIパッケージ下面に
配置することもできる。ただし、各電源端子と第一のコ
ンデンサとはできるだけ低インピーダンスで接続する方
がよいため、両者を同じ層上に配置することが好まし
い。
電源層及びグランド層を有する多層基板の例で説明して
きたが、これを電源層やグランド層の区別のない多層基
板や、両面基板、片面基板に適用することができ、同様
にデカップリング回路による電源系の共振抑制効果を発
揮することができる。
施形態,第二実施形態および第三実施の形態によって、
大規模LSIを実装したプリント基板に対しても、安価
で放射抑制効果の高い基板構造が実現できる。また、電
源ノイズの大きな電源端子に対して、より効果の大きい
デカップリング回路を適用した基板構造が実現できる。
果を低下させることなく、実装スペースを小さくしなが
らコストアップを最小限に抑えた基板構造が実現でき
る。さらにまた、第五実施形態によって、電源ノイズの
大きな電源端子と電源ノイズの影響を受けやすい電源端
子とを高周波的に分離しながら、放射抑制効果の高い基
板構造を実現できる。
略上面図を示している。
源端子(3a)の概略等価回路を示している。
実施したプリント基板のデカップリング回路の概略実装
図を示している。
概略実装図を示している。
実施したプリント基板の概略斜視図を示している。
実施したプリント基板の放射電界特性を示している。
界特性を示している。
実施したプリント基板の電源系の等価回路モデルを示し
ている。
の等価回路モデルを示している。
部を実施したプリント基板のインピーダンス特性の算出
結果を示している。
ンピーダンス特性の算出結果を示している。
リント基板の概略平面図を示している。
リント基板の概略断面図を示している。
略上面図を示している。
リント基板の放射電界特性を示している。
射電界特性を示している。
板の概略上面図を示している。
の概略上面図を示している。
リント基板の放射電界特性を示している。
射電界特性を示している。
の概略上面図を示している。
板の概略上面図を示している。
リント基板の放射電界特性を示している。
の概略断面図を示している。
板の概略断面図を示している。
概略構造図を示している。
板の概略上面図を示している。
Claims (8)
- 【請求項1】 グランド導体と電源導体を有し、二つ以
上の電源端子を備えた電子部品が実装されるプリント基
板において、 前記二つ以上の電源端子をそれぞれ前記グランド導体に
電気的に接続する二つ以上の第一のコンデンサと、 前記二つ以上の第一のコンデンサのうち隣り合う第一の
コンデンサの電源端子側電極を電気的に接続する第一の
電源配線と、 前記二つ以上の第一のコンデンサの電源端子側電極の少
なくとも一つと前記電源導体を電気的に接続する第二の
電源配線と、 この第二の電源配線が電気的に接続された前記電源導体
と前記グランド導体を電気的に接続する第二のコンデン
サとを具備し、 不要電磁波放射が発生する周波数範囲において、前記第
一および第二の電源配線における特性インピーダンスの
大きさを、前記第一および第二のコンデンサにおけるイ
ンピーダンスの大きさの三倍以上とし、 さらに、前記第一および第二の電源配線の長さを、20
mmに前記プリント基板の波長短縮率をかけた値以上で
あって、前記不要電磁波放射が発生する上限周波数の1
/4波長に前記波長短縮率をかけた値以下とすることを
特徴とするプリント基板。 - 【請求項2】 上記請求項1に記載のプリント基板にお
いて、 前記第二の電源配線が、前記第一の電源配線により電気
的に接続された前記電源端子のなかで、電源ノイズの最
も大きくはない電源端子と電気的に接続された前記第一
のコンデンサの電源端子側電極と電気的に接続されたこ
とを特徴とするプリント基板。 - 【請求項3】 上記請求項1または請求項2に記載のプ
リント基板において、 前記第一の電源配線が、前記電子部品の一辺に複数設け
られた前記電源端子と電気的に接続された前記第一のコ
ンデンサの前記電源端子側電極同士を、電気的に接続し
たことを特徴とするプリント基板。 - 【請求項4】 上記請求項1〜請求項3のいずれかに記
載のプリント基板において、 前記第一の電源配線が、前記電子部品の各角において隣
り合う前記第一のコンデンサの前記電源端子側電極と電
気的に接続したことを特徴とするプリント基板。 - 【請求項5】 上記請求項1〜請求項4のいずれかに記
載のプリント基板において、 前記電源ノイズの影響を受けやすい前記電源端子に対し
ては、この電源端子と電気的に接続された前記第一のコ
ンデンサと、この第一のコンデンサのみと前記電源導体
に電気的に接続された第三の電源配線、及び前記電源導
体と前記グランド導体に電気的に接続された第三のコン
デンサとで構成したデカップリング回路を形成し、 前記不要電磁波放射が発生する周波数範囲において、前
記第三の電源配線における特性インピーダンスの大きさ
を、前記第三のコンデンサにおけるインピーダンスの大
きさの三倍以上とし、 さらに、前記第三の電源配線の長さを、20mmに前記
プリント基板の波長短縮率をかけた値以上、かつ、前記
不要電磁波放射が発生する上限周波数の1/4波長に前
記波長短縮率をかけた値以下とすることを特徴とするプ
リント基板。 - 【請求項6】 上記請求項1〜請求項5のいずれかに記
載のプリント基板において、 前記電源ノイズの大きい前記電源端子に対しては、この
電源端子と電気的に接続された前記第一のコンデンサ
と、この第一のコンデンサのみと前記電源導体に電気的
に接続された第四の電源配線、及び前記電源導体と前記
グランド導体に電気的に接続された第四のコンデンサと
で構成したデカップリング回路を形成し、 前記不要電磁波放射が発生する周波数範囲において、前
記第四の電源配線における特性インピーダンスの大きさ
を、前記第四のコンデンサにおけるインピーダンスの大
きさの三倍以上とし、 さらに、前記第四の電源配線の長さを、20mmに前記
プリント基板の波長短縮率をかけた値以上、かつ、前記
不要電磁波放射が発生する上限周波数の1/4波長に前
記波長短縮率をかけた値以下とすることを特徴とするプ
リント基板。 - 【請求項7】 上記請求項1〜請求項6のいずれかに記
載のプリント基板において、 前記第一,第二,第三及び第四の電源配線の代わりにイ
ンダクタ部品を用いることを特徴とするプリント基板。 - 【請求項8】 上記請求項1〜請求項7のいずれかに記
載のプリント基板において、 前記第一のコンデンサ同士の間隔、または、第一のコン
デンサと第二,第三もしくは第四のコンデンサの間隔
が、20mmに前記プリント基板の波長短縮率をかけた
値より短い場合には、このコンデンサ同士をつなぐ配線
の代わりにインダクタ部品を用いることを特徴とするプ
リント基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29367299A JP3471679B2 (ja) | 1999-10-15 | 1999-10-15 | プリント基板 |
US09/688,047 US6515868B1 (en) | 1999-10-15 | 2000-10-12 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29367299A JP3471679B2 (ja) | 1999-10-15 | 1999-10-15 | プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001119110A true JP2001119110A (ja) | 2001-04-27 |
JP3471679B2 JP3471679B2 (ja) | 2003-12-02 |
Family
ID=17797753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29367299A Expired - Fee Related JP3471679B2 (ja) | 1999-10-15 | 1999-10-15 | プリント基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6515868B1 (ja) |
JP (1) | JP3471679B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004140210A (ja) * | 2002-10-18 | 2004-05-13 | Renesas Technology Corp | システム |
US6875920B2 (en) | 2001-09-13 | 2005-04-05 | Hitachi, Ltd. | Semiconductor device and design support method of electronic device using the same |
JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
JP2008124490A (ja) * | 2008-01-07 | 2008-05-29 | Renesas Technology Corp | システム |
JP2008227366A (ja) * | 2007-03-15 | 2008-09-25 | Nec Corp | 電源供給装置 |
JP2009089129A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Ltd | ノイズフィルタおよびプリント基板ならびにケーブル |
JP2009278412A (ja) * | 2008-05-15 | 2009-11-26 | Yokogawa Electric Corp | 高速信号伝送線路とそれを用いた半導体試験装置 |
JP2011160428A (ja) * | 2011-02-04 | 2011-08-18 | Renesas Electronics Corp | システム |
US8013691B2 (en) | 2006-03-01 | 2011-09-06 | Daikin Industries, Ltd. | Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities |
US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
EP2651199A2 (en) | 2012-04-09 | 2013-10-16 | Canon Kabushiki Kaisha | Printed circuit board |
US9084364B2 (en) | 2012-06-20 | 2015-07-14 | Canon Kabushiki Kaisha | Printed circuit board and printed wiring board |
KR20160067571A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전기주식회사 | 인쇄회로기판 |
JP2016107586A (ja) * | 2014-12-10 | 2016-06-20 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および集積回路装置 |
WO2022147900A1 (zh) * | 2021-01-06 | 2022-07-14 | 深圳市紫光同创电子有限公司 | 芯片的电源调节电路及方法 |
JP7456516B2 (ja) | 2020-11-04 | 2024-03-27 | 株式会社村田製作所 | 信号電源分離回路が構成される多層回路基板 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10107839A1 (de) * | 2001-02-16 | 2002-09-05 | Philips Corp Intellectual Pty | Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung |
US8004854B2 (en) * | 2002-01-24 | 2011-08-23 | Adc Dsl Systems, Inc. | Electrical noise protection |
WO2006006527A1 (ja) * | 2004-07-12 | 2006-01-19 | Dai Nippon Printing Co., Ltd. | 電磁波シールドフィルタ |
US8208338B2 (en) * | 2006-05-12 | 2012-06-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
WO2009096203A1 (ja) * | 2008-02-01 | 2009-08-06 | Renesas Technology Corp. | 半導体装置 |
CN102387657A (zh) * | 2010-08-31 | 2012-03-21 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
KR101966250B1 (ko) * | 2012-09-12 | 2019-04-05 | 삼성전자주식회사 | 무선 전력 전송의 영향을 받는 디바이스의 공진주파수 제어 장치 및 이의 방법 |
CN103531552B (zh) * | 2013-10-25 | 2016-01-13 | 深圳市华星光电技术有限公司 | 芯片结构及电路结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4479100A (en) * | 1982-05-27 | 1984-10-23 | Raytheon Company | Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads |
US5068631A (en) * | 1990-08-09 | 1991-11-26 | At&T Bell Laboratories | Sub power plane to provide EMC filtering for VLSI devices |
JP3362462B2 (ja) | 1993-08-04 | 2003-01-07 | 株式会社明電舎 | 保護継電装置 |
JPH09283974A (ja) | 1996-04-19 | 1997-10-31 | Hitachi Ltd | 低emi多層回路基板、及びこれを用いた電子装置 |
JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
-
1999
- 1999-10-15 JP JP29367299A patent/JP3471679B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-12 US US09/688,047 patent/US6515868B1/en not_active Expired - Lifetime
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6875920B2 (en) | 2001-09-13 | 2005-04-05 | Hitachi, Ltd. | Semiconductor device and design support method of electronic device using the same |
JP2004140210A (ja) * | 2002-10-18 | 2004-05-13 | Renesas Technology Corp | システム |
JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
US8013691B2 (en) | 2006-03-01 | 2011-09-06 | Daikin Industries, Ltd. | Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities |
JP2008227366A (ja) * | 2007-03-15 | 2008-09-25 | Nec Corp | 電源供給装置 |
JP4678381B2 (ja) * | 2007-03-15 | 2011-04-27 | 日本電気株式会社 | 電源供給装置 |
JP2009089129A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Ltd | ノイズフィルタおよびプリント基板ならびにケーブル |
JP2008124490A (ja) * | 2008-01-07 | 2008-05-29 | Renesas Technology Corp | システム |
JP2009278412A (ja) * | 2008-05-15 | 2009-11-26 | Yokogawa Electric Corp | 高速信号伝送線路とそれを用いた半導体試験装置 |
JP2011160428A (ja) * | 2011-02-04 | 2011-08-18 | Renesas Electronics Corp | システム |
EP2651199A2 (en) | 2012-04-09 | 2013-10-16 | Canon Kabushiki Kaisha | Printed circuit board |
US9326370B2 (en) | 2012-04-09 | 2016-04-26 | Canon Kabushiki Kaisha | Printed circuit board |
US9084364B2 (en) | 2012-06-20 | 2015-07-14 | Canon Kabushiki Kaisha | Printed circuit board and printed wiring board |
KR20160067571A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전기주식회사 | 인쇄회로기판 |
KR102295106B1 (ko) | 2014-12-04 | 2021-08-31 | 삼성전기주식회사 | 인쇄회로기판 |
JP2016107586A (ja) * | 2014-12-10 | 2016-06-20 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および集積回路装置 |
JP7456516B2 (ja) | 2020-11-04 | 2024-03-27 | 株式会社村田製作所 | 信号電源分離回路が構成される多層回路基板 |
WO2022147900A1 (zh) * | 2021-01-06 | 2022-07-14 | 深圳市紫光同创电子有限公司 | 芯片的电源调节电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
US6515868B1 (en) | 2003-02-04 |
JP3471679B2 (ja) | 2003-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3471679B2 (ja) | プリント基板 | |
US7428136B2 (en) | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit | |
US8094429B2 (en) | Multilayer capacitors and methods for making the same | |
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
TWI397089B (zh) | 電容器、包含該電容器之電路板及積體電路承載基板 | |
US9220165B2 (en) | Printed circuit board | |
US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
KR101385167B1 (ko) | 프린트 회로판 | |
US7649252B2 (en) | Ceramic multilayer substrate | |
JPH1140915A (ja) | プリント配線板 | |
WO2002091515A1 (en) | Transmission line type components | |
JPH09139573A (ja) | 多層プリント基板 | |
CN112885811A (zh) | 多层基板的垂直互连结构 | |
US6215076B1 (en) | Printed circuit board with noise suppression | |
US8779298B2 (en) | Electronic circuit | |
US7304369B2 (en) | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit | |
JPH1187880A (ja) | プリント配線板 | |
JPH08162559A (ja) | マイクロ波集積回路 | |
JPH09283974A (ja) | 低emi多層回路基板、及びこれを用いた電子装置 | |
JPH11298097A (ja) | プリント配線板 | |
US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
JP3782577B2 (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
JP3111672U (ja) | 高周波電子部品 | |
JP2002368355A (ja) | プリント配線板 | |
JP2001024334A (ja) | 多層プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |