JPH0526759Y2 - - Google Patents

Info

Publication number
JPH0526759Y2
JPH0526759Y2 JP1987082912U JP8291287U JPH0526759Y2 JP H0526759 Y2 JPH0526759 Y2 JP H0526759Y2 JP 1987082912 U JP1987082912 U JP 1987082912U JP 8291287 U JP8291287 U JP 8291287U JP H0526759 Y2 JPH0526759 Y2 JP H0526759Y2
Authority
JP
Japan
Prior art keywords
lead
leads
end portion
semiconductor chip
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987082912U
Other languages
English (en)
Other versions
JPS63191647U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987082912U priority Critical patent/JPH0526759Y2/ja
Publication of JPS63191647U publication Critical patent/JPS63191647U/ja
Application granted granted Critical
Publication of JPH0526759Y2 publication Critical patent/JPH0526759Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、発光ダイオード、整流ダイオード等
の絶縁物封止型半導体装置に関する。
［従来の技術］ 樹脂封止型発光ダイオードを第４図及び第５図
に示す如く構成することは公知である。第４図に
おいて、発光ダイオードチツプ１は一方の主面の
全部にニツケルから成る電極（カソード）２、他
方の主面の一部にアルミニユウムから成る電極
（アノード）３を有し、電極２が半田４によつて
第１のリード５に固着されている。第２のリード
６は第１のリード５と反対側に導出されている。
発光ダイオードチツプ１の上面の電極３はAu線
から成るリード細線７によつて第２のリード６に
結合されている。発光ダイオードチツプ１、一対
の板状リード５，６の一端部５ａ，６ａ及びリー
ド細線７は光透過性エポキシ樹脂から成る絶縁封
止体８によつて被覆されているが、一対のリード
５，６の他端部５ｂ，６ｂは被覆されずに露出し
ている。
［考案が解決しようとする問題点］ ところで、第４図に示す発光ダイオードを回路
基板に取り付ける場合には、第５図に示す如く第
１及び第２のリード５，６を全体としてコ字状に
折り曲げ、回路基板９上のボンデイングパツド１
０上に半田１１で電気的及び機械的に結合する。
なお、この半田１１による結合はボンデイングパ
ツド１０に予め印刷等によつてクリーム半田を塗
布しておき、クリーム半田の粘着力によつて第１
及び第２のリード５，６を仮固定し、しかる後ク
リーム半田を再溶融（リフロー）することによつ
て達成する。しかし、半田リフロー時等にリード
細線７の接続不良が生じた。この不良は次のよう
な原因で生じるものと思われる。半田リフローの
ために、発光ダイオードを仮固定した回路基板９
を予め260℃程度に加熱されている加熱炉に数分
間入れると、クリーム半田と同時に樹脂封止体８
も加熱され、樹脂封止体８の軟化が生じる。又、
加熱によつて回路基板９の熱膨脹や反りが生じ
る。この結果、第１及び第２のリード５，６に外
力が加わり、軟化している樹脂封止体８の変形を
伴つて第１及び第２のリード５，６の一端部５
ａ，６ｂが互いに離れる方向に変位する。この結
果、リード細線７に引張りの力が加わり、この接
続部の外れが生じる。この問題は、発光ダイオー
ドのために樹脂封止体８として透明もしくは不透
明の樹脂を使用する場合、シリカ等の充填材の含
有率を20％以下（通常２〜10％）に押えることが
必要になり、樹脂封止体８の（熱）軟化温度が低
くなるから一層発生し易い。なお、樹脂封止体８
がさほど軟化しない場合であつても、リード５，
６を折り曲げることによつて樹脂封止体８が変形
し、一対のリード５，６の相互間隔が変化すれ
ば、リード細線７の接続不良が生じる。
そこで、本考案の目的は、内部リード細線の接
続不良の発生を防ぐことができる絶縁物封止型半
導体装置を提供することにある。
［問題点を解決するための手段］ 上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、互いに対
向する第１及び第２の主面に第１及び第２の電極
２，３を有する半導体チツプ１と、前記半導体チ
ツプ１の前記第１の電極２に電気的及び機械的に
結合されている第１のリード５と、前記第１のリ
ード５と反対の方向に導出されている第２のリー
ド６と、前記半導体チツプ１の前記第２の電極３
と前記第２のリード６とを電気的に接続している
リード細線７と、前記半導体チツプ１と前記第１
及び第２のリード５，６の一端部５ａ，６ａ又は
１５と前記リード細線７とを被覆している絶縁物
封止体８とから成る絶縁物封止型半導体装置にお
いて、前記第１及び第２のリード５，６の前記一
端部５ａ，６ａ又は１５は平板状に形成されてお
り、前記第１のリード５の前記一端部５ａの上面
に前記半導体チツプ１の前記第１の電極２が結合
されており、前記第２のリード６の前記一端部６
ａ又は１５の上面が絶縁層１２を介して前記第１
のリード５の前記一端部５ａの下面に結合されて
おり、前記半導体チツプ１と前記第１のリード５
の前記一端部５ａと前記絶縁層１２と前記第２の
リード６の前記一端部６ａ又は１５とが積層状態
に配置されていることを特徴とする絶縁物封止型
半導体装置に係わるものである。
なお、第６図において、リード６と中継部材１
５との組み合せで１つのリードが形成されている
と考えることができる。この時、中継部材１５が
第２のリードの一端部として働く。
［考案の作用効果］ 本考案は次の作用効果を有する。
(イ) 半導体チツプ１と第１のリード５の一端部５
ａと絶縁層１２と第２のリード６の一端部６ａ
又は１５とが積層状態に配置され、第１及び第
２のリード５，６が一体化されているので、第
１及び第２のリード５，６に外力が作用しても
これ等の相互間隔の変化が少なく、リード細線
の接続不良が発生し難たい。
(ロ) 第１及び第２のリード５，６の一端部分を重
ね合せることによつてこれ等の一体化が達成さ
れので、第１及び第２のリード５，６の一体化
を容易に達成することができる。
［実施例］ 次に、第１図〜第３図に示す本考案の実施例に
係わる発光ダイオードを説明する。但し、第１図
〜第３図で符号１〜１１で示すものは第４図及び
第５図に同一符号で示すものと同一であるので、
これ等の重複する説明は省略する。
第１及び第２のリード５，６は鉄を素材とする
比較的剛性の大きい板状体（厚さ約200μm）の全
表面にニツケルメツキ層（図示せず）を設け、更
にリード細線７を接続する部分に金メツキ層（図
示せず）を部分的に設けた板状リードである。第
１及び第２のリード５，６はこれ等の一端部５
ａ，６ａを重ね合せるように配置され、ポリイミ
ド系樹脂から成る厚さ20〜80μm程度（好ましく
は20〜30μm）の絶縁層１２によつて相互に固着
されている。第１及び第２のリード５，６の重ね
合せ部分の長さは、絶縁層１２の厚みよりも大幅
に大きい約１mm（0.5mm以上が望ましい）である
ので、十分な接着面積によつて第１及び第２のリ
ード５，６は強固に結合され、機械的に一体化さ
れている。なお、第１及び第２のリード５，６の
一端部５ａ，６ａは発光ダイオードチツプ１を固
着するため及び相互の固着のために約１mm幅の幅
広（500μm以上が望ましい）に形成されている。
一対のリード５，６に設けられている貫通孔１
３，１４は樹脂封止体８との結合を強固にするた
めのものである。
樹脂封止体８は充填材の含有率が２〜10％程度
の透明又は半透明の（光透過性）の熱により軟化
しやすいエポキシ樹脂であり、充填材の含有率が
50〜70％の整流ダイオードやトランジスタの封止
エポキシ樹脂とは異なるものである。
本実施例の発光ダイオードを製造する場合に
は、第１及び第２のリード５，６を絶縁層１２で
一体化したものを用意し、発光ダイオードチツプ
１を半田４で一方のリード５の一端部５ａ上に固
着し、Auリード細線７をワイヤボンデイング法
で接続し、しかる後、樹脂封止体８を型を使用し
て形成する。
本実施例の発光ダイオードは次の利点を有す
る。
(1) 第１のリード５と第２のリード６との間に軟
化しやすい樹脂封止体８が介在せず、金属との
接着力、エポキシ樹脂との接着力、絶縁耐圧、
耐熱性のいずれにも優れているポリイミド系樹
脂から成る20〜30μm程度の極めて薄い絶縁層
１２によつて一対のリード５，６が相互に結合
されている。従つて、一対のリード５，６の位
置関係のずれが生じ難い。即ち、回路基板９に
発光ダイオードを取り付けるために、一対のリ
ード５，６を第３図に示す如く折り曲げても、
一対のリード５，６の端部の相互の位置関係が
変化せず、リード細線７の接続外れが発生しな
い。又、第３図に示す如く回路基板９に半田１
０で各リード５，６を結合する時の加熱によつ
て樹脂封止体８の軟化、回路基板９の熱膨脹や
反りが生じても、一対のリード５，６の樹脂被
覆部分及び樹脂封止体８の変形が生じ難く、リ
ード細線７に大きな外力が加わらず、リード細
線７の接続不良が起きない。
(2) 第１及び第２のリード５，６を重ね合せた分
だけ樹脂封止体８の部分を小型化することがで
きる。
(3) 各リード５，６に貫通孔１３，１４を設けた
ので、樹脂封止体８と各リード５，６との密着
力が増加する。又、リード５，６に沿つて浸入
する水分を少なくすることができる。又、貫通
孔１３，１４の部分は断面積が小さくなつてい
るので、他の部分に比べて変形しやすい。従つ
て、ここが変形することによつて、発光ダイオ
ードチツプ１の近傍部分の変形を防止すること
ができる。
［別の実施例］ 次に、本考案の別の実施例に係わる発光ダイオ
ードを示す第６図を説明する。但し、第６図にお
いて、第１図〜第５図と共通する部分には同一の
符号を付してその説明を省略する。この実施例で
は第１及び第２のリード５，６の相互間に金属製
で剛性が大きく、変形し難い板状中間部材１５が
配置され、この板状中間部材１５に対して第１及
び第２のリード５，６の端部が重ね合され、絶縁
層１２によつて相互に固着されている。
この様に中間部材１５を介して一対のリード
５，６を一体化しても、中間部材１５にリード
５，６と同一又はこれ以上に変形し難いものを使
用することによつて第１図の実施例のものと同一
の作用効果を得ることができる。
又、中間部材１５にリード細線７と熱膨脹係数
がほぼ等しい（1.0〜3.0×10-5deg）ものを使用
することによつてリード細線７の接続部外れや破
断を防止する効果を高めることができる。
又、第６図の一対のリード５，６の配置は第４
図のその配置と同じであるので、従来のリード又
はリードフレームをそのまま使用することができ
るという利点を有する。
［変形例］ 本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。
(1) 樹脂封止体８としてポリブチレンテレフタレ
ート等の熱可塑性樹脂を使用する場合にも本考
案を適用することができる。熱可塑性樹脂は熱
硬化性樹脂に比べて熱で軟化しやすいので、本
考案の効果が顕著に得られる。
(2) 整流ダイオードやトランジスタにも適用可能
である。
(3) 貫通孔１３，１４の代わりに凸部や凹部を設
けてもよい。
(4) 中間部材１５を樹脂封止体８よりも変形しに
くい合成樹脂、セラミツク等の絶縁物質で形成
してもよい。
(5) 発光効率を高めるために一端部５ａに凹部を
設け、ここに発光ダイオードチツプ１を配置し
てもよい。
(6) 樹脂封止体８の発光ダイオードチツプ１の上
部をドーム状に形成し、光指向性を与えても良
い。
【図面の簡単な説明】
第１図は本考案の実施例に係わる発光ダイオー
ドの断面図、第２図は第１図の発光ダイオードの
樹脂封止体を設ける前の状態を示す斜視図、第３
図は第１図の発光ダイオードを回路基板に取り付
けた状態を示す断面図、第４図は従来の発光ダイ
オードを示す断面図、第５図は第４図の発光ダイ
オードを回路基板に取り付けた状態を示す断面
図、第６図は本考案の別の実施例の発光ダイオー
ドを示す断面図である。 １……発光ダイオードチツプ、２，３……電
極、５……第１のリード、６……第２のリード、
７……リード細線、８……樹脂封止体、９……回
路基板、１２……絶縁層。

Claims (1)

  1. 【実用新案登録請求の範囲】 ［１］ 互いに対向する第１及び第２の主面に第
    １及び第２の電極２，３を有する半導体チツプ
    １と、 前記半導体チツプ１の前記第１の電極２に電
    気的及び機械的に結合されている第１のリード
    ５と、 前記第１のリード５と反対の方向に導出され
    ている第２のリード６と、 前記半導体チツプ１の前記第２の電極３と前
    記第２のリード６とを電気的に接続しているリ
    ード細線７と、 前記半導体チツプ１と前記第１及び第２のリ
    ード５，６の一端部５ａ，６ａ又は１５と前記
    リード細線７とを被覆している絶縁物封止体８
    と から成る絶縁物封止型半導体装置において、 前記第１及び第２のリード５，６の前記一端
    部５ａ，６ａ又は１５は平板状に形成されてお
    り、 前記第１のリード５の前記一端部５ａの上面
    に前記半導体チツプ１の前記第１の電極２が結
    合されており、 前記第２のリード６の前記一端部６ａ又は１
    ５の上面が絶縁層１２を介して前記第１のリー
    ド５の前記一端部５ａの下面に結合されてお
    り、 前記半導体チツプ１と前記第１のリード５の
    前記一端部５ａと前記絶縁層１２と前記第２の
    リード６の前記一端部６ａ又は１５とが積層状
    態に配置されていることを特徴とする絶縁物封
    止型半導体装置。 ［２］ 前記第２のリード６は、先端部のみが前
    記絶縁物封止体８に被覆されている第１の部分
    と前記第１の部分の先端部に連結された第２の
    部分１５とから成り、 前記第２の部分１５が前記絶縁層１２を介し
    て前記第１のリード５の前記一端部５ａに結合
    され、 前記リード細線７は前記第１の部分に接続さ
    れていることを特徴とする実用新案登録請求の
    範囲第１項記載の絶縁物封止型半導体装置。
JP1987082912U 1987-05-29 1987-05-29 Expired - Lifetime JPH0526759Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987082912U JPH0526759Y2 (ja) 1987-05-29 1987-05-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987082912U JPH0526759Y2 (ja) 1987-05-29 1987-05-29

Publications (2)

Publication Number Publication Date
JPS63191647U JPS63191647U (ja) 1988-12-09
JPH0526759Y2 true JPH0526759Y2 (ja) 1993-07-07

Family

ID=30936002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987082912U Expired - Lifetime JPH0526759Y2 (ja) 1987-05-29 1987-05-29

Country Status (1)

Country Link
JP (1) JPH0526759Y2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782717B2 (ja) * 1988-04-26 1998-08-06 岩崎電気株式会社 発光ダイオード
DE58909875D1 (de) * 1989-05-31 2000-08-31 Osram Opto Semiconductors Gmbh Verfahren zum Montieren eines oberflächenmontierbaren Opto-Bauelements
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
US7420216B2 (en) * 2003-04-16 2008-09-02 Pearl Lamp Works, Ltd. Reflection type light-emitting diode device
JP5669866B2 (ja) * 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614585B2 (ja) * 1972-07-21 1981-04-04
JPS5950762A (ja) * 1982-09-01 1984-03-23 パワトロン・デイビジヨン・オブ・コントラヴエス・ゴ−ツ・コ−ポレイシヨン 永久磁石直流機およびその管状フレ−ム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614585U (ja) * 1979-07-16 1981-02-07

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614585B2 (ja) * 1972-07-21 1981-04-04
JPS5950762A (ja) * 1982-09-01 1984-03-23 パワトロン・デイビジヨン・オブ・コントラヴエス・ゴ−ツ・コ−ポレイシヨン 永久磁石直流機およびその管状フレ−ム

Also Published As

Publication number Publication date
JPS63191647U (ja) 1988-12-09

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US7443022B2 (en) Board-on-chip packages
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
KR100440416B1 (ko) 반도체 디바이스
KR0169274B1 (ko) 반도체장치 및 그 제조방법
JP3509274B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH06105721B2 (ja) 半導体装置
JP3033227B2 (ja) 半導体装置
KR0147397B1 (ko) 반도체장치 및 그 제조방법
JPH0526759Y2 (ja)
JPH04363031A (ja) 半導体装置
JP4901669B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2017028131A (ja) パッケージ実装体
JPH0955407A (ja) テープキャリア構造
JPH08125092A (ja) 半導体装置およびその製造方法
JP2001035947A (ja) 半導体発光装置
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH0448769A (ja) 半導体装置
KR960002344Y1 (ko) 반도체 패키지
KR100258605B1 (ko) 반도체 l.o.c 패키지 구조
JPH08181168A (ja) 半導体装置
KR100585585B1 (ko) 반도체 패키지
JPS63107126A (ja) 半導体装置