JP4901669B2 - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

Description

本発明は、半導体パッケージ及び半導体パッケージの製造方法に関し、特に、組立工程の簡易化及び容易化が可能なものに関する。

現在、電力用半導体素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Gate Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子が多用されている。これら半導体素子は、板状に形成されており、半導体素子の表面に表面側電力端子及び制御端子を備えている。また、半導体素子の裏面には、裏面側電力端子を備えている。

なお、半導体素子がＩＧＢＴ素子である場合には、表面側電力端子はエミッタ電極、裏面側電力端子はコレクタ電極、制御端子はゲート電極となる。

このような半導体素子を基板に実装して半導体パッケージとするには、半導体素子の裏面側電力端子は、半田接合により基板表面側の電極と接続される。また、半導体素子の表面側電力端子及び制御端子は、アルミニウムワイヤを用いたワイヤボンディングにより基板表面側の電極に接続される（例えば、特許文献１、２参照）。

しかし、ワイヤボンディングを用いた場合、ワイヤを一本ずつボンディングするため、ボンディング工程に時間がかかり、製造コストが増大する虞がある。また、ワイヤがループするため、ワイヤ長が長くなり、配線インダクタンスが大きくなることや、外形状が大きくなる。さらに、半導体素子に振動が印加された場合に、ワイヤの断線や隣接するワイヤ等に接触することで短絡する虞等がある。

このため、半導体素子の表面側電力端子にワイヤボンディング法を用いずに、アルミニウム薄板等をボンディングする方法や、平板やリードを半田接合し電極として引き出す方法等も用いられている。

このような半導体パッケージを複数個備える半導体モジュールでは、複数の半導体パッケージが、放熱板であるベース基板上に一列に並べて設けられている。このとき、半導体パッケージの基板裏面がベース基板上に接合される。この半導体モジュールがインバータやコンバータ等の電力制御機器に搭載される。
特開２００２−１６４４８５号公報 特開２００３−１１００６４号公報

上述した半導体モジュールでは、各半導体パッケージの片面だけがベース基板に接触しているため、放熱を充分行なうことができない。また、各半導体パッケージの基板裏面がベース基板上に接合されて設けられる構成となるため、ベース基板に対する半導体パッケージの設置面積が大きくなる。即ち、半導体モジュールの大型化を招く虞がある。

これらのことを防止するために、各半導体パッケージを一列に並べて設け、これら半導体パッケージを表裏面からバスバーなどの一対の導電部材により狭持し、ベース基板上に設けるようにしたものも知られている。

しかし、一対の導電部材は、熱伝導性を有しており、放熱部材としても機能するため、電流の供給に応じて熱膨張及び収縮する。加えて、導電部材のベース基板側の端部が固定端であり、その反対側の端部が自由端である。このため、導電部材の熱膨張及び収縮の挙動は自由端と固定端とで異なり、この挙動は自由端で比較的大きくなる。この挙動により、半導体パッケージには外力が加わり、半導体パッケージが破損してしまう虞もある。

また、半導体パッケージの小型化を図った場合、半導体素子の各端子の接続部分も小さくなる。そのため、半導体パッケージの製造方法において、十分な接合をすることができないことがあり、これが原因により、接合部が破損し易くなる虞もある。

このような破損を防止するために、接合面積を広く取る方法や、一面だけを接合するのではなく、側面をも半田（又は接着剤等）で連続させて接合する方法を用いることで十分な接合とする方法もある。しかし、これらの方法では、半田の溶接箇所が多くなるとともに、半田の設置やスペーサ等の設置工程や溶接工程等、組立工程が増大する虞がある。このような組立工程の増大は、量産コストの増大にもつながる。

そこで本発明は、接合強度を減少することなく機械的に接合する場合であっても製造工程を低減することが可能な半導体パッケージ及び半導体パッケージの製造方法を提供することを目的としている。

前記課題を解決し目的を達成するために、本発明の半導体パッケージ、及び、半導体パッケージの製造方法は次のように構成されている。

本発明の一態様として、板状に形成され、第１の主面の中心部に設けられたゲート電極、第１の主面の前記ゲート電極の周囲に設けられたエミッタ電極、及び、第２の主面に設けられたコレクタ電極を有する半導体素子と、板状に形成され、前記第１の主面に対向する一方の面に設けられ前記エミッタ電極の少なくとも一部と当接する突起部、この突起部の中心に設けられた貫通孔、この貫通孔の内周面の一部であって他方の面側に設けられた台座部、前記突起部に設けられ前記貫通孔から前記突起部の外側面まで形成された連通路、及び、前記突起部の外側面に設けられた複数の開口部を有する第１電極板と、前記半導体素子と前記第１電極板との間に積層されるとともに狭持可能な板状に形成され、前記突起部が貫入される貫入口、その基端が前記貫入口の内周面に設けられ、その先端が前記貫通孔内部に位置するとともに前記台座部に保持され、前記連通路を介して延出する突出部、この突出部の先端に設けられ前記ゲート電極に電気的に接続される制御電極、及び、前記貫入口の内周面に複数設けられるとともに前記複数の開口部にそれぞれ係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板と、板状に形成され、その一方の主面が前記コレクタ電極と電気的に接続される第２電極板と、を備えることを特徴とする。

本発明の一態様として、板状に形成され、第１の主面の中心側に設けられたゲート電極、第１の主面のゲート電極の周囲に設けられたエミッタ電極、及び、第２の主面に設けられたコレクタ電極を有する半導体素子と、板状に形成され、前記第１の主面に対向する対向面に前記エミッタ電極の少なくとも一部と当接する突起部、この突起部の中心に設けられた貫通孔、この貫通孔の内周面の一部であって前記対向面と相対する面側に設けられた台座部、前記突起部に設けられ前記貫通孔から前記突起部の外側面まで形成された連通路、前記突起部の外側面に設けられ、前記突起部の外側面に一部開口する少なくとも１つ有する開口部、及び、前記突起部の外側面であって前記対向面に設けられ突出する引掛部を有する第１電極板と、前記半導体素子と前記第１電極板との間に積層されるとともに狭持可能な板状に形成され、前記突起部及び前記引掛部が貫入される貫入口、その基端が前記貫入口のうち周面の一部に設けられ、その先端が前記貫通孔内部に位置するとともに前記台座部に保持され、前記連通路を介して延出する突出部、この突出部の先端に設けられ前記ゲート電極に電気的に接続される制御電極、及び、前記貫入口の内周面に設けられるとともに前記開口部に係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板と、板状に形成され、その一方の主面が前記コレクタ電極と電気的に接続される第２電極板と、を備えることを特徴とする。

本発明の一態様として、方形に形成され、一方の主面に設けられた突起部を有し、この突起部の側面に複数の開口部を有する第１電極板と、前記突起部が貫入される貫入口、及び、この貫入口の内側面に設けられ前記複数の開口部と係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板とを、前記開口部及び前記係合部が係合可能な位置に配置させる工程と、前記配線基板の前記複数の係合部を前記第１電極板の前記複数の開口部にそれぞれ係合させることで、前記配線基板と前記第１電極板とを組み付ける工程と、組み付けた前記配線基板及び前記第１電極板と電極を有する半導体素子と導通部材で接合する工程と、を備えることを特徴とする。

本発明の一態様として、方形に形成され、一方の主面に設けられた突起部を有し、この突起部の少なくとも１つの側面に複数の開口部、及び、この開口部が設けられた前記突起部の側面と相対する側面に設けられた引掛部を有する第１電極板と、前記突起部及び前記引掛部が貫入される貫入口、及び、この貫入口の内側面の前記複数の開口部と係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板とを、前記開口部及び前記係合部が係合可能な位置に配置させる工程と、前記突起部の側面を前記貫入口の内側面で覆うとともに、前記複数の開口部と前記複数の係合部とをそれぞれ対向させる工程と、対向する前記複数の開口部と前記複数の係合部とを、前記開口部と前記係合部とが係合する方向に移動させることで、前記開口部及び前記係合部を係合させる工程と、前記引掛部及び前記突起部の側面を前記貫入口の内側面で覆うことで、前記配線基板と前記第１電極板とを組み付ける工程と、組み付けた前記配線基板及び前記第１電極板と電極を有する半導体素子と導通部材で接合する工程と、を備えることを特徴とする。

本発明の一態様として、方形に形成され、一方の主面に設けられた突起部を有し、この突起部の少なくとも１つの側面に複数の開口部、この開口部が設けられた前記突起部の側面と相対する側面に設けられた引掛部、及び、前記引掛部の側面に設けられた開口部を有する第１電極板と、前記突起部及び前記引掛部が貫入される貫入口、及び、この貫入口の内側面の前記複数の開口部にそれぞれ係合し、その先端が前記突起部及び前記引掛部の外側面の内側に位置する係合部を有する配線基板とを、前記開口部及び前記係合部が係合可能な位置に配置させる工程と、前記突起部の側面を前記貫入口の内側面で覆うとともに、前記複数の開口部と前記複数の係合部とをそれぞれ対向させる工程と、対向する前記突起部に設けられた複数の開口部と前記複数の係合部とを、前記突起部の開口部と前記係合部とが係合する方向に移動させることで、前記突起部の開口部及び前記係合部をそれぞれ係合させる工程と、前記引掛部及び前記突起部の側面を前記貫入口の内側面で覆うとともに、前記係合部を前記引掛部の開口部に係合させることで、前記配線基板と前記第１電極板とを組み付ける工程と、組み付けた前記配線基板及び前記第１電極板と電極を有する半導体素子と導通部材で接合する工程と、を備えることを特徴とする。

本発明によれば、接合強度を減少することなく機械的に接合する場合であっても製造工程を低減することが可能となる。

本発明の第１の実施の形態に係る半導体パッケージ１を図１〜３を用いて説明する。図１は本発明の第１の実施の形態に係る半導体パッケージ１を示す斜視図、図２は同半導体パッケージ１の構成を示す分解斜視図、図３は同半導体パッケージ１の構成を示す分解斜視図である。なお、図１〜３中、Ｆは配線を示す。

図１〜３に示すように、半導体パッケージ１は、第１主面１１及び第２主面１２を有する方形板状に形成された半導体素子１０と、第１主面１１側に設けられた第１電極板２０と、第２主面１２側に設けられた第２電極板３０と、半導体素子１０及び第１電極板２０の間に設けられた配線基板４０とを積層して構成されている。

半導体素子１０は、方形板状の小片の半導体チップ、例えばＩＧＢＴ素子により形成されている。また、半導体素子１０の外周縁は、第１電極板２０、第２電極板３０及び配線基板４０それぞれの外周縁よりも内側に位置する形状に形成されている。

半導体素子１０の第１主面１１は、外周縁側から中心側周辺までの範囲に形成されたエミッタ電極１３と、エミッタ電極１３の内側（第１主面１１の中心側）に設けられたゲート電極１４とを備えている。このエミッタ電極１３の内周縁であって、ゲート電極１４の外周縁には、エミッタ電極１３とゲート電極１４との間での半田流れ（短絡）が防止可能に形成された半田抵抗膜１５が印刷されている。また、エミッタ電極１３の外周部には半田抵抗膜１６が形成されている。また、第２主面１２は、コレクタ電極１７が形成されている（図３参照）。

第１電極板２０は、銅等の導電性材料により方形板状に形成された第１基板本体２１と、この第１基板本体２１の一方の面２１ａに設けられ、エミッタ電極１３に接合される接合面２２ａを有する突起部２２とを備えている。

突起部２２は、略中央位置に略方形の貫通孔２３と、この貫通孔２３内周部であって他方の面２１ｂ側に設けられた台座部２４と、突起部２２に設けられ貫通孔２３から突起部２２の外側面まで形成された連通路２５と、この突起部２２の側面に設けられた複数の開口部２６と、を有している。なお、突起部２２は、貫通孔２３及び連通路２５により、そのエミッタ電極１３に接合する接合面２２ａは凹部形状に形成されることとなる。また、台座部２４は、貫通孔２３の、連通路２５が設けられた内面と対向する内面に設けられている。

開口部２６は、例えば、第１基板本体２１であって、第１基板本体２１の他方の面２１ｂ側から円筒状に穴部２７が例えば型による押圧加工等により成形されることで形成されている。なお、この穴部２７は、突起部２２を貫通しないように形成されているとともに、穴部２７の中心が、突起部２２の側面に位置するように設けられている。さらに、開口部２６は、例えば突起部２２の連通路２５が設けられた外側面及び貫通孔２３を介して対向する外側面にそれぞれ複数（本実施例ではそれぞれ２つ）設けられている。

第２電極板３０は、銅等の導電性材料により方形板状に形成された第２基板本体３１により形成されている。この第２基板本体３１には、第２主面１２に対向するとともに、コレクタ電極１７に接続される接続面３２と、この接続面３２の外周側に印刷され、半田流れ（短絡）を防止可能に形成された半田抵抗膜３３と、を備えている。

配線基板４０は、ガラスエポキシ樹脂やポリイミド樹脂等により略方形板状に形成された絶縁基板４１により形成されている。絶縁基板４１は、この絶縁基板４１の外周の一部に設けられた凸部４２と、突起部２２が貫入される貫入口４３と、凸部４２と連続するように貫入口４３の内周面から突出して設けられた突出部４４と、貫入口４３の内周面であって開口部２６に対応する位置に設けられた複数の係合部４５と、を備えている。

また、絶縁基板４１は、凸部４２が設けられている外周部以外であって、貫入口４３の係合部４５を有する内周面に対応する外周に切欠部４６を有している。
凸部４２は、凸部４２の半導体素子１０側に外部接続端子４７を有している。

突出部４４には、その先端側に円形状の先端部４８を有しており、この先端部４８は、第１電極板２０と配線基板４０とを係合させたときに、突起部２２に設けられた貫通孔２３内に位置する形状に形成されている。また、先端部４８の半導体素子１０に対向する面には、ゲート電極１４と半田等の導通部材（以下「半田部材」）Ｂにより電気的に接合される制御電極４９が設けられている。なお、この制御電極４９は、外部接続端子４７と絶縁基板４１上に例えば印刷により形成された配線Ｆにより接続されている。

係合部４５は、半円状であって、弾性変形可能に形成されており、係合部４５が弾性変形することにより開口部２６に係合可能に形成されている。また、係合部４５の少なくとも先端は、突起部２２の外側面よりも内側に位置する形状に形成されている。

なお、第１電極板２０、第２電極板３０及び配線基板４０の絶縁基板４１は、例えばプレス加工により一つの金型（順送型）で成型される。

次に、このような半導体パッケージ１の製造工程を図４〜６を用いて説明する。
なお、図４は同半導体パッケージ１に用いられる第１電極板２０及び配線基板４０の組立の一例を示す斜視図、図５は同半導体パッケージ１に用いられる第１電極板２０及び配線基板４０の組立の一例を示す斜視図、図６は同半導体パッケージ１の構成を示す断面図である。

先ず、図４、５に示すように、第１電極板２０と配線基板４０との組立を行なう。配線基板４０の制御電極４９に半田部材Ｂを溶着させる。なお、ここでは、半田部材Ｂを溶着させずに、接着や配置により半田部材Ｂを設けても良い。また、現段階で半田部材Ｂを設けるのではなく、後述する制御電極４９及びゲート電極１４との接合時に設けるようにしても良い。

次に、第１電極板２０と配線基板４０との向きを、連通路２５及び貫通孔２３と、突出部４４及び先端部４８とがそれぞれ対応する位置となるように配置させる。この状態で、例えば連通路２５が設けられている側（一方）の開口部２６と、突出部４４が設けられている側（一方）の係合部４５とを係合させる。この係合により、図４に示すように、係合させていない（他方の）開口部２６の上方（突起部２２の接合面２２ａ）に他方の係合部４５が積載されることとなる。

この状態で、他方の係合部４５周辺を押圧、又は、他方の係合部４５の周辺（配線基板４０）を第１基板本体２１に係合部４５が対向するように湾曲させる。これにより、他方の係合部４５又は係合部４５の周辺が弾性変形し、他方の係合部４５は、対応する他方の開口部２６にそれぞれが係合することとなる。なお、全ての係合部４５周辺に同時に押圧を加えることで、弾性変形させ、開口部２６に係合部４５を係合させてもよい。

係合部４５周辺に押圧を印加すると、第１基板本体２１の一方の面２１ａに略平行であって近接方向に配線基板４０が移動しようとする。しかし、係合部４５の第１基板本体２１に対向する面は、突起部２２の接合面２２ａに当接している。このため、係合部４５は接合面２２ａに押圧される状態となり、この押圧（干渉）により係合部４５は湾曲する。

この状態でさらに配線基板４０が一方の面２１ａに近接する方向に押圧されると、湾曲した状態で係合部４５は突起部２２の側面を摺動する。この摺動は、係合部４５が開口部２６に位置するまで行なわれる、即ち、一方の面２１ａに配線基板４０が略当接するまで配線基板４０が移動する。配線基板４０が一方の面２１ａに当接すると、係合部４５は開口部２６に位置するため、係合部４５は開口部２６内部に進入することで係合部４５は干渉されなくなり、係合部４５は形状が復元される。このようにして係合部４５が開口部２６に係合することとなる。

なお、係合部４５の周辺を第１基板本体２１に係合部４５が対向するように湾曲させた場合には、係合部４５が突起部２２に干渉せずに、係合部４５が一方の面２１ａに当接する。この状態で、係合部４５の周辺の湾曲を解除すると、係合部４５は一方の面２１ａに対して略平行に復元され、復元された係合部４５が開口部２６内に進入することで係合されることとなる。

このように、係合部４５と開口部２６とが係合すると、係合部４５の外面は開口部２６に覆われる。このため、第１電極板２０と配線基板４０とが離間する方向に移動しようとした際には、各係合部４５外面と各開口部２６内面、及び、突起部２２外側面と貫入口４３内側面とのすくなくともいずれかで一箇所で互いに干渉する。この干渉により、例えば接合面２２ａに対して水平方向には各側面により、接合面２２ａ対して直交方向には係合部４５と開口部２６とによりそれぞれ係止されることとなり、配線基板４０が第１電極板２０から離脱することがない。

このように、第１電極板２０と配線基板４０とを係合（組み付け）後、図６に示すように、突起部２２の接合面２２ａ及び側面に半田部材Ｂを配置させる。この半田部材Ｂは、例えば突起部２２の接合面２２ａ及び側面を覆うような皿状の部材形状であっても、ペースト状であってもよい。

これら組み付けた第１電極板２０及び配線基板４０と半導体素子１０とを、半田部材Ｂが配置された突起部２２及び制御電極４９を、エミッタ電極１３及びゲート電極１４にそれぞれ対向させて配置させる。対向させた第１電極板２０及び配線基板４０と半導体素子１０とを、所定の圧力を印加させながら、半田部材Ｂを溶融させることで電気的に接合させる。

次に、半導体素子１０と第２電極板３０とを、コレクタ電極１７と接続面３２とが対向するように配置する。この状態で半田部材Ｂを半田抵抗膜３３内に配置し、所定の圧力を半導体素子１０及び第２電極板３０に印加させながら半田部材Ｂを融解させることで電気的に接合する。

このように半導体素子１０、第１電極板２０、第２電極板３０及び配線基板４０を、半田部材Ｂにより電気的に接合、及び、係合部４５及び開口部２６により機械的に係合することにより、図６に示すように半導体パッケージ１が形成される。

このように構成された半導体パッケージ１によれば、配線基板４０に他構成品の外側より突出する凸部４２を備え、凸部４２上に制御電極４９と配線Ｆにより接続された外部接続端子４７を設けることで、ワイヤボンディングを用いることなく、制御電極４９の配線をパッケージ外に引き出すことができる。即ち、その外形状が小型であるとともに、配線を外部に引き出すことが可能となる半導体パッケージ１とすることができる。

また、第１電極板２０と配線基板４０とを、開口部２６に係合部４５を係合させることで、開口部２６と係合部４５、及び、貫入口４３と突起部２２の側面とがそれぞれ干渉し、第１電極板２０及び配線基板４０がそれぞれ離間する方向に移動しても、各位置で係止される。これにより、第１電極板２０及び配線基板４０が脱離することがなく、確実に、係合される（組み付く）こととなる。

また、配線基板４０（絶縁基板４１）に切欠部４６を設けることで、切欠部４６を設けた箇所が容易に弾性変形させることが可能となる。これにより、係合部４５を開口部２６に係合させる際に、切欠部４６が設けられている側の係合部４５を最後に係合させることで、係合部４５周辺が容易に変形する。このため、第１電極板２０及び配線基板４０を容易に組み付けることが可能となる。

さらに、第１電極板２０及び配線基板４０の係合は、溶接を行なうことなく、係合部４５を開口部２６に係合させるだけでよいため、例えば溶接や接着等を行なう必要が無く、容易に組み立てることができる。これは例えば、溶接により第１電極板２０及び配線基板４０を組み付ける場合には、まず、第１電極板２０と配線基板４０とを位置合わせ等を行ったあと組み立て、その後溶接を行なう、というような少なくとも２工程必要となる。しかし、半導体パッケージ１では、組立時に係合部４５と開口部２６とを係合させるだけでよい、即ち、組立のみの１工程で第１電極板２０及び配線基板４０を組み付けることが可能となる。このため、製造（組立）工程の低減となり、半導体パッケージ１の製造コストの低減にもなる。

また、第１電極板２０及び配線基板４０は、台座部２４及び先端部４８や、突起部２２及び貫入口４３等、各対応する部材形状によりそれぞれが案内されて所定の位置で組み立て可能な構造であり、組立ミスや、位置のずれ等を防止することも可能となる。これにより、突起部２２の接合面２２ａ及び制御電極４９は、半導体素子１０のエミッタ電極１３及びゲート電極１４と半田部材Ｂ等により電気的に確実に接続されることとなる。

上述したように、第一の実施の形態に係る半導体パッケージ１によれば、第１電極板２０及び配線基板４０は、突起部２２貫入口４３に貫入させ、係合部４５を開口部２６へそれぞれ係合させることで、互いに離脱することなく確実に組み付けることが可能となる。また、上述したように、係合部４５と開口部２６とを係合させるだけで係合部４５と開口部２６とを組み付けることが可能となり、製造（組立）工数の低減にもなる。また、半導体パッケージの製造コストを低減することも可能となる。また、半導体パッケージ１の構成とすることで、小型化にもなる。

さらに、台座部２４により、先端部４８が確実に保持されるとともに、半田部材Ｂによりゲート電極１４に固定されるため、所定の位置で確実に保持可能となり、信頼性の向上にもなる。

次に、本発明の第２の実施の形態に係る半導体パッケージ１Ａを図７〜１２を用いて説明する。
図７は本発明の第２の実施の形態に係る半導体パッケージ１Ａを示す斜視図、図８は同半導体パッケージ１Ａの構成を示す分解斜視図、図９は同半導体パッケージ１Ａの構成を示す分解斜視図である。なお、図７〜１２において図１〜６と同一機能部分には同一符号を付し、その詳細な説明は省略する。

半導体パッケージ１Ａは、半導体素子１０と、第１主面１１側に設けられた第１電極板５０と、第２主面１２側に設けられた第２電極板３０と、半導体素子１０及び第１電極板５０の間に設けられた配線基板６０とを備えている。

第１電極板５０は、銅等の導電性材料により方形板状に形成された第１基板本体５１と、この第１基板本体５１の一方の面５１ａに設けられ、接合面５２ａを有する突起部５２とを備えている。

突起部５２は、略中央位置に略方形の貫通孔２３と、この貫通孔２３内周部であって他方の面５１ｂ側に設けられた互いに向き合う２つの台座部５３と、突起部５２に設けられ貫通孔２３から突起部５２の外側面まで形成され、台座部５３と台座部５３に挟まれて設けられた連通路２５と、この連通路２５が設けられた突起部５２の側面に設けられた複数（図中２つ）の開口部２６と、突起部５２の、連通路２５と対向する外側面に設けられた引掛部５４と、を有している。

引掛部５４は、その高さが突起部５２よりも低く形成されており、引掛部５４の突起部５２側面から端面までの距離は、引掛部５４と突起部５２との長さが、後述する貫入口６２の対応する内面間の長さと同等になるよう形成されている。

配線基板６０は、絶縁基板６１に設けられ、その内面の対向する内面間が引掛部５４及び突起部５２の対応する外面間とが同等になるように形成された貫入口６２と、先端に凸字形状の先端部６４を有する突出部６３と、突出部６３が設けられた貫入口６２の内側面に、開口部２６の対応位置に設けられた２つの係合部４５と、を備えている。なお、先端部６４は制御電極４９を有している。

次に、このような半導体パッケージ１Ａの製造方法を図１０〜１２を用いて説明する。
なお、図１０は同半導体パッケージ１Ａに用いられる第１電極板５０及び配線基板６００の組立の一例を示す斜視図、図１１は同半導体パッケージ１Ａに用いられる第１電極板５０及び配線基板６０の組立の一例を示す斜視図、図１２は同半導体パッケージ１Ａの構成を示す断面図である。

図１０に示すように、第１電極板５０と配線基板６０との組み立て（組み付け）を行なう。まず、第１電極板５０と配線基板６０との向きを、連通路２５及び貫通孔２３と、突出部６３及び先端部６４とがそれぞれ対応する位置となるよう配置させる。次に、この状態で、突起部５２の引掛部５４が設けられている外側面と、貫入口６２の対応する内側面とを近接させるとともに、第１電極板５０上に配線基板６０を積載させる。貫入口６２は、突起部５２よりも引掛部５４方向の長さが長いため、第１基板本体５１の一方の面５１ａ上に、係合部４５が載置されることとなる。

この状態で配線基板６０を突起部５２の引掛部５４が設けられている外側面から離間させる方向、即ち、係合部４５と開口部２６とが係合する方向にスライドさせる。このスライドさせるとき、配線基板６０（絶縁基板６１）は、引掛部５４の厚み分、湾曲（弾性変形）している。また、貫入口６２のスライド方向の長さと突起部５２及び引掛部５４との長さは略同一に形成されており、係合部４５と開口部２６とが係合すると、引掛部５４から貫入口６２の内側面が外れる。このため、図１１に示すように、湾曲していた配線基板６０は復元力により、配線基板６０下面が第１電極板５０の一方の面５１ａに当接することとなる。

係合部４５と開口部２６とが係合し、配線基板６０の下面が第１電極板５０の上面に当接すると、係合部４５の外面は開口部２６に覆われるとともに、突起部５２側面及び引掛部５４の側面は貫入口６２内周面に覆われる。このため、第１電極板５０と配線基板６０とが離間する方向に移動した際には、各係合部４５と各開口部２６、及び、突起部５２の外側面又は引掛部５４と貫入口６２の内側面とのいずれかで互いに干渉する。この干渉により、接合面５２ａの水平方向には各側面により、接合面５２ａに対して直交方向には係合部４５と開口部２６とによりそれぞれ係止されることとなり、配線基板６０が第１電極板５０から離脱することがない。

なお、半導体素子１０、第１電極板５０、第２電極板３０及び配線基板６０を、上述した第１の実施の形態に係る半導体パッケージ１と同様に、半田部材Ｂによる接合、及び、係合部４５及び開口部２６による係合することで、図１２に示すように半導体パッケージ１Ａが形成される。

このような半導体パッケージ１Ａにおいて、第１電極板５０に配線基板６０の組み付けは、特に押圧を加える必要が無く、配線基板６０をスライドさせることで、係合部４５と開口部２６とが係合し、さらに弾性変形した配線基板６０の復元力により、自動的に組み付くこととなる。このため、容易に第１電極板５０と配線基板６０とを組み付けることが可能となる。

また、台座部５３は、スライド方向と直交する方向に複数設けたため、配線基板６０をスライドした場合であっても、常に突出部６３の先端部６４が確実に台座部５３に積載されることとなる。即ち、配線基板６０のスライド方向に台座部を設けると、スライド前に、先端部６４が台座部に積載されず、自重により下方に撓む虞がある。この状態で配線基板６０をスライドさせると、先端部６４の先端面と台座部の側面とが当接する虞がある。

この状態で、さらに配線基板６０をスライドさせることで、突出部６３にスライド方向の負荷がかかり、突出部６３が弾性変形又は塑性変形するとともに、所定の位置に制御電極４９が位置しない虞がある。この制御電極４９の位置ズレは、半導体パッケージ１Ａの組立時に、接合不良や接触不良等の原因になる。このため、半導体パッケージ１Ａは、台座部５３をスライド方向と直交方向に複数設けることで、確実に先端部６４を常時保持・案内し、接合不良を防止することが可能となる。

上述したように、第２の実施の形態に係る半導体パッケージ１Ａによれば、半導体パッケージ１と同様の効果を有し、さらに、配線基板６０をスライドするだけで、より容易に第１電極板５０と配線基板６０とを組み付けることが可能となり、製造（組立）工程及び製造コストの低減とすることが可能となる。

次に、本発明の変形例に係る半導体パッケージ１Ｂを図１３を用いて説明する。
図１３は本発明の変形例に係る半導体パッケージ１Ｂの第１電極板５０Ａ及び配線基板６０Ａの組立の一例を示す斜視図である。なお、図１３において図１〜１２と同一機能部分には同一符号を付し、その詳細な説明は省略する。

半導体パッケージ１Ｂは、半導体素子１０と、第１主面１１側に設けられた第１電極板５０Ａと、第２主面１２側に設けられた第２電極板３０と、半導体素子１０及び第１電極板５０Ａの間に設けられた配線基板６０Ａとを備えている。

引掛部５４は、貫入口６２に覆われる側面に少なくとも１つの開口部５５を備えている。また、貫入口６２は、開口部５５に係合される係合部６５を備えている。

次に、このような半導体パッケージ１Ｂの製造方法を図１３を用いて説明する。
図１３に示すように、まず、上述した半導体パッケージ１Ａと同様に、配線基板６０Ａの貫入口６２の内側面を突起部５２の引掛部５４が設けられている外側面から離間させる方向、即ち、係合部４５と開口部２６とが係合する方向にスライドさせ、係合部４５と開口部２６とを係合させる。

このスライドさせたとき、係合部６５の下面は引掛部５４上面に当接しており、配線基板６０Ａ（絶縁基板６１）は、引掛部５４の厚み分、湾曲（弾性変形）することとなる。

この状態で係合部６５の周辺の配線基板６０Ａを押圧させ、係合部６５を弾性変形させる、又は、係合部６５の周辺を第１基板本体５１に係合部６５が対向するように湾曲させる。即ち、係合部６５又は係合部６５の周辺を弾性変形させることで、係合部６５を、開口部５５に係合させる。

また、貫入口６２のスライド方向の長さと突起部５２及び引掛部５４との長さは略同一に形成されており、係合部４５、６５と開口部２６，５５とが係合すると、引掛部５４の側面と貫入口６２の内側面が当接する。また、配線基板６０Ａ下面が第１電極板５０Ａの一方の面５１ａに当接することとなる。

係合部４５，６５と開口部２６，５５とが係合し、配線基板６０Ａの下面が第１電極板５０Ａの上面に当接すると、係合部４５，６５の外面は開口部２６，５５にそれぞれ覆われるとともに、突起部５２側面及び引掛部５４の側面は貫入口６２内周面に覆われる。このため、第１電極板５０と配線基板６０とが離間する方向に移動した際には、各係合部４５，６５と各開口部２６，５５、及び、突起部５２の外側面又は引掛部５４と貫入口６２の内側面とのいずれかで互いに干渉する。この干渉により、接合面５２ａの水平方向には各側面により、接合面５２ａに対して直交方向には係合部４５，６５と開口部２６，５５とによりそれぞれ係止されることとなり、配線基板６０Ａが第１電極板５０Ａから離脱することがない。

なお、半導体素子１０、第１電極板５０、第２電極板３０及び配線基板６０を、上述した第１の実施の形態に係る半導体パッケージ１と同様に、半田部材Ｂによる接合、及び、係合部４５及び開口部２６による係合することで、図１２に示すように半導体パッケージ１Ａが形成される。

このような半導体パッケージ１Ｂにおいて、第１電極板５０Ａに配線基板６０Ａの組み付けは、配線基板６０をスライドさせることで、係合部４５と開口部２６とが係合し、さらに弾性変形した係合部６５又は係合部６５周辺により開口部５５に組み付くこととなる。このため、容易に第１電極板５０Ａと配線基板６０Ａとを組み付けることが可能であるとともに、係合部４５，６５及び開口部２６，５５の対向する２箇所で係合させることが可能となるため、第１電極板５０Ａと配線基板６０Ａとが離間することがない。

また、貫入口６２内側面により、突起部５２及び引掛部５４の側面を覆い、さらに係合部４５，６５及び開口部２６，５５で係合されるため、各方向に第１電極板５０Ａと配線基板６０Ａが干渉する。このため、確実に第１電極板５０Ａと配線基板６０Ａとを組み付けることが可能となる。

上述したように、変形例に係る半導体パッケージ１Ｂによれば、半導体パッケージ１、半導体パッケージ２Ａと略同等の効果を有し、さらに、第１電極板５０Ａ及び配線基板６０Ａとが各方向で確実に干渉する構成とすることで、第１電極板５０Ａと配線基板６０Ａとを確実に組み付けることが可能となる。

なお、上述した発明の形態以外の変形例について説明する。上述した例では、例えば半導体パッケージ１、１Ａでは、第１電極板２０，５０及び第２電極板３０の材質は銅材としているが、導電性材料であれば、例えばアルミニウム、モリブデン、銅モリブデン合金及び銅タングステン合金等でも適用できる。また、第１電極板２０，５０及び第２電極板３０の材質と異なる各種材料のクラッド又は鍍金により、必要な箇所に導電性を有する構成としてもよい。

また、半田部材Ｂは、Ｓｎ−Ｐｂ共晶半田、鉛フリー半田、又は、Ｐｂ立地高温半田等、どのような半田部材であってもよい。さらに、第２電極板３０と絶縁基板４０，６０との間であって、半導体素子１０の外周縁よりも外側に、スペーサを設けてもよい。スペーサを設けることで、第２電極板３０と絶縁基板４０，６０との距離を一定に保持することが可能となり、外力による半導体素子１０の破損を防止することが可能となる。

また、突起部２２，５２には、貫通孔２３を設け、貫通孔２３の内面であって、第１電極板２０，５０の他方の面２１ｂ、５１ｂ側に１つ、又は複数の台座部２４，５３を設けるとしたが、これは、台座部２４，５３でなくてもよい。また、貫通孔２３を設けなくとも良い。即ち、突起部２２，５２に、突出部４４，６３及び先端部４８，６４が配置可能な連通路及び窪みを設けることでも適用できる。さらに、突出部４４，６３の長さや各種電極１３，１４の位置（配置）等も、適宜設定可能である。

さらに、上述した半導体パッケージ１，１Ａの開口部２６及び係合部４５は、突起部２２，５２の各側面に対して２つ設けるとしたが、これは２つに限定されるものではない。また、開口部２６及び係合部４５の形状も半円状でなくとも係合可能であれば適用できる。

また、上述した半導体パッケージ１では、突起部２２の貫通孔２３を介して相対する外側面に開口部２６を設けるとしたが、他の側面にも設けてもよいし、他の側面に設けるように形成してもよい。同様に、半導体パッケージ１Ａでも、突起部５２の他の外側面に開口部２６を設けてもよいし、他の側面に設けるように形成してもよい。なお、このとき、各開口部２６に対応する貫入口４３，６２の内面に係合部４５を設けることとする。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の第１の実施の形態に係る半導体パッケージを示す斜視図。 同半導体パッケージの構成を示す分解斜視図。 同半導体パッケージの構成を示す分解斜視図。 同半導体パッケージに用いられる第１電極板及び配線基板の組立の一例を示す斜視図。 同半導体パッケージに用いられる第１電極板及び配線基板の組立の一例を示す斜視図。 同半導体パッケージの構成を示す断面図。 本発明の第２の実施の形態に係る半導体パッケージを示す斜視図。 同半導体パッケージの構成を示す分解斜視図。 同半導体パッケージの構成を示す分解斜視図。 同半導体パッケージに用いられる第１電極板及び配線基板の組立の一例を示す斜視図。 同半導体パッケージに用いられる第１電極板及び配線基板の組立の一例を示す斜視図。 同半導体パッケージの構成を示す断面図。 本発明の変形例に係る半導体パッケージの第１電極板及び配線基板の組立の一例を示す斜視図。

符号の説明

１…半導体パッケージ、１０…半導体素子、１１…第１の主面、１２…第２の主面、１３…エミッタ電極、１４…ゲート電極、１５，１６…半田抵抗膜、１７…コレクタ電極、２０…第１電極板、２１…第１基板本体、２２…突起部、２２ａ…接合面、２３…貫通孔、２４…台座部、２５…連通路、２６…開口部、２７…穴部、３０…第２電極板、３１…第２基板本体、３２…接続面、３３…半田抵抗膜、４０…配線基板、４１…絶縁基板、４２…凸部、４３…貫入口、４４…突出部、４５…係合部、４６…切欠部、４７…外部接続端子、４８…先端部、４９…制御電極、Ｂ…導通部材（半田部材）、Ｆ…配線。

Claims (8)

1. 板状に形成され、第１の主面の中心部に設けられたゲート電極、第１の主面の前記ゲート電極の周囲に設けられたエミッタ電極、及び、第２の主面に設けられたコレクタ電極を有する半導体素子と、
   板状に形成され、前記第１の主面に対向する一方の面に設けられ前記エミッタ電極の少なくとも一部と当接する突起部、この突起部の中心に設けられた貫通孔、この貫通孔の内周面の一部であって他方の面側に設けられた台座部、前記突起部に設けられ前記貫通孔から前記突起部の外側面まで形成された連通路、及び、前記突起部の外側面に設けられた複数の開口部を有する第１電極板と、
   前記半導体素子と前記第１電極板との間に積層されるとともに狭持可能な板状に形成され、前記突起部が貫入される貫入口、その基端が前記貫入口の内周面に設けられ、その先端が前記貫通孔内部に位置するとともに前記台座部に保持され、前記連通路を介して延出する突出部、この突出部の先端に設けられ前記ゲート電極に電気的に接続される制御電極、及び、前記貫入口の内周面に複数設けられるとともに前記複数の開口部にそれぞれ係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板と、
   板状に形成され、その一方の主面が前記コレクタ電極と電気的に接続される第２電極板と、を備えることを特徴とする半導体パッケージ。
2. 前記複数の開口部は、これら開口部の少なくともその一部が前記突起部を挟んで相対する前記外側面に設けられていることを特徴とする請求項１に記載の半導体パッケージ。
3. 板状に形成され、第１の主面の中心側に設けられたゲート電極、第１の主面のゲート電極の周囲に設けられたエミッタ電極、及び、第２の主面に設けられたコレクタ電極を有する半導体素子と、
   板状に形成され、前記第１の主面に対向する対向面に前記エミッタ電極の少なくとも一部と当接する突起部、この突起部の中心に設けられた貫通孔、この貫通孔の内周面の一部であって前記対向面と相対する面側に設けられた台座部、前記突起部に設けられ前記貫通孔から前記突起部の外側面まで形成された連通路、前記突起部の外側面に設けられ、前記突起部の外側面に一部開口する少なくとも１つ有する開口部、及び、前記突起部の外側面であって前記対向面に設けられ突出する引掛部を有する第１電極板と、
   前記半導体素子と前記第１電極板との間に積層されるとともに狭持可能な板状に形成され、前記突起部及び前記引掛部が貫入される貫入口、その基端が前記貫入口のうち周面の一部に設けられ、その先端が前記貫通孔内部に位置するとともに前記台座部に保持され、前記連通路を介して延出する突出部、この突出部の先端に設けられ前記ゲート電極に電気的に接続される制御電極、及び、前記貫入口の内周面に設けられるとともに前記開口部に係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板と、
   板状に形成され、その一方の主面が前記コレクタ電極と電気的に接続される第２電極板と、を備えることを特徴とする半導体パッケージ。
4. 前記開口部は、前記引掛部が設けられた前記突起部の外側面と前記突起部を挟んで対向する前記外側面に設けられていることを特徴とする請求項３に記載の半導体パッケージ。
5. 前記第１電極板は、前記引掛部の側面に設けられた開口部をさらに備え、
   前記配線基板は前記貫入口の内側面に前記引掛部に設けられた開口部に係合する係合部をさらに備えることを特徴とする請求項３に記載の半導体パッケージ。
6. 方形に形成され、一方の主面に設けられた突起部を有し、この突起部の側面に複数の開口部を有する第１電極板と、前記突起部が貫入される貫入口、及び、この貫入口の内側面に設けられ前記複数の開口部と係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板とを、前記開口部及び前記係合部が係合可能な位置に配置させる工程と、
   前記配線基板の前記複数の係合部を前記第１電極板の前記複数の開口部にそれぞれ係合させることで、前記配線基板と前記第１電極板とを組み付ける工程と、
   組み付けた前記配線基板及び前記第１電極板と電極を有する半導体素子と導通部材で接合する工程と、を備えることを特徴とする半導体パッケージの製造方法。
7. 方形に形成され、一方の主面に設けられた突起部を有し、この突起部の少なくとも１つの側面に複数の開口部、及び、この開口部が設けられた前記突起部の側面と相対する側面に設けられた引掛部を有する第１電極板と、前記突起部及び前記引掛部が貫入される貫入口、及び、この貫入口の内側面の前記複数の開口部と係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板とを、前記開口部及び前記係合部が係合可能な位置に配置させる工程と、
   前記突起部の側面を前記貫入口の内側面で覆うとともに、前記複数の開口部と前記複数の係合部とをそれぞれ対向させる工程と、
   対向する前記複数の開口部と前記複数の係合部とを、前記開口部と前記係合部とが係合する方向に移動させることで、前記開口部及び前記係合部を係合させる工程と、
   前記引掛部及び前記突起部の側面を前記貫入口の内側面で覆うことで、前記配線基板と前記第１電極板とを組み付ける工程と、
   組み付けた前記配線基板及び前記第１電極板と電極を有する半導体素子と導通部材で接合する工程と、を備えることを特徴とする半導体パッケージの製造方法。
8. 方形に形成され、一方の主面に設けられた突起部を有し、この突起部の少なくとも１つの側面に複数の開口部、この開口部が設けられた前記突起部の側面と相対する側面に設けられた引掛部、及び、前記引掛部の側面に設けられた開口部を有する第１電極板と、前記突起部及び前記引掛部が貫入される貫入口、及び、この貫入口の内側面の前記複数の開口部にそれぞれ係合し、その先端が前記突起部及び前記引掛部の外側面の内側に位置する係合部を有する配線基板とを、前記開口部及び前記係合部が係合可能な位置に配置させる工程と、
   前記突起部の側面を前記貫入口の内側面で覆うとともに、前記複数の開口部と前記複数の係合部とをそれぞれ対向させる工程と、
   対向する前記突起部に設けられた複数の開口部と前記複数の係合部とを、前記突起部の開口部と前記係合部とが係合する方向に移動させることで、前記突起部の開口部及び前記係合部をそれぞれ係合させる工程と、
   前記引掛部及び前記突起部の側面を前記貫入口の内側面で覆うとともに、前記係合部を前記引掛部の開口部に係合させることで、前記配線基板と前記第１電極板とを組み付ける工程と、
   組み付けた前記配線基板及び前記第１電極板と電極を有する半導体素子と導通部材で接合する工程と、を備えることを特徴とする半導体パッケージの製造方法。

Images