CN101399243B - 半导体封装及半导体封装的制造方法 - Google Patents

半导体封装及半导体封装的制造方法 Download PDF

Info

Publication number
CN101399243B
CN101399243B CN2008101617696A CN200810161769A CN101399243B CN 101399243 B CN101399243 B CN 101399243B CN 2008101617696 A CN2008101617696 A CN 2008101617696A CN 200810161769 A CN200810161769 A CN 200810161769A CN 101399243 B CN101399243 B CN 101399243B
Authority
CN
China
Prior art keywords
mentioned
jut
peristome
battery lead
lead plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101617696A
Other languages
English (en)
Other versions
CN101399243A (zh
Inventor
吉冈心平
渡边尚威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101399243A publication Critical patent/CN101399243A/zh
Application granted granted Critical
Publication of CN101399243B publication Critical patent/CN101399243B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

本发明提供一种能减少制作工序的半导体封装以及半导体封装的制造方法。该半导体封装(1)具有：具有第1主面(11)以及第2主面(12)的半导体元件(10)；设置在第1主面(11)侧的第1电极板(20)；设置在第2主面(12)侧的第2电极板(30)；以及设置在半导体元件(10)与第1电极板(20)之间的布线基板(40)，通过使设置在第1电极板(20)上的突起部(22)的侧面的多个开口部(26)、与设置在将布线基板(40)的突起部(22)贯入的贯入口(43)的内侧面并且与开口部(26)对应的多个卡合部(45)分别卡合来构成半导体封装(1)。

Description

半导体封装及半导体封装的制造方法
技术领域
本发明涉及半导体封装及半导体封装的制造方法，特别涉及能够使安装工序简化及容易化的半导体封装及半导体封装的制造方法。
背景技术
当前，作为功率半导体元件，经常使用IGBT(绝缘栅双极晶体管)、IEGT(注入增强栅晶体管)、MOSFET(金属氧化物半导体场效应晶体管)等半导体元件。这些半导体元件形成为板状，且半导体元件的正面具有正面侧功率端子和控制端子。此外，在半导体元件的背面，设置有背面侧功率端子。
另外，当半导体元件为IGBT元件时，正面侧功率端子为发射极电极，背面侧功率端子为集电极电极电极，控制端子为栅极电极。
将这样的半导体元件安装在基板上作为半导体封装时，半导体元件的背面侧功率端子通过焊料接合与基板正面侧的电极连接。此外，半导体元件的正面侧功率端子及控制端子通过使用了铝线的引线键合而连接到基板正面侧的电极上(例如，参照专利文献1、2)。
但是，当应用引线键合时，因为要逐个地键合引线，所以键合工序费时，并且可能增大制造成本。此外，由于引线形成环路，引线长度变长，布线电感增大，外部形状增大。再有，当对半导体元件施加震动时，有可能由于电线的断线或接触到邻接引线等而发生短路等的问题。
因此，对半导体元件的正面侧功率端子不采用引线键合法，而是采用对铝薄板等进行键合的方法、或对平板或引脚进行焊料接合并作为电极引出的方法等。
在具有多个这种半导体封装的半导体模块中，多个半导体封装被排成一列地设置在作为散热板的基底基板上。此时，半导体封装的基板背面与基底基板相接合。这种半导体模块被搭载在逆变器及转换器等电控制装置上。
【专利文献1】日本特开2002-164485号公报
【专利文献2】日本特开2003-110064号公报
在上述半导体模块中，由于各个半导体封装仅单面接触基底基板，所以不能充分地进行散热。此外，由于设置成各个半导体封装的基板背面接合到基底基板的结构，所以半导体封装对于基底基板的设置面积增大。即，可能导致半导体封装的大型化。
为了防止上述情况，已知将各个半导体封装排列成一列设置，并且利用汇流条等一对导电部件从正反面夹持这些半导体封装，并设置在基底基板上的技术。
但是，这一对导电部件具有热传导性，也起到散热部件的功能，所以根据电流的供给而热膨胀或收缩。另外，导电部件的基底基板侧的端部为固定端，其相反侧为自由端。因此，导电部件的热膨胀或收缩动作在自由端与固定端之间存在差异，该动作在自由端变得比较大。通过该动作向半导体封装施加外力，存在半导体封装破损的问题。
另外，当要实现半导体封装的小型化时，半导体元件的各端子的连接部分也变小。因此，在半导体封装的制造方法中，有时不能充分接合，因此接合部可能变得容易破损。
为了防止这样的破损，有通过采取扩大接合面积的方法、以及不仅只接合一面还通过焊料(或粘结剂等)来连接侧面的方法来充分接合的方法。但是，在这些方法中，焊料的熔接部位增多，并且可能增加设置焊料及间隔件等的设置工序及熔接工序等安装工序。这种安装工序的增加将导致量产成本的增大。
发明内容
因此，本发明目的在于提供一种半导体封装及半导体封装的制造方法，即使在机械接合的情况下，也能减少制造工序，而不会减小接合强度。
为了解决上述问题并实现上述目的，本发明的半导体封装及半导体封装的制造方法的构成如下。
本发明的一个方式的特征在于，具有：半导体元件，其形成为板状，具有设置在第1主面的中心部的栅极电极、设置在第1主面的上述栅极电极周围的发射极电极、以及设置在第2主面的集电极电极；第1电极板，其形成为板状，具有设置在与上述第1主面对置的一个面上并且和上述发射极电极的至少一部分抵接的突起部、设置在该突起部的中心的贯通孔、作为该贯通孔的内周面的一部分并且设置在另一面侧的台座部、设置在上述突起部并且从上述贯通孔到上述突起部的外侧面形成的连通路、以及设置在上述突起部的外侧面的多个开口部；布线基板，其层叠在上述半导体元件与上述第1电极板之间并且形成为可夹持的板状，具有将上述突起部贯入的贯入口、突出部、设置在该突出部的前端并且电连接到上述栅极电极的控制电极、以及设置在上述贯入口的内周面的多个卡合部，上述突出部的基端设置在上述贯入口的内周面，前端位于上述贯通孔内部并且被保持在上述台座上，并通过上述连通路延出，上述多个卡合部分别卡合到上述多个开口部，其前端位于上述突起部的外侧面的内侧；以及第2电极，其形成为板状，设置在其一个主面上，并且与上述集电极电极电连接。
本发明的一个方式的特征在于，具有：半导体元件，其形成为板状，具有设置在第1主面的中心部的栅极电极、设置在第1主面的上述栅极电极周围的发射极电极、以及设置在第2主面上的集电极电极；第1电极板，其形成为板状，具有设置在与上述第1主面对置的对置面上并和上述发射极电极的至少一部分抵接的突起部、设置在该突起部的中心的贯通孔、作为该贯通孔的内周面的一部分并且设置在与上述对置面相对的面侧的台座部、设置在上述突起部并且从上述贯通孔到上述突起部的外侧面形成的连通路、设置在上述突起部的外侧面并且在上述突起部的外侧面部分开口的至少一个开口部、以及作为上述突起部的外侧面并在上述对置面上设置并突出的扣接部；布线基板，其层叠在上述半导体元件与上述第1电极板之间并且形成为可夹持的板状，具有贯入上述突起部和上述扣接部的贯入口、突出部、设置在该突出部的前端并且电连接到上述栅极电极的控制电极、以及设置在上述贯入口的内周面并卡合到上述开口部的卡合部，上述突出部的基端设置在贯入口的内周面的一部分上，前端位于上述贯通孔内部并且被保持在上述台座上，并通过上述连通路延出，该卡合部的前端位于上述突起部的外侧面的内侧；第2电极，其形成为板状，设置在其一个主面上，与上述集电极电极电连接。
本发明的一个方式的特征在于，包括下述工序：将形成为方形、具有设置在一个主面上的突起部、并且在该突起部的侧面具有多个开口部的第1电极板，和具有将上述突起部贯入的贯入口、以及设置在该贯入口的内侧面并与上述多个开口部卡合并且前端位于上述突起部的外侧面的内侧的卡合部的布线基板，配置到上述开口部能够与上述卡合部卡合的位置的工序；通过使上述布线基板的上述多个卡合部分别卡合到上述多个开口部，安装上述布线基板与上述第1电极板的工序；利用导通部件将所安装的上述布线基板及上述第1电极板与具有电极的半导体元件相接合的工序。
本发明的一个方式的特征在于，包括下述工序：将形成为方形、具有设置在一个主面上的突起部、并且在该突起部的至少一个侧面具有多个开口部、以及具有在与设置了该开口部的上述突起部的侧面相对的侧面上设置的扣接部的第1电极板，和具有将上述突起部及上述扣接部贯入的贯入口、以及与上述贯入口的内侧面的上述多个开口部卡合并且其前端位于上述突起部的外侧面的内侧的卡合部的布线基板，配置到上述开口部与上述卡合部能够卡合的位置的工序；利用上述贯入口的内侧面覆盖上述突起部的侧面、并且使上述多个开口部与上述多个卡合部分别对置的工序；通过使对置的上述多个开口部与上述多个卡合部向上述开口部与上述卡合部卡合的方向移动，来使上述开口部与上述卡合部卡合的工序；通过利用上述贯入口的内侧面覆盖上述扣接部以及上述突起部的侧面，来安装上述布线基板和上述第1电极板的工序；以及，利用导通部件将所安装的上述布线基板及上述第1电极板与具有电极的半导体元件相接合的工序。
本发明的一个方式的特征在于，包括下述工序：将形成为方形、具有设置在一个主面上的突起部、并且在该突起部的至少一个侧面具有多个开口部、设置在与设置了该开口部的上述突起部的侧面相对的侧面上的扣接部、以及设置在上述扣接部的侧面的开口部的第1电极板，和具有将上述突起部及上述扣接部贯入的贯入口、以及与上述贯入口的内周部的上述多个开口部分别卡合并且前端位于上述突起部及上述扣接部的外侧面的内侧的卡合部的布线基板，配置到上述开口部与上述卡合部能够卡合的位置的工序；利用上述贯入口的内侧面覆盖上述突起部的侧面、并且使上述多个开口部与上述多个卡合部分别对置的工序；通过使对置的设置在上述突起部上的多个开口部与上述多个卡合部，向上述突起部的开口部与上述卡合部卡合的方向移动，来使上述突起部的开口部分别与上述卡合部卡合的工序；通过利用上述贯入口的内表面覆盖上述扣接部以及上述突起部的侧面，并且使上述卡合部卡合到上述扣接部的开口部，来安装上述布线基板和上述第1电极板的工序；以及，利用导通部件将所安装的上述布线基板及上述第1电极板与具有电极的半导体元件相接合的工序。
根据本发明，即使在机械接合的情况下，也能减少制造工序，而不减小接合强度。
附图说明
图1是本发明的第1实施方式中的半导体封装的立体图。
图2是该半导体封装的结构的分解立体图。
图3是该半导体封装的结构的分解立体图。
图4是该半导体基板中所使用的第1电极板及布线基板的安装的一个例子的立体图。
图5是该半导体基板中所使用的第1电极板及布线基板的安装的一个例子的立体图。
图6是该半导体封装的结构的剖面图。
图7是本发明的第2实施方式中的半导体封装的立体图。
图8是该半导体封装的结构的分解立体图。
图9是该半导体封装的结构的分解立体图。
图10是该半导体基板中所使用的第1电极板及布线基板的安装的一个例子的立体图。
图11是该半导体基板中所使用的第1电极板及布线基板的安装的一个例子的立体图。
图12是该半导体封装的结构的剖面图。
图13是本发明的变形例子中的半导体封装的第1电极板及布线基板的安装的一个例子的立体图。
(符号说明)
1：半导体封装，10：半导体元件，11：第1主面，12：第2主面，13：发射极电极，14：栅极电极，15、16：阻焊膜，17：集电极电极，20：第1电极板，21：第1基板本体，22：突起部，22a：接合面，23：贯通孔，24：台座部，25：连通路，26：开口部，27：穴部，30：第2电极板，31：第2基板本体，32：连接面，33：阻焊膜，40：布线基板，41：绝缘基板，42：凸部，43：贯入口，44：突出部，45：卡合部，46：缺口部，47：外部连接端子，48：前端部，49：控制电极，B：导通部件(焊料部件)，F：布线
具体实施方式
下面，结合图1～3对本发明的第1实施方式中的半导体封装1进行说明。图1是本发明的第1实施方式中的半导体封装1的立体图，图2是该半导体封装1的结构的分解立体图，图3是该半导体封装1的结构的分解立体图。并且在图1～3中F表示布线。
如图1～3所示，通过将具有第1主面11和第2主面12的形成为方形板状的半导体元件10、设置在第1主面11上的第1电极板20、设置在第2主面上的第2电极板30、设置在半导体元件10及第1电极板20之间的布线基板40进行层叠来构成半导体封装1。
半导体元件10由方形板状的小片的半导体芯片、例如TGBT元件形成。另外，半导体元件10的外周缘被形成为比第1电极板20、第2电极板30以及布线基板40各自的外周缘更靠近内侧的形状。
半导体元件10的第1主面11，具有形成在从外周缘侧到中心侧周边的范围内的发射极电极13、和设置在发射极电极13的内侧(第1主面11的中心侧)的栅极电极14。在该发射极电极13的内周缘、且在栅极电极14的外周缘，印刷有阻焊膜15，该阻焊膜15被形成为可防止发射极电极13与栅极电极14之间的焊料流(短路)。另外，在发射极电极13的外周缘形成有阻焊膜16。另外，第2主面12形成有集电极电极17(参照图3)。
第1电极板20具有：第1基板本体12，其利用铜等导电性材料形成为方形板状；以及突起部22，其设置在该第1基板本体21的一个面21a上，并且具有接合到发射极电极13的接合面22a。
突起部22具有：大致在中央位置的基本为方形的贯通孔23、作为该贯通孔的内周部且设置在另一个面21b侧的台座部24、设置在突起部22上并且从贯通孔23到突起部22的外侧面形成的连通路25、以及设置在该突起部22的侧面的多个开口部26。另外，利用贯通孔23及连通路25，突起部22的接合到发射极电极13的接合面22a形成为凹部形状。另外，台座部24设置在贯通孔23的与设置了连通路25的内面对置的内面上。
开口部26，例如，作为第1基板本体21，例如利用模具的按压加工等通过从第1基板本体21的另一面21b侧形成圆筒状穴部27而形成。另外，该穴部27形成为不贯通突起部22，并且穴部27的中心设置为位于突起部22的侧面。此外，开口部26例如分别在突起部22的设置了连通路25的外侧面及通过贯通孔23而对置的外侧面上设置有多个(本实施例中分别设置2个)。
第2电极板30由利用铜等导电性材料形成为方形板状的第2基板本体31形成。该第2基板本体31具有：连接面32，其与第2主面12对置，并且连接到集电极电极17；阻焊膜33，其印刷在该连接面32的外周侧，并且形成为可以防止焊料流(短路)的方式。
布线基板40由利用玻璃环氧树脂或聚酰亚胺树脂等形成为大致方形板状的绝缘基板41形成。绝缘基板41具有：设置在该绝缘基板41的外周的一部分的凸部42、将突起部22贯入的贯入口43、以和凸部42连接的方式从贯入口43的内周面突出设置的突出部44、设置在贯入口43的内周面并且与开口部26对应的位置上的多个卡合部45。
此外，绝缘基板41在除了设置有凸部42的外周部以外的、与贯入口43的具有卡合部45的内周面对应的外周具有缺口部46。
凸部42在凸部42的半导体元件10一侧具有外部连接端子47。
突出部44在前端侧具有圆形的前端部48，该前端部48形成为在使第1电极板20和布线基板40卡合时位于设置在突起部22上的贯通孔23内的形状。此外，在前端部48的与半导体元件10对置的面上，设置有利用焊料等导通部件(以下称为“焊料部件”)B与栅极电极14电连接的控制电极49。另外，该控制电极49利用例如通过印刷而形成在绝缘基板41上的布线F与外部连接端子47连接。
卡合部45呈半圆形，形成为可弹性形变，并且形成为可利用卡合部45的弹性形变卡合到开口部26。另外，卡合部45的至少前端形成为比突起部22的外侧面更靠近内侧的形状。
再有，例如通过按压加工利用一个金属模具(冲压模具)将第1电极板20、第2电极板30以及布线基板40的绝缘基板41进行成型。
接下来，结合图4～6对这种半导体封装1的制造工序进行说明。
这里，图4表示该半导体封装1所使用的第1电极板20及布线基板40的安装的一个例子的立体图，图5表示该半导体封装1所使用的第1电极板20及布线基板40的安装的一个例子的立体图，图6表示该半导体封装1的结构的剖面图。
首先，如图4、5所示，进行第1电极板20和布线基板40的安装。使焊料部件B熔接到布线基板40的控制电极49上。另外，在这里，也可以不熔接焊料部件B，而是通过接着及配置来设置焊料部件B。此外，也可以不在现阶段设置焊料部件B，而是在后述的控制电极49和栅极电极14接合时设置。
接下来，以连通路25及贯通孔23与突出部44及前端部48分别位于对应位置的方式，配置第1电极板20和布线基板40的方向。在该状态下，例如，使设置有连通路25的侧(一方)的开口部26，与设置有突出部44的侧(一方)的卡合部45卡合。通过该卡合，如图4所示，另一方的卡合部45被叠载在未卡合的(另一方)的开口部26的上方(突起部22的接合面22a)上。
在这种状态下，按压另一方的卡合部45周边、或者以合卡合部45与第1基板本体21对置的方式使另一方的卡合部45的周边(布线基板40)弯曲。由此，另一方的卡合部45和卡合部45的周边发生弹性形变，另一方的卡合部45就分别卡合到对应的另一方的开口部26中。此外，也可以通过同时向全部卡合部45施加按压，使之发生弹性形变，使卡合部45卡合到开口部26中。
在向卡合部45周边施加按压时，布线基板40向基本平行于第1基板本体21的一个面21a并且靠近的方向上移动。但是，卡合部45的与第1基板本体21对置的面抵接到突起部22的接合面22a。因此，卡合部45呈被向接合面22a按压的状态，并且卡合部45因该按压(干涉)而弯曲。
在这种状态下，若进一步向靠近一方的面21a的方向按压布线基板40，则卡合部45以弯曲的状态在突起部22的侧面滑动。该滑动一直进行到卡合部45位于开口部26处为止，即，布线基板40一直滑动到布线基板40基本抵接到一方的面21a处为止。当布线基板40抵接到一方的面21a上时，由于卡各部45位于开口部26处，所以卡合部45由于进入开口部26的内部而卡合部45不再受干涉，卡合部45恢复形状。这样，卡合部45就卡合到开口部26中。
此外，当以卡合部45与第1基板本体21对置的方式使卡合部45的周边弯曲时，卡合部45不再受突起部22的干涉，卡合部45抵接到一方的面21a上。若在这种状态下解除卡合部45周边的弯曲，则卡合部45恢复到相对于一方的面21a基本平行的状态，并且恢复后的卡合部45由于进入开口部26而被卡合。
这样，当卡合部45与开口部26卡合时，卡合部45的外面被开口部26覆盖。因此，当第1电极板20与布线基板40向相分离的方向移动时，在各个卡合部45的外面与各个开口部26内面、以及突起部22的外侧面与贯入口43的内侧面的至少某一部位发生干涉。由于该干涉，例如，在相对于接合面22a水平的方向上利用各个侧面、在相对于接合面22a垂直的方向上利用卡合部45与开口部26分别卡合，从而布线基板40不会从第1电极板20脱离。
这样，在卡合了第1电极板20与布线基板40(安装)之后，如图6所示，在突起部22的接合面22a以及侧面上配置焊料部件B。该焊料部件B，例如，既可以是覆盖突起部22的接合面22a以及侧面的盘状的部件形状，也可以是膏(paste)状。
使配置了焊料部件B的突起部22及控制电极49分别与发射极电极13及栅极电极14对置，来使上述所安装的第1电极板20及布线基板40与半导体元件10相配置。通过一边施加规定的压力，一边熔接焊料部件B，使对置的第1电极板20及布线基板40和半导体元件10电接合。
然后，以集电极电极17与连接面32对置的方式配置半导体元件10和第2电极板30。在这种状态下，在阻焊膜33内配置焊料部件B，并且通过一边向半导体元件10及第2电极板30施加规定的压力，一边熔接焊料部件B进行电接合。
这样，利用焊料部件B将半导体元件10、第1电极板20、第2电极板30以及布线基板40进行电接合，以及利用卡合部45及开口部26进行机械接合，就形成如图6所示的半导体封装1。
根据这样形成的半导体封装1，通过在布线基板40上设置比其他构成部分的外侧突出的凸部42，并且在凸部42上设置利用布线F和控制电极49连接的外部连接端子47，不用使用引线键合，就能将控制电极49的布线引出到封装外。即，能够实现外形小型化并且可以将布线引出到外部的半导体封装1。
此外，通过使卡合部45卡合到开口部26，开口部26与卡合部45、以及贯入口43与突起部22的侧面分别干涉，即使使第1电极板20和布线基板40向第1电极板20及布线基板40分别分离的方向移动，也会在各个位置被卡住。由此，第1电极板20及布线基板40不会脱离，从而可以牢固地进行卡合(安装)。
再有，通过在布线基板40(绝缘基板41)上设置缺口部46，容易使设置有缺口部46的部位发生弹性形变。因此，在使卡合部45卡合到开口部26中时，通过最后卡合设置有缺口部46的一侧的卡合部45，卡合部45周边容易变形。因此，可以容易地安装第1电极板20以及布线基板40。
另外，第1电极板20及布线基板40的卡合由于不进行熔接，而是仅通过使卡合部45卡合到开口部26中即可，所以例如不需要进行熔接及接合等，容易进行安装。上述情况，例如，在通过熔接来安装第1电极板20及布线基板40时，需要首先在使第1电极板20与布线基板40位置配合等之后进行安装、之后进行熔接的至少两个工序。但是，对半导体封装1来说，安装时仅使卡合部45与开口部26卡合即可，即，仅通过安装的一个工序就能安装第1电极板20和布线基板40。因此，制造(安装)工序减少，半导体封装1的制造成本也随之降低。
另外，第1电极板20和布线基板40是可以分别利用台座部24及前端部48、突起部22及贯入口43等各个对应部件的形状进行引导、并在规定位置进行安装的结构，还可以防止安装错误及错位等。由此，突起部22的接合面22a及控制电极49可以利用焊料部件B等和半导体元件10的发射极电极13以及栅极电极14牢固地进行电连接。
如上所述，根据第一实施方式的半导体封装1，第1电极板20和布线基板40通过使突起部22贯入贯入口43并使卡合部45卡合到开口部26，彼此不会分离，并且能牢固地进行安装。再有，如上所述，仅通过使卡合部45和开口部26卡合就能安装卡合部45和开口部26，减少了制造(安装)工序的数量。另外，还可以减少半导体封装的制造成本。还有，通过采用半导体封装1的结构，还实现了小型化。
另外，前端部48由于由台座部24牢固地保持，并且利用焊料部件B固定在栅极电极14上，所以在规定位置上能够牢固地保持，从而提高可靠性。
接下来，结合图7～12，对本发明的第2实施方式的半导体封装1A进行说明。
图7是表示本发明的第2实施方式的半导体封装1A的立体图，图8是表示该半导体封装1A的结构的分解立体图，图9是表示该半导体封装1A的结构的分解立体图。这里，对图7～12中与图1～6中相同功能的部分标记相同符号，并省略了其详细说明。
半导体封装1A具有：半导体元件10、设置在第1主面11侧的第1电极板50、设置在第2主面12侧的第2电极板30、设置在半导体元件10和第1电极板50之间的布线基板60。
第1电极板50具有：第1基板本体51，其由铜等导电性材料形成为方形板状；以及突起部52，其设置在该第1基板本体51的一个面51a上，具有接合面52a。
突起部52具有：大致在中央位置的基本为方形的贯通孔23、在该贯通孔的内周部且设置在另一个面51b上的彼此相对的两个台座部53、设置在突起部52上并且从贯通孔23到突起部52的外侧面形成的并被台座部53和台座部53夹持的连通路25、设置在设置有该连通路25的突起部52的侧面的多个(图中为2个)开口部26、以及设置在突起部52的与连通路25对置的外侧面上的扣接部54。
扣接部54的高度形成得比突起部52低，扣接部54的从突起部52的侧面到端面的距离以扣接部54和突起部52的长度等于后述的贯入口62的对应的内面之间的长度的方式形成。
布线基板60具有：贯入口62，其设置在绝缘基板61上，并且以其内面的对置的内面之间与扣接部54及突起部52的对应的外面之间相等的方式形成；突出部63，其前端具有凸字形的前端部64；以及两个卡合部45，其在设置有突出部63的贯入口62的内侧面上，并且设置在开口部26的对应位置上。另外，前端部64具有控制电极49。
接下来，结合图10～12，对这样的半导体封装1A的制造方法进行说明。
这里，图10表示该半导体封装1A所使用的第1电极板50及布线基板60的安装的一个例子的立体图，图11是该半导体封装1A所使用的第1电极板50及布线基板60的安装的一个例子的立体图，图12是表示该半导体封装1A的结构的剖面图。
如图10所示，进行第1电极板50和布线基板60的组装(安装)。首先，以连通路25及贯通孔23、与突出部63及前端部64成为分别对应的位置的方式，配置第1电极板50和布线基板60的方向。然后，在这种状态下，使设置有突起部52的扣接部54的外侧面和贯入口62的对应的内侧面靠近，并且使布线基板60叠载到第1电极板50上。贯入口62由于在扣接部54方向的长度比突起部52长，所以卡合部45载置在第1基板本体51的一方的面51a上。
在这种状态下，使布线基板60向从设置有突起部52的扣接部54的外侧面分离的方向、即、向卡合部45与开口部26卡合的方向滑动。在该滑动时，布线基板60(绝缘基板61)会弯曲(弹性形变)扣接部54的厚度量。另外，贯入口62在滑动方向的长度形成为与突起部52和扣接部54的长度基本相同，在卡合部45与开口部26卡合时，贯入口62的内侧面离开扣接部54。因此，如图11所示，弯曲的布线基板60由于恢复力，布线基板60的下面抵接到第1电极板50的一方的面51a上。
在卡合部45与开口部26卡合、并且布线基板60的下面抵接到第1电极板50的上面时，卡合部45的外面由开口部26覆盖，并且突起部52的侧面及扣接部54的侧面由贯入口62的内周面覆盖。因此，在第1电极板50与布线基板60向分离的方向移动时，各个卡合部45与各个开口部26、以及突起部52的外侧面或扣接部54与贯入口62内周面的任意一个相互干涉。由于该干涉，在接合面52a的水平方向上利用各个侧面、在相对于接合面52a垂直的方向上利用卡合部45与开口部26分别卡合，布线基板60不会从第1电极板50脱离。
另外，与上述第1实施方式的半导体封装1相同地，对半导体元件10、第1电极板50、第2电极板30以及布线基板60，利用焊料部件B的接合、以及卡合部45与开口部26的卡合，如图12所示地形成半导体封装1A。
在这种半导体封装1A中，在第1电极板50上安装布线基板60，不需要特别地施加按压，通过滑动布线基板60，卡合部45与开口部26卡合，并且进一步利用弹性形变了的布线基板60的恢复力，就自动地进行了安装。因此，能够容易地安装第1电极板50和布线基板60。
另外，由于在正交于滑动方向的方向上设置了多个台座部53，所以即使在滑动了布线基板60的情况下，突出部63的前端部64也被可靠地叠载在台座部53上。即，若在布线基板60的滑动方向上设置台座部，则在滑动前，前端部64未叠载在台座部上，可能由于自重而向下弯。若在这种状态下滑动布线基板60，则前端部64的前端面可能与台座部的侧面抵接。
在这种状态下，通过使布线基板60进一步滑动，突出部63上会受到滑动方向的负荷，突出部63发生弹性形变或塑性形变，并且控制电极49有可能不位于规定位置。在安装半导体封装1A时，该控制电极49的错位将成为造成接合不良及接触不良等的原因。因此，通过在垂至于滑动方向的方向上设置多个台座部53，半导体封装1A能够可靠地始终保持和引导前端部64，从而能够防止接合不良。
如上所述，根据第2实施方式的半导体封装1A，具有与半导体封装1相同的效果，另外，仅通过滑动布线基板60，就能更容易地安装第1电极板50和布线基板60，从而能够减少制造(安装)工序以及制造成本。
接下来，结合图13对本发明的变形例的半导体封装1B进行说明。
图13是表示本发明的变形例的半导体封装1B的第1电极板50A与布线基板60A的安装的一个例子的立体图。另外，在图13中对与图1～12相同功能的部分标记了相同的符号，并且省略了其详细说明。
半导体封装1B具有：半导体元件10、设置在第1主面11侧的第1电极板50A、设置在第2主面12侧的第2电极板30、和设置在半导体元件10与第1电极板50A之间的布线基板60A。
扣接部54在由贯入口62覆盖的侧面上至少具有一个开口部55。另外，贯入口62具有卡合到开口部55的卡合部65。
接下来，利用图13对这种半导体封装1B的制造方法进行说明。
如图13所示，首先，与上述半导体封装1A相同地，使布线基板60A的贯入口62的内侧面向离开突起部52的设置有扣接部54的外侧面的方向、即向卡合部45与开口部26卡合的方向滑动，使卡合部45与开口部26卡合。
在该滑动时，卡合部65的下面抵接到扣接部54的上面，并且布线基板60A(绝缘基板61)弯曲(弹性形变)扣接部54的厚度量。
在这种状态下，按压卡合部65的周边的布线基板60A，使卡合部65发生弹性形变、或者以卡合部65与第1基板本体51对置的方式使卡合部65的周边弯曲。即，通过使卡合部65或卡合部65的周边发生弹性形变，使卡合部65卡合到开口部55中。
另外，贯入口62在滑动方向的长度形成为与突起部52和扣接部54的长度基本相同，在卡合部45、65与开口部26、55卡合时，扣接部54的侧面与贯入口62的内侧面抵接。另外，布线基板60A的下面抵接到第1电极板50A的一个面51a上。
当卡合部45、65与开口部26、55卡合、并且布线基板60A的下面抵接到第1电极板50A上面时，卡合部45、65的外面分别由开口部26、55覆盖，并且突起部52的侧面及扣接部54的侧面由贯入口62的内周面覆盖。因此，在第1电极板50与布线基板60向分离的方向移动时，在各个卡合部45、65与各个开口部26、55、以及突起部52的外侧面或扣接部54与贯入口62的内侧面的任意一处将相互干涉。由于该干涉，在接合面52a的水平方向上利用各个侧面、在相对于接合面52a垂直的方向上利用卡合部45、65与开口部26、55分别卡合，布线基板60A不会脱离第1电极板50A。
另外，与上述第1实施方式的半导体封装1相同地，对半导体元件10、第1电极板50、第2电极板30以及布线基板60，利用焊料部件B的接合以及卡合部45与开口部26的卡合，如图12所示，形成半导体封装1A。
在这种半导体封装1B中，在第1电极板50A上安装布线基板60A，通过滑动布线基板60A，卡合部45与开口部26卡合，进一步利用弹性形变了的卡合部65或卡合部65的周边安装到开口部55中。因此，能够容易地安装第1电极板50A和布线基板60A，并且由于能够使卡合部45、65与开口部26、55这对置的两个部位卡合，所以第1电极板50A和布线基板60A不会分离。
另外，由于利用贯入口62的内侧面覆盖突起部52及扣接部54的侧面，并且进一步在卡合部45、65及开口部26、55处卡合，所以，在第1电极板50A和布线基板60A各个方向上干涉。因此，可以牢固地安装第1电极板50A和布线基板60A。
如上所述，根据变形例中的半导体封装1B，具有与半导体封装1、半导体封装1A基本相同的效果，此外，通过设为第1电极板50A与布线基板60A在各个方向上可靠地干涉的结构，能够牢固地安装第1电极板50A与布线基板60A。
下面，对上述发明方式以外的变形例进行说明。在上述例子中，例如，在半导体封装1、1A中，第1电极板20、50以及第2电极板30的材质为铜材，但是只要是导电性材料即可，例如也能应用铝、钼、铜钼合金以及铜钨合金等。另外，也可以设为利用与第1电极板20、50以及第2电极板30的材质不同的各种材料的包层或镀金，而在必要的部位具有导电性的结构。
另外，焊料部件B可以是Sn-Pb共晶焊料、无铅焊料、和高Pb高温焊料等任何焊料部件。另外也可以在第2电极板30与绝缘基板40、60之间，在比半导体元件10的外周边更外侧设置间隔件，通过设置间隔件，可以将第2电极板30与绝缘基板40、60之间的距离保持恒定，并且能防止由外力引起的半导体元件10的破损。
另外，在突起部22、52上设置贯通孔23，并在贯通孔23的内面且在第1电极板20、50的另一面21b、51b侧设置了一个或多个台座部24、53，但是也可以不设置台座部24、53。再有，也可以不设置贯通孔23。即，也可以应用在突起部22、52上设置可以配置突出部44、63以及前端部48、64的连通路及凹坑。另外，也可以适当设定突出部44、63的长度及各种电极13、14的位置(配置)等。
此外，上述半导体封装1、1A的开口部26以及卡合部45，设为对突起部22、52的各个侧面设置了两个，但是此设置并不限定于两个。另外，开口部26及卡合部45的形状即使不是半圆状亦可，只要可以卡合就能应用。
还有，在上述的半导体封装1中，在突起部22的经由贯通孔23而相对的外侧面上设置了开口部26，但是也既可以设置在其他侧面上，还可以以设置在其他侧面上的方式形成。同样，在半导体封装1A中，也是既可以在突起部52的其他外侧面上设置开口部26，也可以以设置在其他侧面的方式形成。另外，此时，设在与各个开口部26对应的贯入口43、62的内面上设置卡合部45。
此外，本发明并不仅限于上述实施方式，在实施阶段，可以在不脱离其主旨的范围内对构成要素进行变形并具体化。另外，利用上述实施方式所公开的多个构成要素的适当组合，能够形成各种发明。例如，也可以从实施方式所展示的全部构成要素中削减几个构成要素。另外，还可以对跨越不同实施方式的构成要素进行适当组合。

Claims (8)

1.一种半导体封装，其特征在于，具有：
半导体元件，其形成为板状，具有设置在第1主面的中心部的栅极电极、设置在第1主面的上述栅极电极周围的发射极电极、以及设置在第2主面上的集电极电极；
第1电极板，其形成为板状，具有设置在与上述第1主面对置的一个面上并且和上述发射极电极的至少一部分抵接的突起部、设置在该突起部的中心的贯通孔、设置在该贯通孔的内周部的一部分上且在另一面侧的台座部、设置在上述突起部且从上述贯通孔到上述突起部的外侧面形成的连通路、以及设置在上述突起部的外侧面的多个开口部；
布线基板，其层叠在上述半导体元件与上述第1电极板之间并且形成为可夹持的板状，具有将上述突起部贯入的贯入口、突出部、设置在该突出部的前端并且电连接到上述栅极电极的控制电极、以及设置在上述贯入口内周部的多个卡合部，上述突出部的基端设置在上述贯入口的内周面，前端位于上述贯通孔内部并且被保持在上述台座上，并通过上述连通路延出，上述多个卡合部分别卡合到上述多个开口部，其前端位于上述突起部的外侧面的内侧；以及
第2电极，其形成为板状，设置在上述第2主面上，并且与上述集电极电极电连接。
2.根据权利要求1所述的半导体封装，其特征在于，
上述多个开口部，这些开口部的至少一部分设置在夹持上述突起部而相对的上述外侧面上。
3.一种半导体封装，其特征在于，具有：
半导体元件，其形成为板状，具有设置在第1主面的中心部的栅极电极、设置在第1主面的上述栅极电极周围的发射极电极、以及设置在第2主面上的集电极电极；
第1电极板，其形成为板状，具有在与上述第1主面对置的对置面上和上述发射极电极的至少一部分抵接的突起部、设置在该突起部的中心的贯通孔、设置在该贯通孔的内周面的一部分上且在与上述对置面相对的面侧的台座部、设置在上述突起部且从上述贯通孔到上述突起部的外侧面形成的连通路、设置在上述突起部的外侧面且在上述突起部的外侧面部分开口的至少一个开口部、以及设置在上述突起部的外侧面且在上述对置面上并突出的扣接部；
布线基板，其层叠在上述半导体元件与上述第1电极板之间并且形成为可夹持的板状，具有将上述突起部和上述扣接部贯入的贯入口、突出部、设置在该突出部的前端并且电连接到上述栅极电极的控制电极、以及设置在上述贯入口内周面并卡合到上述开口部且前端位于上述突起部的外侧面的内侧的卡合部，上述突出部的基端设置在贯入口的内周面的一部分上，前端位于上述贯通孔内部并且被保持在上述台座部上，并通过上述连通路延出；以及
第2电极，其形成为板状，设置在上述第2主面上，与上述集电极电极电连接。
4.根据权利要求3所述的半导体封装，其特征在于，
上述开口部设置在与设置有上述扣接部的上述突起部的外侧面夹持上述突起部而对置的上述外侧面上。
5.根据权利要求3所述的半导体封装，其特征在于，
上述第1电极板还具有设置在上述扣接部的侧面的开口部；
上述布线基板在上述贯入口的内侧面还具有卡合到设置在上述扣接部上的开口部的卡合部。
6.一种半导体封装的制造方法，其特征在于，包括以下工序：
将形成为方形、具有设置在一方主面上的突起部、并且在该突起部的侧面具有多个开口部的第1电极板，和具有将上述突起部贯入的贯入口、以及设置在该贯入口的内侧面与上述多个开口部卡合且前端位于上述突起部的外侧面的内侧的多个卡合部的布线基板，配置到上述多个开口部与上述多个卡合部能够卡合的位置的工序；
通过使上述布线基板的上述多个卡合部分别卡合到上述第1电极板的上述多个开口部，来安装上述布线基板与上述第1电极板的工序；以及
利用导通部件将所安装的上述布线基板及上述第1电极板与具有电极的半导体元件相接合的工序。
7.一种半导体封装的制造方法，其特征在于，包括以下工序：
将形成为方形、具有设置在一个主面上的突起部、并且在该突起部的至少一个侧面具有多个开口部、以及具有设置在与设置了该多个开口部的上述突起部的侧面相对的侧面上的扣接部的第1电极板，和具有将上述突起部及上述扣接部贯入的贯入口、以及与上述贯入口的内侧面的上述多个开口部卡合且前端位于上述突起部的外侧面的内侧的多个卡合部的布线基板，配置到上述多个开口部与上述多个卡合部能够卡合的位置的工序；
利用上述贯入口的内侧面覆盖上述突起部的侧面、并且使上述多个开口部与上述多个卡合部分别对置的工序；
通过使对置的上述开口部与上述卡合部向上述开口部与上述卡合部卡合的方向移动，来使上述多个开口部与上述多个卡合部卡合的工序；
通过利用上述贯入口的内侧面覆盖上述扣接部以及上述突起部的侧面，来安装上述布线基板和上述第1电极板的工序；以及
利用导通部件将所安装的上述布线基板及上述第1电极板与具有电极的半导体元件相接合的工序。
8.一种半导体封装的制造方法，其特征在于，包括以下工序：
将形成为方形、具有设置在一个主面上的突起部、并且具有设置在该突起部的至少一个侧面的多个第1开口部、设置在与设置了上述多个第1开口部的上述突起部的侧面相对的侧面上的扣接部、以及设置在上述扣接部的侧面的至少一个第2开口部的第1电极板，和具有将上述突起部及上述扣接部贯入的贯入口、与上述贯入口的内侧面的上述多个第1开口部分别卡合并且前端位于上述突起部的外侧面的内侧的多个第1卡合部、以及与上述贯入口的内侧面的上述第2开口部卡合并且其前端位于上述扣接部的外侧面的内侧的第2卡合部的布线基板，配置到上述多个第1开口部与上述多个第1卡合部、以及上述第2开口部与上述第2卡合部分别能够卡合的位置的工序；
利用上述贯入口的内侧面覆盖上述突起部的侧面、并且使上述多个第1开口部与上述多个第1卡合部分别对置的工序；
通过使对置的设置在上述突起部的上述多个第1开口部与上述多个第1卡合部，向上述突起部的上述多个第1开口部与上述多个第1卡合部卡合的方向移动，来使上述突起部的上述多个第1开口部与上述多个第1卡合部分别卡合的工序；
通过利用上述贯入口的内表面覆盖上述扣接部以及上述突起部的侧面，并且使上述第2卡合部卡合到上述扣接部的上述第2开口部，来安装上述布线基板和上述第1电极板的工序；以及
利用导通部件将所安装的上述布线基板及上述第1电极板与具有电极的半导体元件相接合的工序。
CN2008101617696A 2007-09-26 2008-09-26 半导体封装及半导体封装的制造方法 Expired - Fee Related CN101399243B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007250134A JP4901669B2 (ja) 2007-09-26 2007-09-26 半導体パッケージ及び半導体パッケージの製造方法
JP2007250134 2007-09-26
JP2007-250134 2007-09-26

Publications (2)

Publication Number Publication Date
CN101399243A CN101399243A (zh) 2009-04-01
CN101399243B true CN101399243B (zh) 2012-02-15

Family

ID=40470746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101617696A Expired - Fee Related CN101399243B (zh) 2007-09-26 2008-09-26 半导体封装及半导体封装的制造方法

Country Status (3)

Country Link
US (1) US7750448B2 (zh)
JP (1) JP4901669B2 (zh)
CN (1) CN101399243B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017163638A1 (ja) * 2016-03-22 2018-06-14 富士電機株式会社 ケース、半導体装置、および、ケースの製造方法
JP6697944B2 (ja) * 2016-04-27 2020-05-27 三菱電機株式会社 電力用半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164485A (ja) * 2000-11-28 2002-06-07 Toyota Industries Corp 半導体モジュール
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US20060164813A1 (en) * 2004-11-30 2006-07-27 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
JP2007059860A (ja) * 2004-11-30 2007-03-08 Toshiba Corp 半導体パッケージ及び半導体モジュール
JP2007305911A (ja) * 2006-05-15 2007-11-22 Toshiba Corp 半導体パッケージ及び半導体モジュール

Also Published As

Publication number Publication date
US7750448B2 (en) 2010-07-06
JP2009081308A (ja) 2009-04-16
JP4901669B2 (ja) 2012-03-21
US20090079046A1 (en) 2009-03-26
CN101399243A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
US9887142B2 (en) Power semiconductor device
CN101714545B (zh) 半导体装置
CN101356633B (zh) 半导体裸片的封装方法以及通过该方法形成的裸片封装
CN102456652B (zh) 功率半导体装置
CN103370788B (zh) 半导体装置及其制造方法
TW538661B (en) Method for making a hybrid integated circuit device
EP1986234A3 (en) Power semiconductor module for inverter circuit system
JP5665729B2 (ja) 電力用半導体装置
CN103608917A (zh) 超薄功率晶体管和具有定制占位面积的同步降压变换器
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US20130221504A1 (en) Semiconductor module and method of manufacturing a semiconductor module
CN1307699C (zh) 基于压接互连技术的电力电子集成模块的制备方法
US7071543B2 (en) Semiconductor device and manufacturing method thereof
JP5935374B2 (ja) 半導体モジュールの製造方法
CN112018049A (zh) 一种芯片封装结构及一种电子设备
CN101399243B (zh) 半导体封装及半导体封装的制造方法
CN103985675A (zh) 半导体装置
CN1316606C (zh) 半导体器件
JP2008294219A (ja) 半導体装置及びその製造方法
CN100376028C (zh) 电子组件
CN108010891B (zh) 功率半导体模块
CN114899182A (zh) 微型led器件的封装结构及方法以及显示装置
JP5198173B2 (ja) バスバーを備える端子の実装構造
JP2013115167A (ja) 半導体装置
JP5822468B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120215

Termination date: 20160926

CF01 Termination of patent right due to non-payment of annual fee