JPWO2017163638A1 - ケース、半導体装置、および、ケースの製造方法 - Google Patents

ケース、半導体装置、および、ケースの製造方法 Download PDF

Info

Publication number
JPWO2017163638A1
JPWO2017163638A1 JP2018507107A JP2018507107A JPWO2017163638A1 JP WO2017163638 A1 JPWO2017163638 A1 JP WO2017163638A1 JP 2018507107 A JP2018507107 A JP 2018507107A JP 2018507107 A JP2018507107 A JP 2018507107A JP WO2017163638 A1 JPWO2017163638 A1 JP WO2017163638A1
Authority
JP
Japan
Prior art keywords
case
protrusion
case according
accommodation space
crushed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018507107A
Other languages
English (en)
Inventor
力宏 丸山
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017163638A1 publication Critical patent/JPWO2017163638A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Abstract

接着剤によってケース本体と蓋体とを固定する場合には、接着剤を塗布してケース本体および蓋体を貼り合わせ、接着剤を加熱等により硬化させるといった工程が必要となり、装置の製造に手間が掛かってしまう。また、係合爪によってケース本体と蓋体とを固定する場合には、係合爪という微細な形状を形成する分、やはり装置の製造に手間が掛かってしまう。第１部材と、第１部材と係合して内部に収容空間を形成する第２部材とを備え、第１部材は、第１部材側から第２部材側へと延伸し、第１部材とは反対側から端部が潰されて第２部材を第１部材に固定する突起部を有するケースと、このケースを備える半導体装置を提供する。

Description

本発明は、ケース、半導体装置、および、ケースの製造方法に関する。
複数のパワー半導体素子が樹脂製のケースに収容された装置が知られている。このケースは開口部を有して半導体素子を収容する箱状のケース本体と、開口部を覆う蓋体とを備えている。これらのケース本体および蓋体は、接着剤、係合爪、またはボルトによって互いに固定されている（例えば、特許文献１、２参照）。
［特許文献１］ 特開平４−３４２１５８号公報
［特許文献２］ 特開２００７−３６８９６号公報
［特許文献３］ 特開２００９−１３０１６９号公報
 解決しようとする課題
しかしながら、接着剤によってケース本体と蓋体とを固定する場合には、接着剤を塗布してケース本体および蓋体を貼り合わせ、接着剤を加熱等により硬化させるといった工程が必要となり、装置の製造に手間が掛かってしまう。また、係合爪によってケース本体と蓋体とを固定する場合には、係合爪という微細な形状を形成する分、やはり装置の製造に手間が掛かってしまう。
一般的開示
（項目１）
本発明の第１の態様においては、ケースを提供する。ケースは、第１部材を備えてよい。ケースは、第１部材と係合して内部に収容空間を形成する第２部材を備えてよい。第１部材は、第１部材側から第２部材側へと延伸し、第１部材とは反対側から端部が潰されて第２部材を第１部材に固定する突起部を有してよい。
（項目２）
第１部材は収容空間の開口部を有するケース本体であってよい。第２部材は開口部を覆う蓋体であってよい。
（項目３）
突起部は、第２部材の外縁部の少なくとも一部に対応して設けられてよい。
（項目４）
第２部材は、第２部材の外縁部における辺に、突起部を通すための切欠き部を有してよい。
（項目５）
第２部材は、第２部材の外縁部における角部分に、突起部を通すための切欠き部を有してよい。
（項目６）
切欠き部は、第１部材とは反対側から見た場合の形状が、多角形状および部分円状のいずれかであってよい。
（項目７）
突起部は、第２部材の外周全体を囲ってよい。
（項目８）
第２部材は、突起部を通す貫通孔を有してよい。
（項目９）
貫通孔は、第１部材とは反対側から見た場合の形状が、多角形状および円状のいずれかであってよい。
（項目１０）
第２部材は、第１部材とは反対側における突起部に隣接する位置の少なくとも一部に、突起部における第１部材とは反対側から潰された端部によって係止される係止面を有してよい。
（項目１１）
第２部材は、第１部材とは反対側において、突起部に隣接する位置の複数の部分に係止面を有してよい。
（項目１２）
第２部材は、突起部に隣接する位置の少なくとも一部に、突起部における第１部材とは反対側から潰された端部を収容するクリアランス部を有してよい。
（項目１３）
突起部における第１部材とは反対側から潰された端部は、第２部材における第１部材とは反対側の部分のうち、突起部に隣接する位置の部分と面一に形成されてよい。
（項目１４）
第１部材は、収容空間の開口部に設けられて第２部材を収容する枠部を有するケース本体であってよい。第２部材は、枠部に嵌め込まれて収容空間を覆う蓋体であってよい。突起部は、枠部の内面に沿って延伸してよい。
（項目１５）
突起部は、熱可塑性樹脂で形成されてよい。
（項目１６）
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、第１の態様のケースを備えてよい。半導体装置は、ケースの収容空間に収容された基板を備えてよい。半導体装置は、基板に搭載された半導体素子を備えてよい。
（項目１７）
半導体装置は、容空間内において基板の上側を封止するゲル材をさらに備えてよい。
（項目１８）
本発明の第２の態様においては、ケースの製造方法を提供する。ケースの製造方法は、第１部材、および第１部材と係合して内部に収容空間を形成する第２部材を製造する段階を備えてよい。ケースの製造方法は、第１部材および第２部材を嵌め合わせる段階を備えてよい。ケースの製造方法は、第１部材に設けられて第１部材側から第２部材側へと延伸する突起部の、第２部材における第１部材とは反対側の面に突出する端部を潰して、第２部材を第１部材に固定する段階を備えてよい。
（項目１９）
第２部材を第１部材に固定する段階は、端部を超音波加振および加熱の少なくとも一方により潰してよい。
（項目２０）
第１部材および第２部材を製造する段階は、潰す前における端部に先細りの頂部を形成してよい。
なお、上記の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係るケースの斜視図である。 本実施形態に係るケースの分解斜視図である。 本実施形態に係る半導体装置においてケース内に基板および半導体素子が収容された状態を示す断面図である。 第１部材および第２部材の固定を説明するための図である。 本実施形態に係る半導体装置を示す回路図である。 本実施形態に係るケースの製造方法を説明するフローチャートである。 変形例（１）における突起部の側面図である。 変形例（２）における切欠き部を示す図である。 変形例（３）における切欠き部を示す図である。 変形例（４）における切欠き部を示す図である。 変形例（５）における切欠き部および突起部を示す図である。 変形例（６）における第２部材を示す図である。 変形例（７）に係る半導体装置においてケース内に基板および半導体素子が収容された状態を示す断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本実施形態に係るケースは、互いに係合して内部に収容空間を形成する第１部材および第２部材を備える。第１部材は第２部材側へと延伸する突起部を有し、この突起部は、第１部材とは反対側から端部が潰されて第２部材を第１部材に固定する。これにより、突起部の端部を潰すだけで第１部材および第２部材の固定が可能となっている。
［１．ケース］
図１は、本実施形態に係るケース２の斜視図である。また、図２は、本実施形態に係るケース２の分解斜視図である。なお、図２では、後述の半導体素子６等の図示を省略している。
ケース２は、第１部材３と、第１部材３と係合して内部に収容空間１００を形成する第２部材４とを備える。例えば、ケース２は、これらの第１部材３および第２部材４によって、内部に収容空間１００を有する箱状または枠状に形成されてよく、一例として扁平な直方体状に形成されてよい。また、ケース２は、全体として樹脂により形成されてよい。樹脂としては、例えばポリブチレンテレフタラート（ＰＢＴ）、ポリブチルアクリレート（ＰＢＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリアミド（ＰＡ）およびアクリロニトリルブタジエンスチレン（ＡＢＳ）等から選ばれる一の樹脂を用いることができる。この樹脂には、強度および／または機能性を向上させるためのフィラー（例えばガラスフィラー）が含まれてもよい。
［１−１．第１部材］
第１部材３は、収容空間１００の開口部３０を有するケース本体であってよい。開口部３０は、第１部材３によって形成される収容空間１００のうち、第２部材４側で開口する部分である。一例として、第１部材３は、ケース２の下部に位置する枠または箱であってよい。
例えば、第１部材３は、開口部３０を形成する環状の周壁部３０２を有してよい。周壁部３０２は、第１側部３２１、第２側部３２２、第３側部３２３および第４側部３２４を有しており、このうち第１側部３２１と第２側部３２２とが互いに対向し、好ましくは平行となっている。また、第３側部３２３と第４側部３２４とが互いに対向し、好ましくは平行となっている。本実施の形態においては、第１側部３２１および第２側部３２２は、第３側部３２３および第４側部３２４よりも短くなっている。これらの第１側部３２１〜第４側部３２４には、後述の半導体素子６等に電気的に接続される端子１１が埋め込まれてよい。
また、好ましくは、第１部材３は、収容空間１００の開口部３０に設けられて第２部材４を収容する枠部３１を有してよい。例えば、周壁部３０２の内周部には、内側に第２部材４が嵌め込まれるよう、第２部材４の外形と対応する形状の枠部３１が形成されてよい。
以上の第１部材３は、第１部材３側から第２部材４側へと延伸する突起部３５０を有している。ここで、第１部材３側から第２部材４側へと延伸するとは、収容空間１００の深さ方向または周壁部３０２の高さ方向などと平行または略平行に延伸することであってよい。一例として、突起部３５０は、枠部３１の内面に沿って延伸してよい。より具体的には、突起部３５０は、枠部３１の内面から離間した状態で延伸してもよいし、枠部３１の内面に接した状態または一体化した状態で延伸してもよい。
この突起部３５０は、第２部材４の外縁部の少なくとも一部に対応して１または複数設けられてよく、例えば、枠部３１内の各位置のうち、互いに対向する対向位置に２つが設けられてよい。一例として、突起部３５０は、第１側部３２１および第２側部３２２のそれぞれに１つずつ設けられている。より具体的には、第１側部３２１および第２側部３２２の中途部には、第２部材４を載置するための座ぐり部３１０がそれぞれ枠部３１の内周部の下部分に形成され、この座ぐり部３１０の上面に突起部３５０が設けられてよい。但し、突起部３５０は、周壁部３０２の上面に設けられてもよいし、収容空間１００の底面（例えば後述の放熱板１０の上面）に設けられてもよいし、周壁部３０２の内周面（例えば枠部３１の内周面）から内側に突出して設けられてもよい。
このような突起部３５０は、第１部材３および第２部材４が収容空間１００を形成した状態において、第２部材４における後述の切欠き部４０または貫通孔４００を介し、第１部材３とは反対側（図中の上側。一例として上面側とも称する）に端部３５１が露出している。また、突起部３５０は、上面側から端部３５１が潰されており、これにより第２部材４を第１部材３に固定している。なお、第１部材３および第２部材４の固定については、図４を用いて詳細を後述する。
このような突起部３５０は、例えばポリブチレンテレフタラート（ＰＢＴ）、ポリブチルアクリレート（ＰＢＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリアミド（ＰＡ）およびアクリロニトリルブタジエンスチレン（ＡＢＳ）等から選ばれる一の熱可塑性樹脂で形成されてよい。この樹脂には、強度および／または機能性を向上させるためのフィラー（例えばガラスフィラー）が含まれてもよい。好ましくは、突起部３５０は、第１部材３と同一の樹脂材料によって一体的に形成される。但し、突起部３５０は半田などの金属で形成されてもよい。
［１−２．第２部材］
第２部材４は、収容空間１００の開口部３０を覆う蓋体であってよく、好ましくは、第１部材３の枠部３１に嵌め込まれて収容空間１００を覆う。例えば、第２部材４は、矩形板状に形成される。
この第２部材４は、外縁部における辺（へん）に、突起部３５０を通すための切欠き部４０を有してよい。これにより、例えば切欠き部４０に突起部３５０を通すよう第１部材３および第２部材４を対向させることで、第１部材３および第２部材４が嵌め合わされてよい。切欠き部４０は、上面側から見た場合の形状、つまり上面視が多角形状であってよく、一例として方形状となっている。
以上の切欠き部４０は、第１部材３と第２部材４とを固定すべく、突起部３５０と係合するようになっている。第１部材３および第２部材４の固定については、図４を用いて詳細を後述する。
［２．半導体装置］
以上のケース２の収容空間１００には、１または複数の基板５と、１または複数の基板５に搭載された１または複数の半導体素子６とが収容されてよい。これにより、ケース２、基板５および半導体素子６を備える半導体装置１が形成される。半導体装置１は、一例として、ＩＧＢＴまたは縦型ＭＯＳＦＥＴ等のトランジスタやＦＷＤ等のダイオードの半導体素子６を内蔵したＩＧＢＴモジュールまたはパワーモジュール等であってよい。このようなＩＧＢＴモジュール等の一例として、モータを駆動するインバータ装置が挙げられる。
図３は、本実施形態に係る半導体装置１においてケース２内に基板５および半導体素子６が収容された状態を示す断面図である。この図に示すように、半導体装置１は、基板５および半導体素子６に加えて、放熱板１０と、端子１１と、ボンディングワイヤ１２等とを有してよい。
基板５は、絶縁基板５２０と、絶縁基板５２０の上面及び下面にそれぞれ形成された導電層５２１および伝熱層５２２とを有してよい。絶縁基板５２０は、導電層５２１と、下部の放熱板１０とを電気的に絶縁する。例えば、絶縁基板５２０は、セラミック板である。導電層５２１は、銅箔などにより形成された回路を有しており、半田５３により上部の半導体素子６に電気的に接続されている。伝熱層５２２は、銅などの金属で形成されており、半田５３を介して放熱板１０に接合されている。
半導体素子６は、両面に電極を有してよく、例えば基板５側の面に形成された電極が導電層５２１に電気的に接続され、基板５とは反対面に形成された電極が後述のボンディングワイヤ１２を介して端子１１に接続されてよい。一例として、半導体装置１が３相出力のインバータ装置である場合には、各半導体素子６は、アームを構成するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ；Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）およびＦＷＤ（フリーホイーリングダイオード；Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）であってよい。この場合には、半導体素子６は、主電極としてのエミッタ電極を基板５の側に、主電極としてのコレクタ電極と、制御電極としてのゲート電極などを基板５とは反対側の面に有してよく、このうち制御電極が後述のボンディングワイヤ１２を介して端子１１に接続されてよい。なお、他の電極についての接続、および、半導体装置１の回路構成については、詳細を後述する。
放熱板１０は、基板５を介して半導体素子６を冷却する。例えば、放熱板１０は、銅板等の金属板であってよく、ケース２の内部底面を覆った状態で第１部材３における周壁部３０２の下面に接着されてよい。
端子１１は、半導体素子６の電極（例えばＩＧＢＴのゲート電極などの制御電極）をケース２の外部へ引き出す。例えば、端子１１は、屈曲されたＬ字状を有して中途部が周壁部３０２に埋め込まれてよい。そして、端子１１の一端が周壁部３０２の上端から上方に延伸し、他端が周壁部３０２の内周面から収容空間１００の内部に延伸してよい。このような端子１１としては、例えば導電材としての銅、銅合金（真鍮、リン青銅、Ｃ１９４銅合金等）、アルミニウム、銅−アルミニウムクラッド材に導電めっきをしたものを用いることができる。
ボンディングワイヤ１２は、半導体素子６の上面の制御電極（例えばゲート電極）と、端子１１とを電気的に接続する。なお、ボンディングワイヤ１２は、導電層５２１を介して制御電極と、端子１１とを電気的に接続してもよい。このようなボンディングワイヤ１２としては、例えばアルミニウム製のボンディングワイヤを用いることができる。
なお、基板５および半導体素子６などが収容された収容空間１００には、ボンディングワイヤ１２、端子１１および導電層５２１等を保護すべく、ゲル材１０１が充填されてよい。ゲル材１０１としてはシリコーンゲル等を用いることができる。
［３．第１部材および第２部材の固定］
図４は、第１部材３および第２部材４の固定を説明するための図である。より詳細には、図４（ａ）、図４（ｂ）は、第１部材３および第２部材４が固定されていない状態を示す図であり、図４（ａ）が上面図、図４（ｂ）が図４（ａ）のＡ−Ａ線断面図である。また、図４（ｃ）、図４（ｄ）は、第１部材３および第２部材４が固定された状態を示す図であり、図４（ｃ）が上面図、図４（ｄ）が図４（ｃ）のＢ−Ｂ線断面図である。
これらの図４（ａ）〜図４（ｄ）に示すように、第１部材３および第２部材４は、突起部３５０と切欠き部４０とが係合することで、互いに固定されている。例えば、図４（ａ）、図４（ｂ）に示すように、第１部材３は、第１部材３および第２部材４が互いに固定されていない状態において第１部材３側から第２部材４側へと延伸する突起部３５０を、座ぐり部３１０の上面に有してよい。
この突起部３５０は、柱状に形成されると共に、上面側に向かって端部３５１が先細りに形成されてよい。これにより、第１部材３および第２部材４を対向させて嵌め合わせるときに、突起部３５０を第２部材４の切欠き部４０に通す作業が容易化される。なお、突起部３５０の断面形状、より具体的には、突起部３５０の延伸方向と直交する面内での断面形状は、切欠き部４０の上面側から視た場合の形状に対して相似形であってもよいし、異なっていてもよい。一例として、本実施形態における突起部３５０は先細りの４角柱状となっており、断面形状が方形状となっている。
以上の突起部３５０は、図４（ｃ）、図４（ｄ）に示すように、第１部材３および第２部材４が互いに固定された状態では、上面側から端部３５１が潰されて押し広げられて、第２部材４の切欠き部４０と係合してよい。好ましくは、突起部３５０の端部３５１は、突起部３５０の延伸方向と交差する面内で放射状に押し広げられてよく、より好ましくは、当該面内の各方向のうち、開口部３０の内壁を除く方向に均等に押し広げられてよい。
一方、第２部材４は、第１部材３および第２部材４が互いに固定されていない状態において突起部３５０を通すための方形状の切欠き部４０を、外縁部における辺に有してよい。この切欠き部４０は、図４（ｃ）、図４（ｄ）に示すように、第１部材３および第２部材４が互いに固定された状態では、突起部３５０の潰された端部３５１と係合してよい。
また、第２部材４は、上面側における突起部３５０の隣接位置、別言すれば突起部３５０を通すための切欠き部４０の隣接位置の少なくとも一部、好ましくは複数の部分に係止面４２を有してよい。この係止面４２は、突起部３５０における潰された端部３５１によって係止される面であり、例えば、第２部材４が第１部材３から離れないように上面側から係止される。一例として、係止面４２は、第２部材が突起部３５０の側に向かって薄くなるように、傾斜して設けられている。但し、係止面４２は、第２部材４が突起部３５０の側に向かって薄くなるように、階段状に設けられてもよい。また、第２部材の上面そのものが、部分的に傾斜して形成されたり階段上に形成されたりすることなく、係止面４２として機能してもよい。
また、第２部材４は、突起部３５０の隣接位置の少なくとも一部にクリアランス部４１を有してよい。このクリアランス部４１は、図４（ｃ）、図４（ｄ）に示すように、第１部材３および第２部材４が互いに固定された状態において、突起部３５０の潰された端部３５１を収容する。例えば、クリアランス部４１は、突起部３５０の隣接位置における第２部材４の上面に切欠きを設けることで形成されてよく、一例として、第２部材４が突起部３５０の側に向かって薄くなるように上述の係止面４２を設けることにより形成される。これに加えて／代えて、クリアランス部４１は、突起部３５０の隣接位置における第２部材４の側端面に切欠きを設けることで形成されてよく、一例として、上述の切欠き部４０を設けることにより形成されてよい。
なお、クリアランス部４１により形成される空間の体積は、第１部材３および第２部材４が互いに固定されていない状態での突起部３５０において第２部材４の上面よりも第１部材３とは反対側（図４（ｂ）の上側）に突出した端部３５１の体積と同じであってよい。これにより、突起部３５０の潰された端部３５１は、第２部材４における上面側の部分のうち、突起部３５０の隣接位置の部分と面一に形成されてよい。但し、クリアランス部４１により形成される空間の体積は、端部３５１の体積よりも小さくてもよいし、大きくてもよい。
以上のケース２によれば、第１部材３の突起部３５０が第１部材３側から第２部材４側へと延伸し、上面側から端部３５１が潰されて第２部材４が第１部材３に互いに固定されるので、突起部３５０の端部３５１を潰すだけで固定を行うことができる。従って、接着剤または係合爪によって固定を行う場合と比較して、装置の製造を容易化し、製造のリードタイムを短縮することができる。また、突起部３５０の潰れた端部３５１を目視することで第１部材３および第２部材４が互いに固定されていることを確認することができるため、固定不良の検出を容易化することができる。
［４．回路構成］
図５は、本実施形態に係る半導体装置１を示す回路図である。この図に示すように、例えば半導体装置１は、３相出力のインバータ装置であり、スイッチングを行うアームとしての６つの半導体素子６を有している。
半導体素子６は、一例として温度センス用ダイオード６０およびＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ：逆導通ＩＧＢＴ）素子６１を有する。温度センス用ダイオード６０は、半導体素子６の基板の温度を検知するものである。この温度センス用ダイオード６０は、制御電極としてのアノード電極（Ａ）およびカソード電極（Ｋ）を基板５側に有しており、順方向電圧を測定することで基板の温度を測定できるようになっている。
ＲＣ−ＩＧＢＴ素子６１は、第２電極としてのエミッタ電極（Ｅ）と、制御電極としてのゲート電極（Ｇ）、センスエミッタ電極（Ｓ）、および、エミッタ電極（Ｅ）とを基板５とは反対側に、第１電極としてのコレクタ電極（Ｃ）を基板５側に有している。なお、エミッタ電極（Ｅ）は第２電極かつ制御電極として使用される。また、エミッタ電極（Ｅ）と、コレクタ電極（Ｃ）との間には、エミッタ電極（Ｅ）からコレクタ電極（Ｃ）に向かって電流を流すフリーホイールダイオード６２が接続されている。
これらの半導体素子６は、２つで対をなしてレグ６００を構成している。そして、各レグ６００における一方の半導体素子６（図中、上側の半導体素子６。上アームとも称する）のコレクタ電極（Ｃ）には、直流電源の正電極（Ｐ）が電気的に接続されている。また、他方の半導体素子（図中、下側の半導体素子６。下アームとも称する）のエミッタ電極（Ｅ）には、直流電源の負電極（Ｎ）が電気的に接続されている。例えば正電極（Ｐ）および負電極（Ｎ）はケース２の周壁部３０２を貫通して設けられてよい。
また、上アームの半導体素子６のエミッタ電極（Ｅ）と、下アームの半導体素子６のコレクタ電極（Ｃ）とが電気的に接続されている。この接続部には、外部出力端子６０１が電気的に接続されている。例えば、外部出力端子６０１は、ケース２の周壁部３０２を貫通して設けられてよい。
また、各半導体素子６の制御電極（例えばゲート電極（Ｇ）、センスエミッタ電極（Ｓ）、エミッタ電極（Ｅ）、アノード電極（Ａ）およびカソード電極（Ｋ））は、上述のボンディングワイヤ１２および端子１１を介してケース２の外部に引き出されている。
このような回路構成の半導体装置１においては、正電極および負電極の間に直流電力を印加しつつ各半導体素子６のゲート端子（Ｇ）に対して制御信号を入力すると、半導体素子６におけるＲＣ−ＩＧＢＴ素子６１のスイッチング動作が制御される。これにより、３つのレグ６００の外部出力端子６０１からＵ相、Ｖ相、Ｗ相の交流信号が出力される。なお、温度センス用ダイオード６０によって測定される温度が基準温度よりも高い場合には、エミッタ電流を減少させる等して発熱を減少させるよう制御を行ってもよい。
［５．ケースの製造方法］
続いて、ケース２の製造方法について説明する。図６は、本実施形態に係るケース２の製造方法を説明するフローチャートである。
この図に示すように、ケース２を製造するには、まず第１部材３および第２部材４を製造する（Ｓ１００）。例えば、第１部材３の突起部３５０を形成する場合には、突起部３５０の端部３５１に先細りの頂部を形成してよい。これにより、後述のＳ１０２において第１部材３および第２部材４を対向させて嵌め合わせるときに、突起部３５０を第２部材４の切欠き部４０に通す作業が容易化される。
ここで、製造された第１部材３の内部には、基板５および半導体素子６などが収容されてよい。また、第１部材３における周壁部３０２の下面には、放熱板１０が接着されてよい。さらに、第１部材３および放熱板１０で形成される凹部には、ゲル材１０１が充填されてよい。端子１１が埋め込まれた状態の第１部材３を製造する場合には、例えば、第１部材３を成型する金型内に端子１１を配置した後、樹脂を金型内に注入して固化させる、いわゆるインサート成型法を用いてよい。
次に、第１部材３および第２部材４を嵌め合わせる（Ｓ１０２）。例えば、第２部材４を第１部材３の枠部３１に嵌め合わせてよい。
これにより、第１部材３および第２部材４によって収容空間１００が形成されてよい。また、第１部材３の突起部３５０が第２部材４の切欠き部４０に通され、突起部３５０の端部３５１が第２部材４の係止面４２よりも第１部材３とは反対側に突出してよい。
次に、第１部材３の突起部３５０の端部３５１を潰して、第２部材４を第１部材３に固定する（Ｓ１０４）。例えば、超音波加振および加熱の少なくとも一方によって端部３５１を変形させて潰してよい。なお、このとき変形された端部３５１は第２部材４と一体化してもよいし、一体化しなくてもよい。
ここで、加熱により端部３５１を変形させる場合には、例えば熱カシメ装置を用いることができる。また、超音波加振により端部３５１を変形させる場合には、例えば超音波カシメ装置などを用いることができる。超音波カシメ装置は、ホーンと呼ばれる共振体から突起部３５０の端部３５１に振動を加えることで、端部３５１を溶融させて変形する。
端部３５１の変形に超音波加振を用いる場合には、加熱を用いる場合と比較して変形速度の制御が容易であるため、端部３５１を容易に所望の形状に変形させることができる。また、変形後の端部３５１の固化を早めることができるため、固化までの間に第１部材３に対する第２部材４の位置がずれてしまうのを防ぐことができる。また、製品の見栄えをよくすることができる。
以上のＳ１００〜Ｓ１０４によってケース２が製造される。ここで、ケース２の製造後には、第１部材３および第２部材４が互いに固定されていることを、ケース２の外側からの目視によって判断してよい。
例えば、上面視において突起部３５０が広がっていることが目視されることを条件として、第１部材３および第２部材４が互いに固定されていると判断してよい。また、上面視において突起部３５０が広がって切欠き部４０を覆っていることが目視されることを条件として、第１部材３および第２部材４が互いに固定されていると判断してもよい。これらの場合には、突起部３５０の広がり方の確認を容易化すべく、予め突起部３５０を第２部材４とは異なる色に着色しておいてもよいし、突起部３５０が変形により変色するようにしてもよい。
また、突起部３５０が変形により変色する場合には、上面視における突起部３５０の広がり方とは無関係に、変色が目視されることを条件として、第１部材３および第２部材４が互いに固定されていると判断してもよい。
但し、潰された突起部３５０の端部３５１が上面側から見えないように、当該端部３５１を覆う部材がケース２に設けられてもよい。例えば、第２部材４の上面の一面に有色のフィルムが貼りつけられてもよいし、第１部材３および／または第２部材４における突起部３５０の近傍に、当該突起部３５０を覆うためのカバー部材が設けられてもよい。
以上の製造方法によれば、第１部材３に設けられて第１部材３側から第２部材４側へと延伸する突起部３５０の端部３５１を潰して第２部材４を第１部材３に固定するので、接着剤または係合爪によって固定を行う場合と比較して、装置の製造を容易化し、製造のリードタイムを短縮することができる。また、突起部３５０の潰れた端部３５１を目視することで第１部材３および第２部材４が互いに固定されていることを確認することができるため、固定不良の検出を容易化することができる。
［６．変形例］
続いて、上記の実施形態の変形例について説明する。
［６−１．変形例（１）］
図７は、変形例（１）における突起部３５０の側面図である。より詳細には、図７（ａ）は、第１部材３および第２部材４が固定されていない状態での突起部３５０を示す。また、図７（ｂ）は、第１部材３および第２部材４が固定された状態での突起部３５０を示す。
これらの図に示すように、突起部３５０は、枠部３１（図７では図示せず）の内周縁部から離れて周壁部３０２に設けられてよい。また、図７（ｂ）に示すように、第１部材３および第２部材４が互いに固定された状態では、端部３５１は上面側から潰されて、枠部３１の内側および外側に向かってそれぞれ押し広げられて、第２部材４の切欠き部４０と係合してよい。
［６−２．変形例（２）］
図８は、変形例（２）における切欠き部４０を示す図である。この図に示すように、切欠き部４０は、上面側から見た場合の形状が方形状とは異なる多角形状であってもよい。例えば、切欠き部４０は、図８（ａ）、図８（ｂ）に示すように、台形状であってよいし、図８（ｃ）に示すように、三角形状であってもよい。
また、切欠き部４０は、上面側から見た場合に第２部材４の辺側により近い部分が当該辺側により遠い部分よりも狭い形状、つまり、辺側に向かって狭まる形状であってよい（図８（ａ）参照）。この場合には、突起部３５０の外周の内、第２部材４から遠い側の部分までが切欠き部４０によって囲まれるため、第１部材３および第２部材４の固定が強固になる。
また、切欠き部４０は、上面側から見た場合に第２部材４の辺側により近い部分が当該辺側により遠い部分よりも広い形状、つまり、辺側に向かって広がる形状であってもよい（図８（ｂ）、図８（ｃ）参照）。この場合には、第１部材３および第２部材４を対向させて嵌め合わせるときに、突起部３５０を第２部材４の切欠き部４０に通す作業が容易化される。
［６−３．変形例（３）］
図９は、変形例（３）における切欠き部４０を示す図である。この図に示すように、切欠き部４０は、上面側から見た場合の形状が部分円状であってもよい。
例えば、切欠き部４０は、図９（ａ）に示すように、半円状であってもよいし、図９（ｂ）に示すように、半円よりも大きい部分円状であってもよい。また、切欠き部４０は半円よりも小さい部分円状であってもよい。切欠き部４０が半円よりも小さい部分円状の場合には、第１部材３および第２部材４を対向させて嵌め合わせるときに、突起部３５０を第２部材４の切欠き部４０に通す作業が容易化される。また、切欠き部４０および突起部３５０の係合部分に対する応力集中が防止される。一方、切欠き部４０が半円よりも大きい部分円状の場合には、第１部材３および第２部材４の固定が強固になる。
［６−４．変形例（４）］
図１０は、変形例（４）における切欠き部４０を示す図である。この図に示すように、切欠き部４０は、第２部材４の外縁部における角部分に設けられてもよい。例えば、この切欠き部４０は、上面側から見た場合の形状が多角形状であってよい。一例として、切欠き部４０は、図１０（ａ）に示すように、上面側から見た場合の形状が方形状であってもよいし、図１０（ｂ）に示すように、三角形状であってもよい。また、切欠き部４０は、図１０（ｃ）に示すように、部分円状であってもよい。なお、切欠き部４０が第２部材４の外縁部における角部分に設けられる場合には、突起部３５０は枠部３１の角部分に形成されてよい。
［６−５．変形例（５）］
図１１は、変形例（５）における切欠き部４０および突起部３５０を示す図である。この図に示すように、切欠き部４０は第２部材４の全周にわたって一様に形成されてもよい。別言すれば、第２部材４が切欠き部４０のサイズに対応する分だけ小さく形成されてよい。
また、突起部３５０は、第１部材３および第２部材４が対向して嵌合した状態において第２部材４の外周全体を囲ってもよい。例えば、突起部３５０は、枠部３１の全周にわたって形成されてよい。一例として、突起部３５０は、枠部３１として形成されてよく、上面側に端部３５１を有してよい。この端部３５１は、第１部材３とは反対側に向かって薄くなるよう形成されてよく、また、枠部３１に第２部材４が嵌め込まれるときに、第２部材４の上面よりも第１部材３とは反対側に突出してよい。また、この端部３５１は、第１部材３とは反対側から端部３５１が潰されることで第２部材４の外周全体にわたって第２部材４と係合し、第２部材４を第１部材３に固定してよい。
［６−６．変形例（６）］
図１２は、変形例（６）における第２部材４を示す図である。この図に示すように、第２部材４は、外縁部の切欠き部４０に加えて／代えて、突起部３５０を通す貫通孔４００を有してもよい。例えば、この貫通孔４００は、上面側から見た場合の形状が多角形状であってよい。一例として、貫通孔４００は、図１２（ａ）に示すように、上面側から見た場合の形状が方形状であってもよいし、図１２（ｂ）に示すように、三角形状であってもよい。また、貫通孔４００は、図１２（ｃ）に示すように、円状であってもよい。また、貫通孔４００は、第２部材４の外周部に設けられてもよいし、中央部に設けられてもよい。
なお、貫通孔４００が第２部材４に設けられる場合には、突起部３５０は第１部材３における貫通孔４００との対向位置に設けられる。例えば、突起部３５０は、座ぐり部３１０の上面に設けられてもよいし、収容空間１００の底面（例えば放熱板１０の上面）に設けられてもよいし、周壁部３０２の内周面（例えば枠部３１の内周面）から内側に突出して設けられてもよい。また、突起部３５０は、収容空間１００を横切ってケース２内に設けられる梁部材（図示せず）の上面に設けられてもよい。
［６−７．変形例（７）］
図１３は、変形例（７）に係る半導体装置１においてケース２内に基板５および半導体素子６が収容された状態を示す断面図である。
この図に示すように、半導体装置１は、放熱板１０を有しなくてもよい。例えば、基板５の伝熱層５２２がケース２の周壁部３０２の内側で第２部材４とは反対の側（下側）に露出してよい。絶縁基板５２０と周壁部３０２とは、接着剤により固着されてよい。
［６−８．その他の変形例］
なお、上記の実施形態および変形例では、第１部材３は、収容空間１００を形成する周壁部３０２を有することとして説明したが、さらに底部を有してもよい。また、この底部は周壁部３０２と同一または同種の樹脂で一体成形されてもよいし、他の材料で形成されて接着されてもよい。
また、第２部材４が第１部材３の枠部３１に嵌め込まれた状態で第２部材４および第１部材３が固定されることとして説明したが、第２部材４が第１部材３の上面側に載置された状態で固定されてもよい。この場合には、突起部３５０が周壁部３０２の上面に形成されてよい。
また、第１部材３をケース本体、第２部材４を蓋体として説明したが、第１部材３および第２部材４が互いに係合して内部に収容空間１００を形成する限りにおいて、他の形状の部材としてもよい。例えば、第１部材３を平板状のベース部材とし、第２部材４を、第１部材３の側に開口を有する凹状（一例としてΩ状）の部材としてもよい。この場合には、第２部材４は外周部に切欠き部４０および／または貫通孔４００を有し、第１部材３は切欠き部４０、貫通孔４００の対応位置に突起部３５０を有してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１ 半導体装置、２ ケース、３ 第１部材、４ 第２部材、５ 基板、６ 半導体素子、１０ 放熱板、１１ 端子、１２ ボンディングワイヤ、３０ 開口部、３１ 枠部、４０ 切欠き部、４１ クリアランス部、４２ 係止面、５３ 半田、６０ 温度センス用ダイオード、６１ ＲＣ−ＩＧＢＴ素子、６２ フリーホイールダイオード、１００ 収容空間、１０１ ゲル材、３０２ 周壁部、３１０ 座ぐり部、３２１ 第１側部、３２２ 第２側部、３２３ 第３側部、３２４ 第４側部、３５０ 突起部、３５１ 端部、４００ 貫通孔、５２０ 絶縁基板、５２１ 導電層、５２２ 伝熱層、６００ レグ、６０１ 外部出力端子

Claims (20)

  1. 第１部材と、
    前記第１部材と係合して内部に収容空間を形成する第２部材と
    を備え、
    前記第１部材は、前記第１部材側から前記第２部材側へと延伸し、前記第１部材とは反対側から端部が潰されて前記第２部材を前記第１部材に固定する突起部を有する
    ケース。
  2. 前記第１部材は前記収容空間の開口部を有するケース本体であり、
    前記第２部材は前記開口部を覆う蓋体である
    請求項１に記載のケース。
  3. 前記突起部は、前記第２部材の外縁部の少なくとも一部に対応して設けられる請求項１または２に記載のケース。
  4. 前記第２部材は、前記第２部材の外縁部における辺に、前記突起部を通すための切欠き部を有する請求項３に記載のケース。
  5. 前記第２部材は、前記第２部材の外縁部における角部分に、前記突起部を通すための切欠き部を有する請求項３に記載のケース。
  6. 前記切欠き部は、前記第１部材とは反対側から見た場合の形状が、多角形状および部分円状のいずれかである請求項４または５に記載のケース。
  7. 前記突起部は、前記第２部材の外周全体を囲う請求項１から３のいずれか一項に記載のケース。
  8. 前記第２部材は、前記突起部を通す貫通孔を有する請求項１または２に記載のケース。
  9. 前記貫通孔は、前記第１部材とは反対側から見た場合の形状が、多角形状および円状のいずれかである請求項８に記載のケース。
  10. 前記第２部材は、前記第１部材とは反対側における前記突起部に隣接する位置の少なくとも一部に、前記突起部における前記第１部材とは反対側から潰された端部によって係止される係止面を有する請求項１から９のいずれか一項に記載のケース。
  11. 前記第２部材は、前記第１部材とは反対側において、前記突起部に隣接する位置の複数の部分に前記係止面を有する請求項１０に記載のケース。
  12. 前記第２部材は、前記突起部に隣接する位置の少なくとも一部に、前記突起部における前記第１部材とは反対側から潰された端部を収容するクリアランス部を有する請求項１から１１のいずれか一項に記載のケース。
  13. 前記突起部における前記第１部材とは反対側から潰された端部は、前記第２部材における前記第１部材とは反対側の部分のうち、前記突起部に隣接する位置の部分と面一に形成される請求項１２に記載のケース。
  14. 前記第１部材は、前記収容空間の開口部に設けられて前記第２部材を収容する枠部を有するケース本体であり、
    前記第２部材は、前記枠部に嵌め込まれて前記収容空間を覆う蓋体であり、
    前記突起部は、前記枠部の内面に沿って延伸する
    請求項１から１３のいずれか一項に記載のケース。
  15. 前記突起部は、熱可塑性樹脂で形成されている
    請求項１から１４のいずれか一項に記載のケース。
  16. 請求項１から１５のいずれか一項に記載のケースと、
    前記ケースの前記収容空間に収容された基板と、
    前記基板に搭載された半導体素子と、
    を備える半導体装置。
  17. 前記収容空間内において前記基板の上側を封止するゲル材をさらに備える
    請求項１６に記載の半導体装置。
  18. 第１部材、および前記第１部材と係合して内部に収容空間を形成する第２部材を製造する段階と、
    前記第１部材および前記第２部材を嵌め合わせる段階と、
    前記第１部材に設けられて前記第１部材側から前記第２部材側へと延伸する突起部の、前記第２部材における前記第１部材とは反対側の面に突出する端部を潰して、前記第２部材を前記第１部材に固定する段階と
    を備える、ケースの製造方法。
  19. 前記第２部材を前記第１部材に固定する段階は、前記端部を超音波加振および加熱の少なくとも一方により潰す請求項１８に記載の製造方法。
  20. 前記第１部材および前記第２部材を製造する段階は、潰す前における前記端部に先細りの頂部を形成する請求項１８または１９に記載の製造方法。
JP2018507107A 2016-03-22 2017-02-07 ケース、半導体装置、および、ケースの製造方法 Pending JPWO2017163638A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016056505 2016-03-22
JP2016056505 2016-03-22
PCT/JP2017/004460 WO2017163638A1 (ja) 2016-03-22 2017-02-07 ケース、半導体装置、および、ケースの製造方法

Publications (1)

Publication Number Publication Date
JPWO2017163638A1 true JPWO2017163638A1 (ja) 2018-06-14

Family

ID=59901102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018507107A Pending JPWO2017163638A1 (ja) 2016-03-22 2017-02-07 ケース、半導体装置、および、ケースの製造方法

Country Status (4)

Country Link
US (1) US10424522B2 (ja)
JP (1) JPWO2017163638A1 (ja)
CN (1) CN108141976B (ja)
WO (1) WO2017163638A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD206651S (zh) * 2020-04-24 2020-08-21 財團法人工業技術研究院 功率模組

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359547A (ja) * 1991-06-06 1992-12-11 Mitsubishi Electric Corp 半導体組立装置
JP2005251320A (ja) * 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2005340700A (ja) * 2004-05-31 2005-12-08 Omron Corp 収納ケース及びその組立方法
JP2010521823A (ja) * 2007-03-19 2010-06-24 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子部品を持つハウジング
WO2015107804A1 (ja) * 2014-01-17 2015-07-23 富士電機株式会社 半導体モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04342158A (ja) 1991-05-20 1992-11-27 Fuji Electric Co Ltd 半導体装置のパッケージ
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
US6890834B2 (en) * 2001-06-11 2005-05-10 Matsushita Electric Industrial Co., Ltd. Electronic device and method for manufacturing the same
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
WO2005086169A1 (en) 2004-03-05 2005-09-15 Matsushita Electric Industrial Co., Ltd. Optical disk apparatus
CA2584851C (en) * 2004-11-04 2015-04-07 Microchips, Inc. Compression and cold weld sealing methods and devices
JP2007036896A (ja) 2005-07-28 2007-02-08 Kyocera Kinseki Corp 圧電部品用容器
US8076576B2 (en) * 2006-11-15 2011-12-13 Daishinku Corporation Electronic component package
US8069549B2 (en) * 2007-03-22 2011-12-06 Seiko Epson Corporation Method for sealing a quartz crystal device
EP2019424B1 (de) * 2007-07-26 2016-11-23 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Dichteinrichtung zum Substratträger und Herstellungsverfahren hierzu
JP4901669B2 (ja) * 2007-09-26 2012-03-21 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法
JP5292780B2 (ja) 2007-11-26 2013-09-18 日産自動車株式会社 半導体装置
US9622131B2 (en) 2010-03-05 2017-04-11 Nokia Technologies Oy Handover of direct peer to peer communication
US9364171B2 (en) 2010-12-22 2016-06-14 Veebot Systems, Inc. Systems and methods for autonomous intravenous needle insertion
JP5732286B2 (ja) * 2011-03-16 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102790993B (zh) 2011-05-19 2015-05-20 联芯科技有限公司 一种小区搜索阶段进行频点功率测量的方法及装置
US9076891B2 (en) * 2013-01-30 2015-07-07 Texas Instruments Incorporation Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
JP5795050B2 (ja) * 2013-12-27 2015-10-14 田中貴金属工業株式会社 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359547A (ja) * 1991-06-06 1992-12-11 Mitsubishi Electric Corp 半導体組立装置
JP2005251320A (ja) * 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2005340700A (ja) * 2004-05-31 2005-12-08 Omron Corp 収納ケース及びその組立方法
JP2010521823A (ja) * 2007-03-19 2010-06-24 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子部品を持つハウジング
WO2015107804A1 (ja) * 2014-01-17 2015-07-23 富士電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
US20180182678A1 (en) 2018-06-28
CN108141976A (zh) 2018-06-08
CN108141976B (zh) 2020-05-05
US10424522B2 (en) 2019-09-24
WO2017163638A1 (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP5661183B2 (ja) 半導体装置およびその製造方法
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
JP5272768B2 (ja) 電力用半導体装置とその製造方法
WO2010103865A1 (ja) 半導体モジュール
US9795053B2 (en) Electronic device and method for manufacturing the electronic device
JP6295768B2 (ja) 半導体装置の製造方法
JP6246051B2 (ja) 電力半導体装置およびその製造方法
JP2014082274A (ja) 半導体装置
JP2007073782A (ja) 大電力用半導体装置
JP6589631B2 (ja) 半導体装置
JP2012151342A (ja) 半導体装置
JPWO2017163638A1 (ja) ケース、半導体装置、および、ケースの製造方法
JPH1187933A (ja) 電子回路装置及びその製造方法
WO2014057765A1 (ja) 半導体装置及びその製造方法
JP2017092388A (ja) 半導体装置および半導体装置の製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP6765548B2 (ja) 半導体装置及びその製造方法、並びに自動車
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2009111319A (ja) 半導体装置および半導体装置の検査方法
US20180182679A1 (en) Semiconductor device and method of manufacturing the same
JP2015002323A (ja) 電子装置
US20230274994A1 (en) Power electronics module, electrical system having such a module, corresponding manufacturing methods
JP6171631B2 (ja) 電子装置の製造方法
JP6809171B2 (ja) 電子機器、電源装置および電子機器の製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20180221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190709