JP6171631B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6171631B2 JP6171631B2 JP2013138094A JP2013138094A JP6171631B2 JP 6171631 B2 JP6171631 B2 JP 6171631B2 JP 2013138094 A JP2013138094 A JP 2013138094A JP 2013138094 A JP2013138094 A JP 2013138094A JP 6171631 B2 JP6171631 B2 JP 6171631B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- lid
- region
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1および図2を参照して、本発明の第1実施形態にかかる電子装置S1の全体構成について説明する。この電子装置S1は、例えば自動車などの車両に搭載され、車両用の各装置を駆動するための装置として適用される。
上記第1実施形態では、空気抜き孔68を蓋66に設けた例について説明したが、これに代えて、本第2実施形態では、2つの放熱ゲルの間に空気抜き孔68を設けた例について説明する。
上記第1、2の実施形態では、機械的接続部64を用いて基板10とケース60とを固定した例について説明したが、これに代えて、本第3実施形態では、機械的接続部64を用いないようにした例について説明する。
上記第1実施形態では、蓋66とヒートシンク50とを接着剤によって固定した例について説明したが、これに代えて、本第4実施形態では、ヒートシンク50に代わる基板10と蓋66とを接着剤によって固定した例について説明する。
上記第1実施形態では、蓋66に4つの空気抜き孔68を設けた例を示したが、これに限らず、蓋66に設ける空気抜き孔68の個数は、4つ以外でもよい。
10 基板
20、30 電子部品
50 ヒートシンク
60 ケース
63 収容部
66 蓋
67 貫通孔
70 放熱ゲル
Claims (6)
- 電子部品(20、30)が搭載される基板(10)に、前記電子部品から発生する熱を放熱するヒートシンク(50)を固定する第1の工程(110)と、
前記基板、前記電子部品、および前記ヒートシンクを、ケース(60)に収納する第2の工程(120)と、
前記ヒートシンクに放熱ゲル(70)を配置する第3の工程(140)と、
前記ケースの開口部を蓋(66)によって閉じる第4の工程(150)と、を備え、
前記第3の工程は、前記ヒートシンクに対して前記蓋の貫通孔側の領域(A)を囲むように前記放熱ゲルを配置し、
前記ヒートシンクおよび前記蓋の間における前記貫通孔側の領域に前記ケースの外側から前記貫通孔を通して固定部材を流入する第5の工程(160)を備え、
前記貫通孔側の領域に流された前記固定部材が前記放熱ゲルによって止められた状態で、前記固定部材が前記蓋および前記基板を固定することを特徴とする電子装置の製造方法。 - 前記蓋には、前記ケースの外側および内側の間を貫通する空気抜き孔(68)が設けられており、
前記第5の工程では、前記貫通孔側の領域に前記貫通孔を通して前記固定部材を流入する際に、前記蓋および前記ヒートシンクの間における前記貫通孔側の領域の内側から空気を前記空気抜き孔を通して前記ケースの外側に流出させることを特徴とする請求項1に記載の電子装置の製造方法。 - 前記第3の工程は、複数の前記放熱ゲル(70A〜70D)を前記貫通孔側の領域(A)を囲むように配置して、前記複数の放熱ゲルのうち隣り合う2つの放熱ゲルの間に、前記蓋および前記ヒートシンクの間における前記貫通孔側の領域の内側と外側との間を貫通する空気抜き孔(71a〜71d)を設け、
前記第5の工程で、前記貫通孔側の領域に前記貫通孔を通して前記固定部材を流入する際に、前記貫通孔側の領域の内側から空気を前記空気抜き孔を通して前記貫通孔側の領域の外側に流出させることを特徴とする請求項1に記載の電子装置の製造方法。 - 電子部品(20、30)が実装されている基板を前記電子部品とともに、ケース(60)に収納する第1の工程(120A)と、
前記基板に放熱ゲル(70)を配置する第2の工程(140)と、
前記ケースの開口部を蓋(66)によって閉じる第3の工程(150)と、を備え、
前記第2の工程は、前記基板に対して前記蓋の貫通孔側の領域(A)を囲むように前記放熱ゲルを配置し、
前記基板および前記蓋の間における前記貫通孔側の領域に前記ケースの外側から前記貫通孔を通して固定部材を流入する第4の工程(160)を備え、
前記貫通孔側の領域に流された前記固定部材が前記放熱ゲルによって止められた状態で、前記固定部材が前記蓋および前記基板を固定することを特徴とする電子装置の製造方法。 - 前記蓋には、前記ケースの外側および内側の間を貫通する空気抜き孔(68)が設けられており、
前記第4の工程では、前記貫通孔側の領域に前記貫通孔を通して前記固定部材を流入する際に、前記蓋および前記基板の間における前記貫通孔側の領域の内側から空気を前記空気抜き孔を通して前記ケースの外側に流出させることを特徴とする請求項4に記載の電子装置の製造方法。 - 前記第2の工程は、複数の前記放熱ゲル(70A〜70D)を前記貫通孔側の領域(A)を囲むように配置して、前記複数の放熱ゲルのうち隣り合う2つの放熱ゲルの間に、前記蓋および前記基板の間における前記貫通孔側の領域の内側と外側との間を貫通する空気抜き孔(71a〜71d)を設け、
前記第4の工程で、前記貫通孔側の領域に前記貫通孔を通して前記固定部材を流入する際に、前記貫通孔側の領域の内側から空気を前記空気抜き孔を通して前記貫通孔側の領域の外側に流出させることを特徴とする請求項4に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138094A JP6171631B2 (ja) | 2013-07-01 | 2013-07-01 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138094A JP6171631B2 (ja) | 2013-07-01 | 2013-07-01 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012233A JP2015012233A (ja) | 2015-01-19 |
JP6171631B2 true JP6171631B2 (ja) | 2017-08-02 |
Family
ID=52305117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138094A Expired - Fee Related JP6171631B2 (ja) | 2013-07-01 | 2013-07-01 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6171631B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023181792A1 (ja) * | 2022-03-25 | 2023-09-28 | 日立Astemo株式会社 | 電子制御装置、及び、電子制御装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392890B1 (en) * | 2000-12-20 | 2002-05-21 | Nortel Networks Limited | Method and device for heat dissipation in an electronics system |
DE102008040501A1 (de) * | 2008-07-17 | 2010-01-21 | Robert Bosch Gmbh | Verbesserte Wärmeabfuhr aus einem Steuergerät |
JP5408320B2 (ja) * | 2012-10-03 | 2014-02-05 | 株式会社デンソー | 電子制御装置 |
-
2013
- 2013-07-01 JP JP2013138094A patent/JP6171631B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015012233A (ja) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6044473B2 (ja) | 電子装置およびその電子装置の製造方法 | |
JP7023298B2 (ja) | 電力変換装置及び電力変換装置の製造方法 | |
WO2014184846A1 (ja) | 電子モジュールおよびその製造方法 | |
JP4039339B2 (ja) | 浸漬式両面放熱パワーモジュール | |
JP7429935B2 (ja) | 電力変換装置及び車両 | |
JP4526125B2 (ja) | 大電力用半導体装置 | |
WO2014203521A1 (ja) | 電子装置 | |
JP2003115681A (ja) | 電子部品の実装構造 | |
JP2014220921A (ja) | コネクタ一体型電子制御装置 | |
JP6171631B2 (ja) | 電子装置の製造方法 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
JP6928129B2 (ja) | 電力変換装置 | |
US9324627B2 (en) | Electronic assembly for mounting on electronic board | |
JP3215254B2 (ja) | 大電力用半導体装置 | |
KR101477357B1 (ko) | 반도체 모듈 및 그 제조 방법 | |
JP2015002323A (ja) | 電子装置 | |
JP6083334B2 (ja) | 電子装置 | |
JP2003332500A (ja) | 電子回路装置 | |
JP2015056521A (ja) | 電子装置 | |
JP2006041199A (ja) | 電子装置 | |
JP5147929B2 (ja) | スイッチングユニット | |
JP2015012061A (ja) | 電子装置およびその電子装置の製造方法 | |
JP2011066281A (ja) | 発熱デバイス | |
WO2014208006A1 (ja) | 電子装置およびその電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170619 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6171631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |