JP6083334B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6083334B2
JP6083334B2 JP2013132742A JP2013132742A JP6083334B2 JP 6083334 B2 JP6083334 B2 JP 6083334B2 JP 2013132742 A JP2013132742 A JP 2013132742A JP 2013132742 A JP2013132742 A JP 2013132742A JP 6083334 B2 JP6083334 B2 JP 6083334B2
Authority
JP
Japan
Prior art keywords
substrate
case
mold member
convex portion
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013132742A
Other languages
English (en)
Other versions
JP2015008215A (ja
Inventor
竹中 正幸
正幸 竹中
典久 今泉
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013132742A priority Critical patent/JP6083334B2/ja
Publication of JP2015008215A publication Critical patent/JP2015008215A/ja
Application granted granted Critical
Publication of JP6083334B2 publication Critical patent/JP6083334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、基板をケースに収納してなる電子装置に関するものである。
従来、電子装置において、回路基板をケースに収納した状態で、複数のネジによって回路基板をケースに対して締結して回路基板をケースに固定したものがある(例えば、特許文献1参照)。
特許4056681号明細書
上記特許文献1の電子装置では、複数のネジによって回路基板をケースに対して固定することができる。しかし、当該固定に用いるネジ個数やネジによって固定する位置によっては、回路基板をケースに対して十分に固定することができなく、回路基板がケースに対して共振する場合がある。
本発明は上記点に鑑みて、基板がケースに対して共振することを抑制することを可能にした電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の一面に搭載される電子部品(20、30)と、電子部品をモールドするように形成されて基板の一面および電子部品に接合されているモールド部材(40)と、基板を電子部品およびモールド部材とともに収納するケース(60)と、を備え、モールド部材およびケースのうち一方には、他方向に向けて突起する凸部(66、66a〜66f、45、44a、44b、45a、45b)が設けられ、他方向には、一方に対して反対側に凹む凹部(42a〜42f、42、68a、68b、69a、69b)が設けられており、凸部が凹部に圧入された状態で凸部が凹部に嵌め込まれていることにより、モールド部材とケースとが固定されていることを特徴とする。
請求項1に記載の発明によれば、凸部が凹部に圧入された状態で凸部が凹部に嵌め込まれていることにより、モールド部材とケースとを強固に固定することができる。したがって、回路基板がケースに対して共振することを抑制することを可能になる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる電子装置の断面図である。 図1中のII−II矢視断面図である。 図1中のIII−III矢視断面図である。 本発明の第2実施形態にかかる電子装置の断面図である。 本発明の第3実施形態にかかる電子装置の断面図である。 本発明の第4実施形態にかかる電子装置の断面図である。 図6中のVII−VII矢視断面図である。 本発明の第5実施形態にかかる電子装置の断面図である。 本発明の第6実施形態にかかる電子装置の断面図である。 本発明の第7実施形態にかかる電子装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1および図2を参照して、本発明の第1実施形態にかかる電子装置S1の全体構成について説明する。この電子装置S1は、例えば自動車などの車両に搭載され、車両用の各装置を駆動するための装置として適用される。
図1および図2に示すように、電子装置S1は、基板10、電子部品20、30、モールド部材40、ヒートシンク50、ケース60、蓋70および放熱ゲル80などを有した構成とされている。
図1に示すように、基板10は、電子部品20、30が実装されると共にモールド部材40にて覆われる一面11と、その反対面となる他面12とを有する板状部材をなすものである。本実施形態では、基板10は、一面11および他面12の形状が矩形状の板状部材とされている。具体的には、基板10は、エポキシ樹脂等の樹脂をベースとした配線基板とされ、例えば、貫通基板やビルドアップ基板などによって構成されている。本実施形態では、基板10は、電子部品20、30およびモールド部材40とともに半導体装置90を構成している。
基板10には、内層配線もしくは表層配線などによって構成される図示しない配線パターンが形成されており、配線パターンがモールド部材40の外部まで延設されることで、配線パターンを通じて電子部品20、30との電気的な接続が図れるようになっている。また、基板10のうちの長手方向(図1の左右方向)の両側には、配線パターンに繋がる金属メッキなどが施されたスルーホール13が備えられている。このスルーホール13を通じて、配線パターンと基板外部との電気的な接続が行えるようになっている。
このように構成された基板10が四隅においてケース60に支持されている。本実施形態の場合、基板10の四隅に貫通孔となる固定用孔14を形成しており、この中にケース60の底面61から突出させた機械的接続部64を嵌め込んだ後、機械的接続部64の先端を熱かしめすることで、基板10をケース60に支持している。
電子部品20、30は、基板10に実装されることで配線パターンに電気的に接続されるものであり、表面実装部品やスルーホール実装部品などどのようなものであってもよい。本実施形態の場合、電子部品20、30として、半導体素子20および受動素子30を例に挙げてある。半導体素子20としては、マイコンや制御素子もしくはIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の発熱が大きいパワー素子等が挙げられる。この半導体素子20は、ボンディングワイヤ21およびはんだ等のダイボンド材22により、基板10の配線パターンに繋がるランドもしくは配線パターンの一部によって構成されたランドに接続されている。また、受動素子30としては、チップ抵抗、チップコンデンサ、水晶振動子等が挙げられる。この受動素子30は、はんだ等のダイボンド材31により基板10に備えられたランドに接続されている。これらの構成により、電子部品20、30は、基板10に形成された配線パターンに電気的に接続され、配線パターンに接続されたスルーホール13を通じて外部と電気的に接続可能とされている。
モールド部材40は、基板10の一面11側の電子部品20、30をエポキシ樹脂等の熱硬化性樹脂材料等によりモールドするためのものである。本実施形態の場合、基板10の一面11側をモールド部材40で封止しつつ、基板10の他面12側をモールド部材40で封止せずに露出させた、いわゆるハーフモールド構造とされている。
モールド部材40は、基板10の一面11および電子部品20、30に対して化学結合、或いはアンカー効果によって接合されている。化学結合は、モールド部材40を構成する樹脂材料と基板10を構成する樹脂材料とが化学結合してモールド部材40と基板10とが接合することである。アンカー効果とは、電子部品20、30の表面の凹凸に対してモールド部材40を構成する硬化前の熱硬化性樹脂材料が入り込んで硬化されてモールド部材40が形成されることにより、電子部品20、30に対してモールド部材40が接合されるものである。
本実施形態では、モールド部材40は、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成されている。
モールド部材40は、上面41(図1参照)の形状が矩形状とされ、基板10の相対する二辺、具体的には基板10のうち長手方向と垂直な両辺10a、10bを露出させるように、この両辺よりも内側にのみ形成されている。
つまり、基板10の長手方向両端がモールド部材40からはみ出してモールド部材40から露出させられている。
モールド部材40の上面41は、基板10の面方向に平行に形成されている面である。基板10のうちモールド部材40から露出させられている部分に複数のスルーホール13が配置されており、これらのスルーホール13を通じて、基板10に形成された配線パターンと外部との電気的接続が可能とされている。
また、基板10の両辺がモールド部材40から露出させられることで、基板10の四隅が露出させられており、このモールド部材40から露出させられた部分において、上記したように基板10がケース60に支持されている。
ヒートシンク50は、基板10の他面12側に、接合部材51を介して密着させられている。接合部材51としては、例えば金属フィラーを含有した導電性接着剤、はんだ材料などの導電材料、放熱ゲルや放熱シートなどの絶縁材料を用いている。ヒートシンク50は、電子部品20、30が発した熱が基板10の他面12側から伝えられると、それを放熱させる役割を果たすものであり、熱伝導率の高い金属材料、例えば銅などにより構成されている。特に、半導体素子20がIGBTやMOSFETによって構成される場合、これらが発熱素子であることから、多くの熱を発するが、この熱がヒートシンク50に伝えられることで、半導体素子20や受動素子30の高温化が抑制されるようになっている。本実施形態の場合、ヒートシンク50は、放熱ゲル80を介して蓋70に対して熱的に接続されており、基板10の裏面から伝えられた熱を更に放熱ゲル80を通じて蓋70に伝え、蓋70から外部に放熱させるようにしている。
ケース60は、基板10の一面11側に電子部品20、30を実装してモールド部材40で封止したものを収容する長方体形状の筐体となるものである。本実施形態の場合、ケース60は、底面61の周囲を側壁面62によって覆った収容凹部63を構成する部材とされ、電子部品20、30を実装してモールド部材40で封止した基板10を、一面11側が底面61側を向くようにして収容凹部63内に収容している。
ケース60の底面61には、上記したように基板10を支持する機械的接続部64が形成されている。機械的接続部64は、底面61から垂直方向に突出し、部分的に断面寸法が変化させられた段付き棒状部材とされている。具体的には、機械的接続部64は、基板10を固定する前の状態では、底面側の断面寸法が基板10に形成した固定用孔14より大きく、先端側の断面寸法が固定用孔14とほぼ同じもしくは若干小さくされている。このような寸法とされているため、機械的接続部64は、先端側が固定用孔14に挿入されつつ、先端側と底面側との段差部にて基板10を保持する。そして、機械的接続部64の先端側が固定用孔14内に嵌め込まれてから熱かしめされることで、基板10から突き出した部分が固定用孔14よりも断面寸法が大きくされ、その部分と段差部との間に基板10が挟み込まれて支持されている。つまり、基板10は、4つの機械的接続部(固定部材)64によって底面61に対して支持されている。
なお、機械的接続部64の突き出し量は、側壁面62の高さよりも低くされており、基板10が側壁面62の先端よりも収容凹部63の内側に入り込むようにしてある。
ケース60の底面61には、複数本の接続端子65が底面61に対して垂直方向に立設されている。例えば、各接続端子65は、銅合金に錫メッキやニッケルメッキが施されたものにより構成されている。複数本の接続端子65は、それぞれ、基板10に形成されたスルーホール13に挿通させられており、はんだ等の接続部材15を介してスルーホール13に電気的に接続されている。ケース60は、基本的にはPPS(ポリフェニレンサルファイド)、PBT(ポリブチレンテレフタレート)等の樹脂をベースとした絶縁体によって構成されているが、ケース60の外部まで延設された配線パターンを備えている。この配線パターンに対して複数本の接続端子65が接続され、各接続端子65および配線パターンを通じて、各電子部品20、30が実装された基板10の配線パターンと外部との電気的接続がなされている。
さらに、本実施形態では、ケース60の底面61とモールド部材40の上面41とは互いに対向するように形成されている。ケース60の底面61とモールド部材40の上面41との間を固定する嵌合構造が設けられている。なお、当該嵌合構造については後述する。
蓋70は、ケース60の開口端、つまり側壁面62の先端に接続されることで、ケース60内を密閉するものである。蓋70は、例えば接着剤などを介してケース60に固定される。本実施形態の場合、蓋70は、熱伝達率の高い金属材料、例えばアルミニウムや銅によって構成されており、矩形板状部材によって構成されている。
放熱ゲル80は、ヒートシンク50と蓋70との間に配置されており、これら両方に接するように配置されることで、ヒートシンク50から蓋70への伝熱を行う。例えば、放熱ゲル80は、熱伝導率の高いシリコーンオイルコンパウンドなどによって構成されている。放熱ゲル80をなくしてヒートシンク50と蓋70とが直接接する構造とすることもできるが、ヒートシンク50の高さ合わせなどが難しく、蓋70を固定する際にヒートシンク50を押圧してしまう可能性があることから、変形自在な放熱ゲル80を備えると好ましい。
次に、本実施形態では、ケース60およびモールド部材40の間を固定する嵌合構造ついて説明する。
図1および図2に示すように、ケース60の底面61には、凸部66a、66bが設けられている。凸部66a、66bは、それぞれ、モールド部材40側に凸となるように形成されている。凸部66a、66bは、基板10の長手方向(図1中左右方向)に離れて配置されている。凸部66a、66bが突起する方向は、基板10の面方向に直交する方向である。モールド部材40の上面41には、凹部42a、42bが設けられている。凹部42a、42bは、ケース60の底面61に対して反対側に凹むように形成されている。凹部42aは、凸部66aに対応するように設けられている。凹部42bは、凸部66bに対応するように設けられている。
ここで、凹部42aのうち基板10の面方向の断面積は、凸部66aのうち基板10の面方向の断面積に比べて小さくなっている。凹部42bのうち基板10の面方向の断面積は、凸部66bのうち基板10の面方向の断面積に比べて小さくなっている。
以上のようにして、本実施形態にかかる電子装置S1が構成されている。このような電子装置S1は、次のようにして構成される。
まず、配線パターンおよびスルーホール13などが形成された基板10を用意したのち、基板10の一面11上に電子部品20、30を実装する。次に、基板10に実装された電子部品20、30をトランスファーモールド法やコンプレッションモールド法によって凹部42a、42bを有するモールド部材40で封止する。そして、基板10の他面12側に接合部材51を介してヒートシンク50を接合したのち、基板10をケース60の収容凹部63内に、一面11側が底面61側を向くようにして配置する。このとき、スルーホール13に複数の接続端子65が挿入され、固定用孔14内に機械的接続部64の先端が嵌め込まれるようにする。これに加えて、モールド部材40の凹部42aにケース60の底面61の凸部66aが圧入され、モールド部材40の凹部42bにケース60の底面61の凸部66bが圧入される。このことにより、凹部42aに凸部66aが嵌合され、凹部42bに凸部66bが嵌合されることになる。
その後、機械的接続部64の先端を熱かしめすると共に、はんだ付けなどによりスルーホール13と複数の接続端子65とを接続部材15にて接続する。最後に、ヒートシンク50の表面に放熱ゲル80を配置したのち、その上に蓋70を配置し、蓋70とケース60の側壁面62との間を接着剤などによって固定することで、本実施形態にかかる電子装置S1が完成する。
以上説明した本実施形態によれば、電子装置S1は、基板10の一面11に搭載される電子部品20、30と、電子部品20、30をモールドするように形成されて基板10の一面11および電子部品20、30に接合されているモールド部材40と、基板10を電子部品20、30およびモールド部材40とともに収納するケース60とを備える。ケース60の底面61には、凸部66a、66bが設けられ、モールド部材40には、凹部42a、42bが設けられている。凹部42a(42b)のうち基板10の面方向の断面積は、凸部66a(66b)のうち基板10の面方向の断面積に比べて小さくなっている。凸部66aが凹部42aに圧入された状態で凸部66aが凹部42aに嵌め込まれている。凸部66bが凹部42bに圧入された状態で凸部66bが凹部42bに嵌め込まれている。
ここで、基板10は、4つの機械的接続部64によって底面61に対して支持されている。このため、凹部42a、42bおよび凸部66a、66bが設けられていない場合には、基板10はその厚み方向(すなわち、面方向に対する直交方向)に共振する場合がある。
これに対して、本実施形態では、上述の如く、凸部66a、66bが凹部42a、42bに圧入された状態で凸部66a、66bが凹部42a、42bに嵌め込まれている。このため、モールド部材40とケース60とが固定される。これにより、モールド部材40を介して基板10とケース60とを強固に固定することができる。したがって、半導体装置90をケース60に対して強固に固定することができる。よって、基板10、ひいては半導体装置90がケース60に対して共振することを抑制することができる。
(第2実施形態)
上記第1実施形態では、モールド部材40およびケース60を固定するために、凸部および凹部を2組み設けた例について説明したが、これに代えて、本第2実施形態では、1組の凸部および凹部によってモールド部材40およびケース60を固定する例について説明する。
図4に本実施形態の電子装置S1の断面図を示す。図4は、図3の断面図に相当する図である。
本実施形態では、凹部42a、42bに代えて凹部42が設けられている。凹部42は、モールド部材40の上面41のうち面方向中央部に設けられている。凹部42は、ケース60の底面61と反対側に凹むように形成されている。凸部66は、凸部66a、66bに代えて設けられている。凸部66は、凹部42に対応するように設けられている。凸部66は、ケース60の底面61において、モールド部材40の上面41側に凸になるように形成されている。
凹部42のうち基板10の面方向の断面積は、凸部66のうち基板10の面方向の断面積に比べて小さくなっている。凸部66が凹部42に圧入された状態で凸部66が凹部42に嵌め込まれている。これにより、モールド部材40とケース60とが固定される。したがって、上記第1実施形態と同様に、モールド部材40を介して基板10とケース60とを強固に固定することができる。したがって、半導体装置90をケース60に対して強固に固定することができる。よって、基板10、ひいては半導体装置90がケース60に対して共振することを抑制することができる。
(第3実施形態)
上記第2実施形態では、モールド部材40およびケース60を固定するために、凸部および凹部を2組み設けた例について説明したが、これに代えて、本第2実施形態では、4組の凸部および凹部によってモールド部材40およびケース60を固定する例について説明する。
図5に本実施形態の電子装置S1の断面図を示す。図5は、図3の断面図に相当する図である。
本実施形態では、上記第1実施形態の凹部42a、42bに代えて凹部42c、42d、42e、42fが設けられている。凹部42c、42d、42e、42fは、モールド部材40の上面41のうち面方向中央側に配置されている。
具体的には、凹部42d、42fは、図5中の右上の機械的接続部64と図5中の左下の機械的接続部64との間で中央側に位置する。凹部42e、42cは、図5中の左上の機械的接続部64と図5中の右下の機械的接続部64との間で中央側に位置する。すなわち、凹部42c〜42fは、基板10の面方向中央側に位置することになる。
さらに、本実施形態では、上記第1実施形態の凸部66a、66bに代えて凸部66c、66d、66e、66fが設けられている。凸部66c、66d、66e、66fは、ケース60の底面61において、基板10の面方向に直交する方向に凸になるように形成されている。
ここで、凹部42c〜42fは、上記第1実施形態の凹部42a、42bと同様の役割を果たす。凸部66c〜66fは、上記第1実施形態の凸部66a、66bと同様の役割を果たす。
したがって、凸部66cが凹部42cに圧入された状態で凸部66cが凹部42cに嵌め込まれている。凸部66dが凹部42dに圧入された状態で凸部66dが凹部42dに嵌め込まれている。凸部66eが凹部42eに圧入された状態で凸部66eが凹部42eに嵌め込まれている。凸部66fが凹部42fに圧入された状態で凸部66fが凹部42fに嵌め込まれている。これにより、モールド部材40とケース60とが固定される。したがって、上記第1実施形態と同様に、モールド部材40を介して基板10とケース60とを強固に固定することができる。よって、基板10がケース60に対して共振することを抑制することができる。
ここで、基板10が四隅において機械的接続部64によってケース60に支持されている。このため、凹部42c〜42fや凸部66c〜66fが設けられていない場合には、基板10の面方向中央部が大きく振動する。
これに対して、本実施形態では、凹部42c〜42fは、上述の如く、基板10の面方向中央部側に位置する。このため、モールド部材40のうち面方向中央部側が凹部42c〜42fや凸部66c〜66fによってケース60の底面61に固定される。したがって、基板10の共振点をずらして基板10が振動することを確実に抑えることができる。
上記第3実施形態では、モールド部材40に凹部42c〜42fを設け、かつケース60に凸部66c〜66fを設けた例について説明したが、これに代えて、ケース60に凹部42c〜42fを設け、かつモールド部材40に凸部66c〜66fを設けてもよい。
(第4実施形態)
本第4実施形態では、上記第2実施形態の凹部42の配置によって電子部品20の放熱性を向上させるようにした例について説明する。
図6に本実施形態の電子装置S1の断面図を示す。図7は図6中のVII−VII矢視断面図である。
本実施形態の凹部42は、モールド部材40の上面41のうち電子部品30aに対して基板10の面方向に対する直交方向で重なるように設けられている。本実施形態の電子部品20aは、その作動に伴って多くの熱を発生する発熱素子としてのパワー素子が用いられる。本実施形態の凸部66の熱電導率は、モールド部材40の熱電導率よりも大きい。例えば、凸部66としては、アルミニウム等の金属材料からなるものが用いられる
以上説明した本実施形態によれば、凹部42は、モールド部材40の上面41のうち電子部品20aに対して基板10の面方向に対する直交方向で重なるように設けられている。凸部66の熱電導率は、モールド部材40の熱電導率よりも大きい。凸部66が凹部42に嵌め込まれた状態で、凸部66は、電子部品20aに対して基板10の面方向に対する直交方向で重なる。したがって、電子部品20aから発生した熱をモールド部材40を介して凸部66側に放熱させることができる。よって、電子部品20aからの熱をモールド部材40および凸部66を通してケース60の外側に放出させることができる。このため、電子部品20aの放熱性を向上させることができる。
(第5実施形態)
上記第1〜第4実施形態では、ケース60の底面61に凸部66a、66bを設けた例について説明したが、これに代えて、本第5実施形態では、ケース60の側面に凸部66a、66bを設けた例について説明する。
図8に本実施形態の電子装置S1の断面図を示す。図8は図3の断面図に相当する図である。
本実施形態の凸部66aは、ケース60の側面67aにおいてモールド部材40側に凸になるように設けられている。凸部66bは、ケース60の側面67bにおいてモールド部材40側に凸になるように設けられている。側面67a、67bは、ケース60内側において、基板10の面方向に直交し、かつ互いに対向するように形成されている面である。凸部66a、66bが突起する方向は、基板10の面方向に平行な方向である。
本実施形態の凹部42aは、モールド部材40の側面43aにおいてケース60の側面67aに対して反対側に凹むように設けられている。側面43aは、ケース60の側面67aに対向している。凹部42bは、モールド部材40の側面43bにおいてケース60の側面67bに対して反対側に凹むように設けられている。側面43bは、ケース60の側面67bに対向している。
以上説明した本実施形態によれば、凸部66a、66bが凹部42a、42bに圧入された状態で凸部66a、66bが凹部42a、42bに嵌め込まれている。このため、凸部66a、66b、および凹部42a、42bは、上記第1実施形態と同様の効果を奏する。
(第6実施形態)
上記第1実施形態では、モールド部材40に凹部42a、42bを設け、かつ
ケース60の底面61に凸部66a、66bを設けた例について説明したが、これに代えて、本第6実施形態では、モールド部材40に凸部を設け、かつケース60の底面61に凹部を設けた例について説明する。
図9に本実施形態の電子装置S1の断面図を示す。本実施形態のモールド部材40の上面41には、凸部44a、44bが設けられている。凸部44a、44bは、それぞれ、ケース60の底面61側に凸となるように形成されている。凸部44a、44bが突起する方向は、基板10の面方向に対して直交する方向である。
ケース60の底面61には、凹部68a、68bが設けられている。凹部68a、68bは、それぞれ、モールド部材40の上面41に対して反対側に凹むように形成されている。凹部68aは、凸部44aに対応し、凹部68bは、凸部44bに対応している。
ここで、凹部68aのうち基板10の面方向の断面積は、凸部44aのうち基板10の面方向の断面積に比べて小さくなっている。凹部68bのうち基板10の面方向の断面積は、凸部44bのうち基板10の面方向の断面積に比べて小さくなっている。
以上説明した本実施形態によれば、凸部44aが凹部68aに圧入された状態で凸部44aが凹部68aに嵌め込まれている。凸部44bが凹部68bに圧入された状態で凸部44bが凹部68bに嵌め込まれている。このため、モールド部材40とケース60とが固定される。これにより、モールド部材40を介して基板10とケース60とを強固に固定することができる。したがって、上記第1実施形態と同様に、基板10、ひいては半導体装置90がケース60に対して共振することを抑制することができる。
(第7実施形態)
上記第5実施形態では、ケース60の側面67a、67bに凸部を設けた例について説明したが、これに代えて、本第7実施形態では、ケース60の側面67a、67bに凹部を設けた例について説明する。
図10に本実施形態の電子装置S1の断面図を示す。図10は図8の断面図に相当する図である。
本実施形態のケース60の側面67aには、凹部69aが設けられている。凹部69aは、モールド部材40の側面43aに対して反対側に凹んでいる。ケース60の側面67bには、凹部69bが設けられている。凹部69bは、モールド部材40の側面43bに対して反対側に凹んでいる。
モールド部材40の側面43aには、凸部45aが設けられている。凸部45aは、ケース60の側面67a側に突起している。モールド部材40の側面43bには、凸部45bが設けられている。凸部45bは、ケース60の側面67b側に突起している。凸部45a、45bが突起する方向は、基板10の面方向に対して平行な方向である。
以上説明した本実施形態によれば、凸部45a、45bが凹部69a、69bに圧入された状態で凸部45a、45bが凹部69a、69bに嵌め込まれている。このため、凸部45a、45b、および凹部69a、69bは、上記第5実施形態と同様の効果を得ることができる。
(他の実施形態)
上記第1〜第7の実施形態では、機械的接続部64の先端を熱かしめすることで、基板10を機械的接続部64に固定した例について説明したが、これに代えて、接着剤によって基板10を機械的接続部64に固定してもよく、ネジ締めによって基板10を機械的接続部64に固定してもよい。
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。
S1 電子装置
10 基板
20、30 電子部品
40 モールド部材
41 上面(第1面)
43a、43b 側面(第2面)
42a〜42f、42、68a、68b、69a、69b 凹部
60 ケース
61 底面
66、66a〜66f、45、44a,44b、45a、45b 凸部

Claims (7)

  1. 基板(10)と、前記基板の一面に搭載される電子部品(20、30)と、前記電子部品をモールドするように形成されて前記基板の一面および前記電子部品に接合されているモールド部材(40)と、前記基板を前記電子部品および前記モールド部材とともに収納するケース(60)と、を備え、
    前記モールド部材および前記ケースのうち一方には、他方向に向けて突起する凸部(66、66a〜66f、45、44a、44b、45a、45b)が設けられ、前記他方向には、前記一方に対して反対側に凹む凹部(42a〜42f、42、68a、68b、69a、69b)が設けられており、
    前記凸部が前記凹部に圧入された状態で前記凸部が前記凹部に嵌め込まれていることにより、前記モールド部材と前記ケースとが固定されていることを特徴とする電子装置。
  2. 前記凸部が突起する方向は、前記基板の面方向に対する直交方向であることを特徴とする請求項1に記載の電子装置。
  3. 前記モールド部材は、前記基板の面方向に対して平行に形成されて、かつ前記ケースの底面(61)に対向する第1面(41)を備え、
    前記凸部および前記凹部のうち一方は、前記第1面に設けられており、
    前記凸部および前記凹部のうち前記一方以外の他方は、前記ケースの底面に設けられていることを特徴とする請求項1または2に記載の電子装置。
  4. 前記電子部品は、その作動に伴って熱を発生する発熱部品であり、
    前記ケースには、前記凸部が設けられ、前記モールド部材には、前記凹部が設けられており、
    前記凹部は、前記モールド部材のうち前記基板の面方向に直交する直交方向にて前記発熱部品に対して重なるように設けられており、
    前記凸部の熱電導率は、前記モールド部材の熱電導率よりも大きいことを特徴とする請求項3に記載の電子装置。
  5. 前記ケースの底面からそれぞれ突出するように形成されて、前記基板の四隅を支持する4つの固定部材(64)を備え、
    前記凸部および前記凹部は、前記基板の面方向中央側に位置することを特徴とする請求項3に記載の電子装置。
  6. 前記凸部が突起する方向は、前記基板の面方向に対して平行であることを特徴とする請求項1に記載の電子装置。
  7. 前記モールド部材は、前記基板の面方向に対して直交する第2面(43a、43b)を備え、
    前記ケースの内側には、前記第2面に対向する側面(67a、67b)が設けられており、
    前記凸部および前記凹部のうち一方は、前記第2面に設けられており、
    前記凸部および前記凹部のうち前記一方以外の他方は、前記側面に設けられていることを特徴とする請求項1または6に記載の電子装置。
JP2013132742A 2013-06-25 2013-06-25 電子装置 Expired - Fee Related JP6083334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013132742A JP6083334B2 (ja) 2013-06-25 2013-06-25 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013132742A JP6083334B2 (ja) 2013-06-25 2013-06-25 電子装置

Publications (2)

Publication Number Publication Date
JP2015008215A JP2015008215A (ja) 2015-01-15
JP6083334B2 true JP6083334B2 (ja) 2017-02-22

Family

ID=52338311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013132742A Expired - Fee Related JP6083334B2 (ja) 2013-06-25 2013-06-25 電子装置

Country Status (1)

Country Link
JP (1) JP6083334B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764687B2 (ja) * 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
JP2007173560A (ja) * 2005-12-22 2007-07-05 Calsonic Kansei Corp 2重基板構造
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
KR101203466B1 (ko) * 2006-04-20 2012-11-21 페어차일드코리아반도체 주식회사 전력 시스템 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
JP2015008215A (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
JP4638923B2 (ja) 制御装置
JP6044473B2 (ja) 電子装置およびその電子装置の製造方法
WO2014203521A1 (ja) 電子装置
JP2008098559A (ja) 半導体実装構造及びその実装方法
JP2004153034A (ja) 車載電子機器の筐体構造
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
JP5556531B2 (ja) 電子モジュールの取付構造
JP2005012127A (ja) 電子制御装置
JP2014220921A (ja) コネクタ一体型電子制御装置
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
JP6083334B2 (ja) 電子装置
JP2002093959A (ja) 電子機器の放熱構造
JP2020047765A (ja) 電気機器及び放熱器
JP6171631B2 (ja) 電子装置の製造方法
JP7115385B2 (ja) 回路基板及び、回路基板を含む電気接続箱の製造方法
JP2015002323A (ja) 電子装置
JP2018107414A (ja) 半導体装置およびその製造方法
KR101477357B1 (ko) 반도체 모듈 및 그 제조 방법
JP5062189B2 (ja) 半導体装置の実装構造
JP2015012060A (ja) 電子装置
JP2015008214A (ja) 電子装置
JP2015056521A (ja) 電子装置
WO2014208006A1 (ja) 電子装置およびその電子装置の製造方法
JP5994613B2 (ja) 電子装置の取付構造体
WO2021059914A1 (ja) 電子回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R151 Written notification of patent or utility model registration

Ref document number: 6083334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees