JP2015008214A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2015008214A
JP2015008214A JP2013132741A JP2013132741A JP2015008214A JP 2015008214 A JP2015008214 A JP 2015008214A JP 2013132741 A JP2013132741 A JP 2013132741A JP 2013132741 A JP2013132741 A JP 2013132741A JP 2015008214 A JP2015008214 A JP 2015008214A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
reinforcing beam
insulating layer
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013132741A
Other languages
English (en)
Inventor
竹中 正幸
Masayuki Takenaka
正幸 竹中
沼崎 浩二
Koji Numazaki
浩二 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013132741A priority Critical patent/JP2015008214A/ja
Publication of JP2015008214A publication Critical patent/JP2015008214A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】基板10がケース60に対して共振することを抑制する。
【解決手段】電子装置S1は、基板10の一面11に実装されている電子部品20、・・・32と、基板10を電子部品20、・・・32とともに収納するケース60と、基板10をケース60に対して固定する機械的接続部64とを備える。基板10は、絶縁層15と、導電性膜から構成されている補強梁17とを備える。補強梁17は、機械的接続部64によって60ケースに対して固定されている。このため、補強梁17によって基板10の剛性を向上させることができる。これに加えて、補強梁17が4つの機械的接続部64によってケース60に対して固定されている。
【選択図】図2

Description

本発明は、基板がケース内に収納されてなる電子装置に関するものである。
従来、電子装置において、基板に対してネジ止めされた補強部材としての金属板と、左右両側の内側面にスリット溝が設けられているケースと備え、ケースの両側のスリット溝に基板の両側縁部が嵌め込まれた状態で基板および金属板がケースに収納されたものがある(例えば、特許文献1参照)。
特開2001−298289号公報
上記特許文献1の電子装置では、基板に対して金属板をネジ止めすることにより基板を補強するため、ケースに対する基板の耐振動性を向上させることができるものの、基板以外の別部品として金属板を必要とする。このため、電子装置の構成が複雑になる。
本発明は上記点に鑑みて、簡素な構成で、ケースに対する基板の耐振性を向上させるようにした電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の一面に実装されている電子部品(20、・・・32)と、基板を電子部品とともに収納するケース(60)と、基板をケースに対して固定する固定部材(64)と、を備え、基板は、電気絶縁材料から構成されている絶縁層(15)と、導電性材料によって絶縁層に沿うように形成される導電性膜材から構成されて、かつ絶縁層の一面に接合されている補強梁(17)と、を備え、補強梁は、固定部材によってケースに対して固定されていることを特徴とする。
請求項1に記載の発明によれば、基板には、絶縁層に接合されている補強梁が設けられている。したがって、補強梁によって基板自体の剛性を向上させることができる。これに加えて、補強梁が固定部材によってケースに対して固定されている。このため、ケースに対して基板が共振することを抑制することができる。これにより、簡素な構成で、ケースに対する基板の耐振性を向上させることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子装置S1の断面構成を示す図である。 図1中のII−IIの断面構成を示す図である。 図2中のIII−IIIの断面構成を示す図である。 本発明の第2実施形態における電子装置の断面構成を示す図である。 本発明の第3実施形態における電子装置の断面構成を示す図である。 本発明の第4実施形態における電子装置の断面構成を示す図である。 本発明の第5実施形態における電子装置の断面構成を示す図である。 本発明の第6実施形態における電子装置の断面構成を示す図である。 本発明の第7実施形態における電子装置の断面構成を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1〜図3を参照して、本発明の第1実施形態にかかる電子装置S1の全体構成について説明する。この電子装置S1は、例えば自動車などの車両に搭載され、車両用の各装置を駆動するための装置として適用される。
図1〜図3に示すように、電子装置S1は、基板10、電子部品20、22、24、26、28、30、32、モールド部材40、ヒートシンク50、ケース60、蓋70、および放熱ゲル80などを有した構成とされている。
図1に示すように、基板10は、電子部品20、・・・30、32が実装されると共にモールド部材40にて覆われる一面11と、その反対面となる他面12とを有する板状部材をなすものである。本実施形態では、基板10は、図2に示すように、他面12の形状が面方向に対する直交方向(以下、面直方向という)から視て矩形状の板状部材とされている。
具体的には、基板10は、ガラスクロスにエポキシ樹脂等の電気絶縁性の樹脂材料を含浸してなる絶縁層15を基材とした配線基板とされ、例えば、貫通基板やビルドアップ基板などによって構成されている。本実施形態では、基板10は、電子部品20、・・・30、32およびモールド部材40とともに半導体装置90を構成している。
基板10には、絶縁層15の内層もしくは表層に構成される図示しない配線パターンが形成されており、配線パターンがモールド部材40の外部まで延設されることで、配線パターンを通じて電子部品20、・・・30、32との電気的な接続が図れるようになっている。配線パターンは、銅等の導電性材料によって薄膜状に形成されている導電性膜からなるもので、半導体装置90の電気回路を構成するものである。
ここで、配線パターンのうち絶縁層15側の面の全体が絶縁層15にアンカー効果によって接合されている。アンカー効果は、絶縁層15に配線パターンを成形する際に、絶縁層15に設けられた複数の凹凸に、プレスにより配線パターンを構成する導電性材料が入り込んで配線パターンが絶縁層15上に形成されることにより、配線パターンおよび絶縁層15の間を接合するものである。
また、基板10のうちの長手方向(図1の左右方向)の両側には、配線パターンに繋がる金属メッキなどが施された複数のスルーホール13(図3参照)が備えられている。このスルーホール13を通じて、配線パターンと基板外部との電気的な接続が行えるようになっている。
基板10には、補強梁17が設けられている。補強梁17は、基板10自体の剛性を向上させるためのものである。補強梁17の構造は後述する。
このように構成された基板10が四隅においてケース60に支持されている。本実施形態の場合、基板10の四隅には、貫通孔となる固定用孔14がそれぞれ形成されている。これらの固定用孔14内にケース60の底面61から突出させた機械的接続部64を嵌め込んだ後、機械的接続部64の先端を熱かしめすることで、基板10がケース60の4つの機械的接続部64にそれぞれ固定されている。
電子部品20、・・・30、32は、基板10に実装されることで配線パターンに電気的に接続されるものであり、表面実装部品やスルーホール実装部品などどのようなものであってもよい。本実施形態の場合、電子部品20、・・・30、32として、半導体素子20および受動素子30を例に挙げてある。半導体素子20としては、マイコンや制御素子もしくはIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の発熱が大きいパワー素子等が挙げられる。この半導体素子20は、ボンディングワイヤ21およびはんだ等のダイボンド材22により、基板10の配線パターンに繋がるランドもしくは配線パターンの一部によって構成されたランドに接続されている。また、受動素子30としては、チップ抵抗、チップコンデンサ、水晶振動子等が挙げられる。この受動素子30は、はんだ等のダイボンド材31により基板10に備えられたランドに接続されている。これらの構成により、電子部品20、・・・30、32は、基板10に形成された配線パターンに電気的に接続され、配線パターンに接続されたスルーホール13を通じて外部と電気的に接続可能とされている。
モールド部材40は、基板10の一面11側の電子部品20、・・・30、32をエポキシ樹脂等の熱硬化性樹脂等によりモールドするためのものである。本実施形態では、モールド部材40は、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成されている。本実施形態の場合、基板10の一面11側をモールド部材40で封止しつつ、基板10の他面12側をモールド部材40で封止せずに露出させた、いわゆるハーフモールド構造とされている。
また、モールド部材40は、図1、図3に示すように上面41の形状が矩形状とされ、基板10の相対する二辺、具体的には基板10のうち長手方向と垂直な両辺10a、10b(図2参照)を露出させるように、この両辺よりも内側にのみ形成されている。つまり、基板10の長手方向両端がモールド部材40からはみ出してモールド部材40から露出させられている。モールド部材40の上面41(図1、図3参照)は、基板10の面方向に平行に形成されている面である。モールド部材40から露出させられている部分にスルーホール13が配置されており、このスルーホール13を通じて、基板10に形成された配線パターンと外部との電気的接続が可能とされている。また、基板10の両辺がモールド部材40から露出させられることで、基板10の四隅が露出させられており、このモールド部材40から露出させられた部分において、上記したように基板10がケース60に支持されている。
図1のヒートシンク50は、基板10の他面12側に、接合部材51を介して密着させられている。接合部材51としては、例えば金属フィラーを含有した導電性接着剤、はんだ材料などの導電材料、放熱ゲルや放熱シートなどの絶縁材料を用いている。ヒートシンク50は、電子部品20、・・・30、32が発した熱が基板10の他面12側から伝えられると、それを放熱させる役割を果たすものであり、熱伝導率の高い金属材料、例えば銅などにより構成されている。特に、半導体素子20がIGBTやMOSFETによって構成される場合、これらが発熱素子であることから、多くの熱を発するが、この熱がヒートシンク50に伝えられることで、半導体素子20や受動素子30の高温化が抑制されるようになっている。本実施形態の場合、ヒートシンク50は、放熱ゲル80を介して蓋70に対して熱的に接続されており、基板10の裏面から伝えられた熱を更に放熱ゲル80を通じて蓋70に伝え、蓋70から外部に放熱させるようにしている。
ケース60は、基板10の一面11側に電子部品20、・・・30、32を実装してモールド部材40で封止したものを収容する長方体形状の筐体となるものである。本実施形態の場合、ケース60は、底面61の周囲を側壁面62によって覆った収容凹部63を構成する部材とされ、電子部品20、・・・30、32を実装してモールド部材40で封止した基板10を、一面11側が底面61側を向くようにして収容凹部63内に収容している。
ケース60の底面61には、上記したように基板10を支持する機械的接続部64が固定部材として形成されている。機械的接続部64は、底面61から垂直方向に突出し、部分的に断面寸法が変化させられた段付き棒状部材とされている。具体的には、機械的接続部64は、基板10を固定する前の状態では、底面側の断面寸法が基板10に形成した固定用孔14より大きく、先端側の断面寸法が固定用孔14とほぼ同じもしくは若干小さくされている。このような寸法とされているため、機械的接続部64は、先端側が固定用孔14に挿入されつつ、先端側と底面側との段差部にて基板10を保持する。そして、機械的接続部64の先端側が固定用孔14内に嵌め込まれてから熱かしめされることで、基板10から突き出した部分が固定用孔14よりも断面寸法が大きくされ、その部分と段差部との間に基板10が挟み込まれて支持されている。
なお、機械的接続部64の突き出し量は、側壁面62の高さよりも低くされており、基板10が側壁面62の先端よりも収容凹部63の内側に入り込むようにしてある。
ケース60の底面61には、図2および図3に示すように、複数本の接続端子65が底面61に対して垂直方向に立設されている。例えば、各接続端子65は、銅合金に錫メッキやニッケルメッキが施されたものにより構成されている。複数本の接続端子65は、それぞれ、基板10に形成されたスルーホール13に挿通させられており、はんだ等の接続部材13aを介してスルーホール13に電気的に接続されている。
本実施形態の基板10には、その辺10a(図3参照)に沿うように一列に6個のスルーホール13が配列されている。基板10には、その辺10b(図3参照)に沿うように一列に6個のスルーホール13が配列されている。
ケース60は、基本的にはPPS(ポリフェニレンサルファイド)、PBT(ポリブチレンテレフタレート)等の樹脂をベースとした絶縁体によって構成されているが、ケース60の外部まで延設された配線パターンを備えている。この配線パターンに対して複数本の接続端子65が接続され、各接続端子65および配線パターンを通じて、各電子部品20、・・・30、32が実装された基板10の配線パターンと外部との電気的接続がなされている。
さらに、本実施形態では、ケース60の底面61とモールド部材40の上面41とは互いに対向するように形成されている。
蓋70は、ケース60の開口端、つまり側壁面62の先端に接続されることで、ケース60内を密閉するものである。蓋70は、例えば接着剤などを介してケース60に固定される。本実施形態の場合、蓋70は、熱伝達率の高い金属材料、例えばアルミニウムや銅によって構成されており、矩形板状部材によって構成されている。
放熱ゲル80は、ヒートシンク50と蓋70との間に配置されており、これら両方に接するように配置されることで、ヒートシンク50から蓋70への伝熱を行う。例えば、放熱ゲル80は、熱伝導率の高いシリコーンオイルコンパウンドなどによって構成されている。放熱ゲル80をなくしてヒートシンク50と蓋70とが直接接する構造とすることもできるが、ヒートシンク50の高さ合わせなどが難しく、蓋70を固定する際にヒートシンク50を押圧してしまう可能性があることから、変形自在な放熱ゲル80を備えると好ましい。
次に、本実施形態の基板10の補強梁17について説明する。
補強梁17は、図1、図3に示すように、基板10の他面12側に配置されている。つまり、補強梁17は、基板10のうち電子部品20、・・・30、32が実装される第1の表層に対して裏表に関係にある第2の表層に形成されている。
補強梁17は、絶縁層15の一面15aに沿って延びる帯状の導電性膜からなるものである。導電性膜は、銅等の導電性材料によって薄膜状に形成されている。補強梁17は、基板10の面直方向から視てX字状に形成されている。補強梁17のうち絶縁層15側の面の全体が絶縁層15に上述したアンカー効果によって接合されている。
ここで、絶縁層15は、一面15aがその面直方向から視て4つの角部15b、15c、15d、15e(図3参照)を有する矩形に形成されている。補強梁17の長手方向の4つの端部17b、17c、17d、17eは、それぞれ、4つの角部15b、15c、15d、15eのうち対応する角部側に位置している。つまり、補強梁17の4つの端部17b、17c、17d、17eは、絶縁層15の一面15aの四隅に分散して配置されている。
補強梁17のうち端部17b側には、固定用孔14が貫通している。補強梁17のうち端部17c側には、固定用孔14が貫通している。補強梁17のうち端部17d側には、固定用孔14が貫通している。補強梁17のうち端部17e側には、固定用孔14が貫通している。
ここで、端部毎に固定用孔14内に機械的接続部64の先端側が貫通して当該先端側が熱かしめされている。このことによって、補強梁17のうち端部17b、17c、17d、17e側がケース60の4つの機械的接続部64にそれぞれ固定されている。
以上のようにして、本実施形態にかかる電子装置S1が構成されている。このような電子装置S1は、次のようにして構成される。
まず、配線パターンおよびスルーホール13などが形成された基板10を用意したのち、基板10の一面11上に電子部品20、・・・30、32を実装する。 次に、基板10に実装された電子部品20、・・・30、32をトランスファーモールド法やコンプレッションモールド法によってモールド部材40で封止する。そして、基板10の他面12側に接合部材51を介してヒートシンク50を接合したのち、基板10をケース60の収容凹部63内に、一面11側が底面61側を向くようにして配置する。
このとき、スルーホール13に複数の接続端子65が挿入され、4つの固定用孔14内に機械的接続部64の先端がそれぞれ嵌め込まれるようにする。その後、4つの機械的接続部64の先端をそれぞれ熱かしめする。このことにより、補強梁17の端部17b、17c、17d、17eがケース60の4つの機械的接続部64にそれぞれ固定される。これと共に、はんだ付けなどによりスルーホール13と複数の接続端子65とを接続部材13aにて接続する。最後に、ヒートシンク50の表面に放熱ゲル80を配置したのち、その上に蓋70を配置し、蓋70とケース60の側壁面62との間を接着剤などによって固定することで、本実施形態にかかる電子装置S1が完成する。
以上説明した本実施形態によれば、電子装置S1は、基板10の一面11に実装されている電子部品20、・・・32と、基板10を電子部品20、・・・32とともに収納するケース60と、基板10をケース60に対して固定する機械的接続部64とを備える。基板10は、電気絶縁材料から構成されている絶縁層15と、導電性材料によって絶縁層15に沿うように形成されている導電性膜から構成されている補強梁17とを備える。補強梁17のうち絶縁層15側の面の全体がアンカー効果によって絶縁層15に接合されている。補強梁17は、機械的接続部64によって60ケースに対して固定されている。
ここで、補強梁17が基板10に設けられていない場合において、基板10の四隅が機械的接続部64によってケース60に固定されている場合には、基板10がその面直方向に共振する場合がある。
これに対して、本実施形態では、基板10には、絶縁層15に接合されている補強梁17が設けられている。このため、補強梁17によって基板10自体の剛性を向上させることができる。これに加えて、補強梁17が4つの機械的接続部64によってケース60に対して固定されている。このため、よって、基板10がケース60に対して共振することを抑制することができる。これにより、簡素な構成で、基板10として耐振性の優れた構造を提供することができる。
(第2実施形態)
本第2実施形態では、上記第1実施形態の補強梁17を用いて電子部品20の放熱性を高める例について説明する。
図4に本実施形態の電子装置S1の断面図を示す。図4は図2に相当する園面図である。
本実施形態の補強梁17の中央部は、絶縁層15(すなわち、基板10)の面方向中央部に位置している。電子部品20は、基板10の一面11のうち面方向中央部に位置している。このため、補強梁17と電子部品20とが基板10の面直方向で重なるように配置されている。
このように構成される本実施形態では、電子部品20は、発熱素子として、その作動に伴って熱を発生する。このため、電子部品20から発生した熱は、絶縁層15を通して補強梁17に伝わり、この熱は補強梁17→接合部材51→ヒートシンク50→放熱ゲル80→蓋70の順に伝達されて、ケース60の外側に放出される。したがって、電子部品20の放熱性を高めることができる。
(第3実施形態)
上記第1、第2の実施形態では、補強梁17をX字状に形成した例について説明したが、これに代えて、本第3実施形態では、十字状に補強梁17を形成した例について説明する。
図5に本実施形態の電子装置S1の断面図を示す。図5は図2に相当する断面図である。
補強梁17は、絶縁層15の一面15aに沿って延びる導電性膜を用いることにより、基板10の面直方向から視て4つの端部17b、17c、17d、17eを有する十字状に形成されている。
本実施形態の基板10は、モールド部材40から4つの辺が露出するように形成されている。絶縁層15の一面15aは、その面方向に対する直交方向から視て4つの辺15f、15g、15h、15iを有する矩形に形成されている。このため、絶縁層15の辺15f、15g、15h、15iは、モールド部材40から露出している。補強梁17の長手方向の4つの端部17b、17c、17d、17eは、それぞれ、4つの辺15f、15g、15h、15iのうち対応する辺の長手方向中央部側に位置する。
具体的には、補強梁17の端部17bは、辺15fの長手方向中央部側に位置する。補強梁17の端部17cは、辺15gの長手方向中央部側に位置する。補強梁17の端部17dは、辺15hの長手方向中央部側に位置する。補強梁17の端部17dは、辺15iの長手方向中央部側に位置する。
補強梁17の端部17b、17c、17d、17eには、固定用孔14がそれぞれ設けられている。このため、固定用孔14を貫通した機械的接続部64の先端が熱かしめされることによって、補強梁17が4つの機械的接続部64にそれぞれ固定されている。
(第4実施形態)
上記第1、第2の実施形態では、補強梁17をX字状に形成した例について説明したが、これに代えて、本第4実施形態では、H字状に補強梁17を形成した例について説明する。
図6に本実施形態の電子装置S1の断面図を示す。図6は図2に相当する断面図である。
補強梁17は、絶縁層15の一面15aに沿って延びる導電性膜を用いることにより、基板10の面直方向から視てH字状に形成されている。補強梁17は、絶縁層15の一面15aに沿って互いに平行に延びる導電性膜17A、17Bと、導電性膜17A、17Bのうち一方の長手方向中央部から他方の長手方向中央部に延びる導電性膜17Cとを備える。導電性膜17A、17B、17Cは、基板10の面方向に対する直交方向から視てH字状を形成している。
ここで、導電性膜17Aの端部17bは、角部15b側に位置している。導電性膜17Bの端部17cは、角部15c側に位置している。導電性膜17Bの端部17dは、角部15d側に位置している。導電性膜17Aの端部17eは、角部15e側に位置している。つまり、補強梁17の4つの端部17b、17c、17d、17eは、絶縁層15の一面15aの四隅に分散して配置されている。
補強梁17の端部17b、17c、17d、17eには、上記第3実施形態と同様に、固定用孔14がそれぞれ設けられている。このため、固定用孔14を貫通した機械的接続部64の先端が熱かしめされることによって、補強梁17が4つの機械的接続部64にそれぞれ固定されている。
(第5実施形態)
上記第1〜第4の実施形態では、補強梁17を基板10の他面12側の表層に配置した例について説明したが、これに代えて、本第5実施形態では、補強梁17を基板10の内層に配置した例について説明する。
図7に本実施形態の電子装置S1の断面図を示す。図7は図3に相当する断面図である。補強梁17は、基板10を構成する絶縁層15A、15Bの間に狭持されている。絶縁層15A、15Bは、上記第1実施形態の絶縁層15と同様にガラスクロスにエポキシ樹脂等の電気絶縁性の樹脂材料を含浸したものである。
補強梁17のうち絶縁層15A側の面の全体が絶縁層15Aにアンカー効果によって接合されている。補強梁17のうち絶縁層15B側の面の全体が絶縁層15Aにアンカー効果によって接合されている。
(第6実施形態)
上記第1〜第4の実施形態では、補強梁17を基板10の他面12側の表層に配置した例について説明したが、これに代えて、本第6実施形態では、補強梁17を基板10の一面11側の表層に配置した例について説明する。
図8に本実施形態の電子装置S1の断面図を示す。図8は図3に相当する断面図である。
(第7実施形態)
本第7実施形態では、上記第1実施形態の補強梁17と上記第5の実施形態の補強梁17とを組み合わせた例について説明する。
図9に本実施形態の電子装置S1の断面図を示す。図9は図3に相当する断面図である。基板10には、絶縁層15A、15B以外に2つの補強梁17が設けられている。2つの補強梁17のうち一方の補強梁17は、基板10の他面12側に配置されている。つまり、2つの補強梁17のうち一方の補強梁17は、絶縁層15Bに対して他面12側に配置されている。2つの補強梁17のうち一方の補強梁17以外の他方向の補強梁17は、絶縁層15A、15Bの間に狭持されている。すなわち、基板10には、絶縁層15A、15Bとともに、2つの補強梁17が積層されている。
(他の実施形態)
上記第1〜7実施形態では、基板10に対して1つの補強梁17、或いは2つの補強梁17を設けた例について説明したが、これに代えて、3つ以上の補強梁17を基板10に設けてもよい。
上記第1〜7実施形態では、基板10の絶縁層15をガラスクロスにエポキシ樹脂等の電気絶縁性の樹脂材料を含浸したものを用いた例について説明したが、これに代えて、セラミック基板の各種の絶縁性基板を絶縁層15として用いてもよい。
上記第1〜7実施形態では、複数本の接続端子65をはんだによってスルーホール13に電気的に接続した例について説明したが、これに代えて、複数本の接続端子65を基板10に対してプレスフィット接続で接続してもよい。
上記第1〜7実施形態では、機械的接続部64の熱かしめによって補強梁17(つまり、基板10)をケース60に固定した例について説明したが、これに代えて、ネジ締め、はんだ付け、ろう付け等によって補強梁17(つまり、基板10)をケース60に固定してもよい。
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。
S1 電子装置
10 基板
17 補強梁
20・・32 電子部品
60 ケース
64 機械的接続部(固定部材)

Claims (14)

  1. 基板(10)と、
    前記基板に実装されている電子部品(20、・・・32)と、
    前記基板を前記電子部品とともに収納するケース(60)と、
    前記基板を前記ケースに対して固定する固定部材(64)と、を備え、
    前記基板は、電気絶縁材料から構成されている絶縁層(15、15A、15B)と、導電性材料によって前記絶縁層の一面に沿うように形成されている導電性膜から構成されて、かつ前記絶縁層の一面に接合されている補強梁(17)と、を備え、
    前記補強梁は、前記固定部材によって前記ケースに対して固定されていることを特徴とする電子装置。
  2. 前記補強梁のうち前記絶縁層側の面の全体が前記絶縁層に接合されていることを特徴とする請求項1に記載の電子装置。
  3. 前記補強梁は、前記基板の面方向に対する直交方向から視てX字状に前記導電性膜が形成されているものであることを特徴とする請求項1または2に記載の電子装置。
  4. 前記絶縁層の一面は、その面方向に対する直交方向から視て矩形に形成されており、
    前記補強梁のうち、前記導電性膜の長手方向の4つの端部(17b、17c、17d、17e)は、それぞれ、前記絶縁層の一面の四隅に分散して位置することを特徴とする請求項3に記載の電子装置。
  5. 前記補強梁は、前記基板の面方向に対する直交方向から視て十字状に前記導電性膜が形成されているものであることを特徴とする請求項1または2に記載の電子装置。
  6. 前記絶縁層の一面は、その面方向に対する直交方向から視て4つの辺(15f、15g、15h、15i)を有する矩形に形成されており、
    前記補強梁のうち、前記導電性膜の長手方向の4つの端部(17b、17c、17d、17e)は、それぞれ、前記4つの辺のうち対応する辺の長手方向中央部側に位置することを特徴とする請求項5に記載の電子装置。
  7. 前記補強梁のうち前記4つの端部側は、それぞれ、前記固定部材によって前記ケースに対して固定されていることを特徴とする請求項4または6に記載の電子装置。
  8. 前記補強梁は、前記絶縁層の一面に沿って互いに平行に延びる第1、第2の前記導電性膜(17A、17B)と、前記第1、第2の導電性膜のうち一方の導電性膜の長手方向中央部から他方の導電性膜の長手方向中央部に延びる第3の前記導電性膜(17C)とを備え、
    前記第1、第2、第3の導電性膜は、前記基板の面方向に対する直交方向から視てH字状を形成していることを特徴とする請求項1または2に記載の電子装置。
  9. 前記絶縁層の一面は、その面方向に対する直交方向から視て矩形に形成されており、
    前記第1の導電性膜の長手方向の一端および他端と、前記第2の導電性膜の長手方向の一端および他端とは、それぞれ、前記絶縁層の一面の四隅に分散して位置することを特徴とする請求項8に記載の電子装置。
  10. 前記第1の導電性膜の長手方向の一端側および他端側と、前記第2の導電性膜の長手方向の一端側および他端側とは、それぞれ、前記固定部材によって前記ケースに対して固定されていることを特徴とする請求項9に記載の電子装置。
  11. 前記補強梁は、前記基板のうち前記電子部品が実装されている表層に形成されていることを特徴とする請求項1ないし10のいずれか1つに記載の電子装置。
  12. 前記補強梁は、前記基板のうち前記電子部品が実装されている第1表層に対して裏表の関係にある第2表層に形成されていることを特徴とする請求項1ないし10のいずれか1つに記載の電子装置。
  13. 前記補強梁は、前記基板の内層に形成されていること特徴とする請求項1ないし12のいずれか1つに記載の電子装置。
  14. 前記電子部品は、その作動に伴って熱を発生する発熱部品であり、
    前記補強梁は、前記基板の面方向に対する直交方向で前記発熱部品に重なるように配置されていることを特徴とする請求項1ないし13のいずれか1つに記載の電子装置。
JP2013132741A 2013-06-25 2013-06-25 電子装置 Pending JP2015008214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013132741A JP2015008214A (ja) 2013-06-25 2013-06-25 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013132741A JP2015008214A (ja) 2013-06-25 2013-06-25 電子装置

Publications (1)

Publication Number Publication Date
JP2015008214A true JP2015008214A (ja) 2015-01-15

Family

ID=52338310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013132741A Pending JP2015008214A (ja) 2013-06-25 2013-06-25 電子装置

Country Status (1)

Country Link
JP (1) JP2015008214A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283144A (ja) * 2002-03-27 2003-10-03 Minolta Co Ltd 回路基板の放熱構造
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009239109A (ja) * 2008-03-27 2009-10-15 Sharp Corp 電子部品配線基板および部品実装モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283144A (ja) * 2002-03-27 2003-10-03 Minolta Co Ltd 回路基板の放熱構造
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009239109A (ja) * 2008-03-27 2009-10-15 Sharp Corp 電子部品配線基板および部品実装モジュール

Similar Documents

Publication Publication Date Title
JP6252871B2 (ja) 回路構成体及び電気接続箱
JP5788585B2 (ja) 電子モジュールおよびその製造方法
KR101444550B1 (ko) 반도체 모듈
JP6044473B2 (ja) 電子装置およびその電子装置の製造方法
JP2013004953A (ja) 電子制御装置
CN108293311B (zh) 电气接线盒
JP6432792B2 (ja) 回路構成体及び電気接続箱
JP2016152349A (ja) 回路構成体
JP2015207582A (ja) 電力半導体装置およびその製造方法
JP5788584B2 (ja) 電子モジュールおよびその製造方法
WO2014203521A1 (ja) 電子装置
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
JP2014220921A (ja) コネクタ一体型電子制御装置
CN112056011B (zh) 电路结构体及电连接箱
JP6171631B2 (ja) 電子装置の製造方法
KR20140079935A (ko) 반도체 모듈 및 그 제조 방법
JP2015008214A (ja) 電子装置
JP2015002323A (ja) 電子装置
JP6083334B2 (ja) 電子装置
KR20030063178A (ko) 전기 장치
JP2015012060A (ja) 電子装置
JP2015056521A (ja) 電子装置
WO2014208006A1 (ja) 電子装置およびその電子装置の製造方法
WO2019216366A1 (ja) 回路構成体
JP2004207384A (ja) 電子部品ユニットの放熱構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228