CN108141976B - 外壳、半导体装置和外壳的制造方法 - Google Patents

外壳、半导体装置和外壳的制造方法 Download PDF

Info

Publication number
CN108141976B
CN108141976B CN201780002961.8A CN201780002961A CN108141976B CN 108141976 B CN108141976 B CN 108141976B CN 201780002961 A CN201780002961 A CN 201780002961A CN 108141976 B CN108141976 B CN 108141976B
Authority
CN
China
Prior art keywords
housing
protrusion
projection
peripheral wall
housing according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780002961.8A
Other languages
English (en)
Other versions
CN108141976A (zh
Inventor
丸山力宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108141976A publication Critical patent/CN108141976A/zh
Application granted granted Critical
Publication of CN108141976B publication Critical patent/CN108141976B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Casings For Electric Apparatus (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在通过粘合剂将外壳主体和盖体固定的情况下，需要涂布粘合剂并使外壳主体和盖体粘合，通过加热等使粘合剂硬化的工序，装置的制造花费时间。另外，在通过卡合爪将外壳主体和盖体固定的情况下，如果形成卡合爪这样的细微的形状，则装置的制造花费时间。本发明提供外壳和具备该外壳的半导体装置，所述外壳具备：第1部件；和，与第1部件卡合而在内部形成容纳空间的第2部件，并且第1部件具有从第1部件向第2部件侧延伸，并且使端部从与第1部件侧相反的一侧溃缩而将第2部件固定于第1部件的突起部。

Description

外壳、半导体装置和外壳的制造方法
技术领域
本发明涉及外壳、半导体装置和外壳的制造方法。
背景技术
已知有使多个功率半导体元件容纳在树脂制的外壳的装置。该外壳具备：具有开口部并且容纳半导体元件的箱形的外壳主体、和覆盖开口部的盖体。这些外壳主体和盖体通过粘合剂、卡合爪或者螺钉被彼此固定(例如，参照专利文献1、2)。
专利文献1：日本特开平4-342158号公报
专利文献2：日本特开2007-36896号公报
专利文献3：日本特开2009-130169号公报
技术问题
然而，在通过粘合剂将外壳主体和盖体固定的情况下，需要涂布粘合剂并使外壳主体和盖体粘合，并通过加热等使粘合剂硬化的工序，从而装置的制造花费时间。另外，在通过卡合爪将外壳主体和盖体固定的情况下，如果形成卡合爪这样的细微的形状，则装置的制造花费时间。
发明内容
(技术方案1)
在本发明的第1方面中，提供外壳。外壳可以具备第1部件。外壳可以具备与第1部件卡合而在内部形成容纳空间的第2部件。第1部件可以具有从第1部件侧向第2部件侧延伸，并且从与第1部件侧相反的一侧溃缩而将第2部件固定于所述第1部件的突起部。
(技术方案2)
第1部件可以是具有容纳空间的开口部的外壳主体。第2部件可以是覆盖开口部的盖体。
(技术方案3)
突起部可以设置为与第2部件的外缘部的至少一部分对应。
(技术方案4)
第2部件可以在第2部件的外缘部的边具有用于使突起部通过的缺口部。
(技术方案5)
第2部件可以在第2部件的外缘部的角部具有用于使突起部通过的缺口部。
(技术方案6)
缺口部的从与第1部件侧相反的一侧观察时的形状可以为多边形和局部圆形中的一个。
(技术方案7)
突起部可以包围第2部件的整个外周。
(技术方案8)
第2部件可以具有使突起部通过的贯通孔。
(技术方案9)
贯通孔的从与第1部件侧相反的一侧观察时的形状为多边形和圆形中的一个。
(技术方案10)
第2部件可以在与第1部件侧相反的一侧的与突起部相邻的位置的至少一部分具有卡定面，该卡定面通过突起部的从与第1部件侧相反的一侧发生溃缩的端部而卡定。
(技术方案11)
第2部件可以在与第1部件侧相反的一侧，在与突起部相邻的位置的多个部分具有所述卡定面。
(技术方案12)
第2部件可以在与突起部相邻的位置的至少一部分具有空隙部，该空隙部容纳突起部的从与第1部件侧相反的一侧发生溃缩的端部。
(技术方案13)
突起部的从与第1部件侧相反的一侧发生溃缩的端部可以与第2部件的与第1部件侧相反的一侧的部分中的、与突起部相邻的位置的部分形成为齐平。
(技术方案14)
第1部件可以是具有设置在容纳空间的开口部而容纳第2部件的框部的外壳主体。第2部件可以是嵌入到框部而覆盖容纳空间的盖体。突起部可以沿框部的内表面延伸。
(技术方案15)
突起部由热塑性树脂形成。
(技术方案16)
在本发明的第2方面中提供半导体装置。半导体装置可以具备第1方面的外壳。半导体装置可以具备容纳在外壳的容纳空间的基板。半导体装置可以具备搭载在基板的半导体元件。
(技术方案17)
半导体装置还可以具备在容纳空间内密封基板的上侧的凝胶材料。
(技术方案18)
在本发明的第2方面中提供外壳的制造方法。外壳的制造方法可以具备制造第1部件和与第1部件卡合而在内部形成容纳空间的第2部件的工序。外壳的制造方法可以具备使第1部件和第2部件嵌合的工序。外壳的制造方法可以具备使设置在第1部件并从第1部件侧向第2部件侧延伸的突起部的、向第2部件中的与第1部件侧相反的一侧的面突出的端部发生溃缩，并将第2部件固定于第1部件的工序。
(技术方案19)
将第2部件固定于第1部件的工序可以通过超声波振动和加热中的至少一种使端部发生溃缩。。
(技术方案20)
制造第1部件和第2部件的工序可以在溃缩前的端部形成头细的顶部。
应予说明，上述发明内容并未列举出本发明的全部特征。另外，这些特征的重新组合也包括在本发明中。
附图说明
图1是本实施方式的外壳的立体图。
图2是本实施方式的外壳的分解立体图。
图3是在本实施方式的半导体装置中表示在外壳内容纳基板和半导体元件的状态的截面图。
图4(a)是用于说明第1部件和第2部件的固定的图。
图4(b)是用于说明第1部件和第2部件的固定的图。
图4(c)是用于说明第1部件和第2部件的固定的图。
图4(d)是用于说明第1部件和第2部件的固定的图。
图5是表示本实施方式的半导体装置的电路图。
图6是说明本实施方式的外壳的制造方法的流程图。
图7(a)是变形例(1)中的突起部的侧视图。
图7(b)是变形例(1)中的突起部的侧视图。
图8(a)是表示变形例(2)的缺口部的图。
图8(b)是表示变形例(2)中的缺口部的图。
图8(c)是表示变形例(2)中的缺口部的图。
图9(a)是表示变形例(3)中的缺口部的图。
图9(b)是表示变形例(3)中的缺口部的图。
图10(a)是表示变形例(4)中的缺口部的图。
图10(b)是表示变形例(4)中的缺口部的图。
图10(c)是表示变形例(4)中的缺口部的图。
图11是表示变形例(5)中的缺口部和突起部的图。
图12(a)是表示变形例(6)中的第2部件的图。
图12(b)是表示变形例(6)中的第2部件的图。
图12(c)是表示变形例(6)中的第2部件的图。
图13是表示在变形例(7)的半导体装置中在外壳内容纳基板和半导体元件的状态的截面图。
符号说明
1：半导体装置，2：外壳，3：第1部件，4：第2部件，5：基板，6：半导体元件，10：散热板，11：端子，12：键合线，30：开口部，31：框部，40：缺口部，41：空隙部，42：卡定面，53：焊锡，60：温度感应用二极管，61：RC-IGBT元件，62：续流二极管，100：容纳空间，101：凝胶材料，302：周壁部，310：座部，321：第1侧部，322：第2侧部，323：第3侧部，324：第4侧部，350：突起部，351：端部，400：贯通孔，520：绝缘基板，521：导电层，522：导热层，600：桥臂，601：外部输出端子
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并不限定权利要求涉及的发明。另外，实施方式中说明的特征的全部组合对于发明的技术方案而言不是必须的。
本实施方式的外壳具备彼此卡合而在内部形成容纳空间的第1部件和第2部件。第1部件具有向第2部件侧延伸的突起部，该突起部的端部从与第1部件侧相反的一侧溃缩而将第2部件固定于第1部件。由此，仅通过使突起部的端部发生溃缩就能够使第1部件和第2部件固定。
[1.外壳]
图1是本实施方式的外壳2的立体图。另外，图2是本实施方式的外壳2的分解立体图。应予说明，图2中，省略后述的半导体元件6等的图示。
外壳2具备第1部件3和与第1部件3卡合而在内部形成容纳空间100的第2部件4。例如，通过这些第1部件3和第2部件4，外壳2可以形成为在内部具有容纳空间100的箱形或者框形，作为一例可以形成为扁平的立方体形。另外，外壳2可以整体由树脂形成。作为树脂，可以使用例如选自聚对苯二甲酸丁二醇酯(PBT)、聚丙烯酸丁酯(PBA)、聚苯硫醚(PPS)、聚酰胺(PA)和丙烯腈-丁二烯-苯乙烯(ABS)等中的一种树脂。在该树脂中可以含有用于提高强度和/或功能性的填充物(例如玻璃填充物)。
[1-1.第1部件]
第1部件3可以是具有容纳空间100的开口部30的外壳主体。开口部30是在由第1部件3形成的容纳空间100中在第2部件4侧开口的部分。作为一例，第1部件3可以是位于外壳2的下部的框或者箱。
例如，第1部件3可以具有形成开口部30的环形的周壁部302。周壁部302具有第1侧部321、第2侧部322、第3侧部323和第4侧部324，其中第1侧部321和第2侧部322彼此对置，优选为平行。另外，第3侧部323和第4侧部324彼此对置，优选为平行。在本实施方式中，第1侧部321和第2侧部322比第3侧部323和第4侧部324短。在这些第1侧部321～第4侧部324中，可以埋入有与后述的半导体元件6等电连接的端子11。
另外，优先地，第1部件3可以具有设置在容纳空间100的开口部30而容纳第2部件4的框部31。例如，在周壁部302的内周部，可以形成有与第2部件4的外形对应的形状的框部31，以在内侧嵌入有第2部件4。
以上的第1部件3具有从第1部件3侧向第2部件4侧延伸的突起部350。这里，从第1部件3侧向第2部件4侧延伸可以是指与容纳空间100的深度方向或者周壁部302的高度方向等平行或者大致平行地延伸。作为一例，突起部350可以沿框部31的内表面延伸。更具体地，突起部350可以在远离框部31的内表面的状态下延伸，也可以在与框部31的内表面接触的状态或者一体化的状态下延伸。
该突起部350可以与第2部件4的外缘部的至少一部分对应而设置1个或多个，例如，可以在框部31内的各位置中彼此对置的对置位置设置2个。作为一例，突起部350分别在第1侧部321和第2侧部322各设置1个。更具体地，在第1侧部321和第2侧部322的中间部，用于载置第2部件4的座部310分别形成在框部31的内周部的下部分，在该座部310的上表面可以设置突起部350。其中，突起部350可以设置在周壁部302的上表面，也可以设置在容纳空间100的底面(例如后述的散热板10的上表面)，还可以设置为从周壁部302的内周面(例如框部31的内周面)向内侧突出。
这样的突起部350在第1部件3和第2部件4形成有容纳空间100的状态下，经由第2部件4中的后述的缺口部40或者贯通孔400，使端部351在与第1部件3侧相反的一侧(图中的上侧。作为一例也可以称为上表面侧)露出。另外，突起部350的端部351从上表面侧发生溃缩，由此将第2部件4固定到第1部件3。应予说明，后面使用图4(a)～图4(d)说明第1部件3和第2部件4的固定的详细情况。
这样的突起部350可以由例如选自聚对苯二甲酸丁二醇酯(PBT)、聚丙烯酸丁酯(PBA)、聚苯硫醚(PPS)、聚酰胺(PA)和丙烯腈-丁二烯-苯乙烯(ABS)等中的一种热塑性树脂形成。在该树脂中还可以含有用于提高强度和/或功能性的填充物(例如玻璃填充物)。优选地，突起部350通过与第1部件3相同的树脂材料而一体地形成。但是，突起部350可以由焊锡等金属形成。
[1-2.第2部件]
第2部件4可以是覆盖容纳空间100的开口部30的盖体，优选地，被嵌入到第1部件3的框部31而覆盖容纳空间100。例如，第2部件4形成为矩形板状。
该第2部件4在外缘部的边(边缘)可以具有用于使突起部350通过的缺口部40。由此，例如以使突起部350通过缺口部40的方式使第1部件3和第2部件4对置，由此第1部件3和第2部件4被嵌合。缺口部40从上表面侧观察时的形状、即俯视下的形状可以为多边形状，作为一例为方形。
为了将第1部件3和第2部件4进行固定，以上的缺口部40与突起部350卡合。对于第1部件3和第2部件4的固定而言，后面使用图4(a)～图4(d)说明详细情况。
[2.半导体装置]
在以上的外壳2的容纳空间100中，可以容纳有1个或多个基板5、搭载在1个或多个基板5的1个或多个半导体元件6。由此，形成具备外壳2、基板5和半导体元件6的半导体装置1。作为半导体装置1的一例，可以是内置IGBT或者纵向型MOSFET等晶体管、和/或FWD等二极管的半导体元件6而成的IGBT模块或功率模块等。作为这样的IGBT模块等的一例，可以列举出驱动电机的逆变器装置。
图3是表示在本实施方式的半导体装置1中在外壳2内容纳基板5和半导体元件6的状态的截面图。如该图所示，除了基板5和半导体元件6，半导体装置1还可以具有散热板10、端子11和键合线12等。
基板5可以具有绝缘基板520、分别形成在绝缘基板520的上表面和下表面的导电层521和导热层522。绝缘基板520使导电层521和下部的散热板10电绝缘。例如，绝缘基板520为陶瓷板。导电层521具有由铜箔等形成的电路，利用焊锡53与上部的半导体元件6电连接。导热层522由铜等金属形成，隔着焊锡53接合到散热板10上。
半导体元件6可以在两个表面具有电极，例如形成在基板5侧的表面的电极可以与导电层521电连接，形成在与基板5侧相反的一侧的表面的电极经由后述的键合线12可以与端子11连接。作为一例，在半导体装置1为三相输出的逆变器装置的情况下，各半导体元件6可以是构成电桥臂(arm)的IGBT(绝缘栅双极型晶体管；Insulated Gate BipolarTransistor)和FWD(续流二极管；Free Wheeling Diode)。在此情况下，半导体元件6可以在基板5一侧具有作为主电极的发射电极，在与基板5侧相反的一侧的表面具有作为主电极的集电极和作为控制电极的栅电极等，其中控制电极可以经由后述的键合线12与端子11连接。应予说明，后面详细描述关于其它电极的连接和半导体装置1的电路结构。
散热板10隔着基板5对半导体元件6进行冷却。例如，散热板10可以是铜板等的金属板，可以在覆盖外壳2的内部底面的状态下粘接在第1部件3中的周壁部302的下表面。
端子11将半导体元件6的电极(例如IGBT的栅电极等控制电极)向外壳2的外部引出。例如，端子11可以具有弯曲的L字形并且中间部埋入到周壁部302。并且，端子11的一端可以从周壁部302的上端向上方延伸，另一端可以从周壁部302的内周面向容纳空间100的内部延伸。作为这样的端子11，可以使用例如在作为导电材料的铜、铜合金(黄铜、磷青铜、C194铜合金等)、铝、铜-铝复合材料进行导电镀覆而成的部件。
键合线12将半导体元件6的上表面的控制电极(例如栅电极)和端子11电连接。应予说明，键合线12可以隔着导电层521将控制电极与端子11电连接。作为这样的键合线12，可以使用例如铝制的键合线。
应予说明，在容纳有基板5和半导体元件6等的容纳空间100中，为了保护键合线12、端子11和导电层521等，可以充填有凝胶材料101。作为凝胶材料101可以使用硅凝胶等。
[3.第1部件和第2部件的固定]
图4(a)～图4(d)是用于说明第1部件3和第2部件4的固定的图。更具体地，图4(a)、图4(b)是表示未固定有第1部件3和第2部件4的状态的图，图4(a)是俯视图，图4(b)是图4(a)的A-A线截面图。另外，图4(c)、图4(d)是表示固定有第1部件3和第2部件4的状态的图，图4(c)是俯视图，图4(d)是图4(c)的B-B线截面图。
如图4(a)～图4(d)所示，通过使突起部350和缺口部40卡合，第1部件3和第2部件4被彼此固定。例如，如图4(a)、图4(b)所示，第1部件3可以在第1部件3和第2部件4没有被彼此固定的状态下在座部310的上表面具有从第1部件3侧向第2部件4侧延伸的突起部350。
该突起部350可以形成为柱状，并且朝向上表面侧而端部351形成为头细。由此，当使第1部件3和第2部件4对置而嵌合时，使突起部350通过第2部件4的缺口部40的作业容易化。应予说明，突起部350的截面形状、更具体而言在与突起部350的延伸方向正交的面内的截面形状相对于从缺口部40的上表面侧观察的情况的形状可以是相似形状，也可以是不同的。作为一例，本实施方式的突起部350为头细的4棱柱形，截面形状为方形。
如图4(c)、图4(d)所示，以上的突起部350在第1部件3和第2部件4被彼此固定的状态下，可以使端部351从上表面侧发生溃缩而被挤压扩张，与第2部件4的缺口部40卡合。优选的是，突起部350的端部351可以在与突起部350的延伸方向相交的面内放射状地被挤压扩张，进一步优选地，可以向该面内的各方向中，除去开口部30的内壁的方向被均匀地挤压扩张。
另一方面，第2部件4在外缘部的边具有在第1部件3和第2部件4未被彼此固定的状态下用于使突起部350通过的方形的缺口部40。如图4(c)、图4(d)所示，在第1部件3和第2部件4被彼此固定的状态下，该缺口部40可以与突起部350的发生溃缩的端部351卡合。
另外，第2部件4可以在上表面侧的突起部350的相邻位置、换言之用于使突起部350通过的缺口部40的相邻位置的至少一部分、优选为多个部分具有卡定面42。该卡定面42为通过突起部350的发生溃缩的端部351而卡定的面，例如，该卡定面42从上表面侧卡定，以使第2部件4不与第1部件3分离。作为一例，卡定面42以使第2部件朝向突起部350一侧变薄的方式倾斜地设置。其中，卡定面42也可以以使第2部件4朝向突起部350一侧变薄的方式设置为阶梯状。另外，第2部件的上表面其本身也可以不局部倾斜地形成或者形成为阶梯状，还可以作为卡定面42发挥作用。
另外，第2部件4可以在突起部350的相邻位置的至少一部分具有空隙部41。如图4(c)、图4(d)所示，该空隙部41在第1部件3和第2部件4被彼此固定的状态下，容纳突起部350的发生溃缩了的端部351。例如，空隙部41可以通过在突起部350的相邻位置的第2部件4的上表面设置缺而形成，作为一例，第2部件4通过以朝向突起部350一侧变薄的方式设置上述的卡定面42而形成。除此以外或者取而代之，空隙部41可以在突起部350的相邻位置的第2部件4的侧端面设置缺口而形成，作为一例，可以设置上述的缺口部40而形成。
应予说明，由空隙部41形成的空间的体积可以与在第1部件3和第2部件4没有被彼此固定的状态下的突起部350中与第2部件4的上表面相比向与第1部件3侧相反的一侧(图4(b)的上侧)突出的端部351的体积相同。由此，突起部350的发生了溃缩的端部351可以与在第2部件4的上表面侧的部分中与突起部350的相邻位置的部分形成为齐平。其中，由空隙部41形成的空间的体积可以小于也可以大于端部351的体积。
根据以上的外壳2，第1部件3的突起部350从第1部件3侧向第2部件4侧延伸，端部351从上表面侧发生溃缩而使第2部件4与第1部件3彼此固定，因此能够仅通过使突起部350的端部351溃缩而进行固定。因此，与通过粘合剂或者卡合爪进行固定的情况相比，使装置的制造容易化，因此能够缩短制造周期。另外，通过观察突起部350的发生了溃缩的端部351能够确认第1部件3和第2部件4被彼此固定，因此能够使固定不良的检测容易化。
[4.电路结构]
图5是表示本实施方式的半导体装置1的电路图。如该图所示，例如半导体装置1是三相输出的逆变器装置，具有作为进行开关的电桥臂的6个半导体元件6。
作为一例半导体元件6具有温度感应用二极管60和RC-IGBT(Reverse ConductingIGBT：反向导通IGBT)元件61。温度感应用二极管60用于检测半导体元件6的基板的温度。该温度感应用二极管60在基板5侧具有作为控制电极的阳极电极(A)和阴极电极(K)，能够通过测定正向电压来测定基板的温度。
RC-IGBT元件61在与基板5侧相反的一侧具有作为第2电极的发射电极(E)、作为控制电极的栅电极(G)、感应发射电极(S)和发射电极(E)，在基板5侧具有作为第1电极的集电电极(C)。应予说明，发射电极(E)为第2电极并且作为控制电极使用。另外，在发射电极(E)和集电电极(C)之间连接有使电流从发射电极(E)流向集电电极(C)的续流二极管62。
这些半导体元件6通过使2个成为一对而构成桥臂(leg)600。并且，在各桥臂600中的一个半导体元件6(图中，上侧的半导体元件6。也称作上桥臂)的集电电极(C)电连接有直流电源的正电极(P)。另外，另一个半导体元件(图中，下侧的半导体元件6。也称作下桥臂)的发射电极(E)电连接有直流电源的负电极(N)。例如正电极(P)和负电极(N)可以设为贯通外壳2的周壁部302。
另外，使上桥臂的半导体元件6的发射电极(E)和下桥臂的半导体元件6的集电电极(C)电连接。在该连接部电连接有外部输出端子601。例如，外部输出端子601可以贯通外壳2的周壁部302而设置。
另外，各半导体元件6的控制电极(例如栅电极(G)、感应发射电极(S)、发射电极(E)、阳极电极(A)和阴极电极(K))经由上述的键合线12和端子11向外壳2的外部引出。
在这样的电路结构的半导体装置1中，若在正电极和负电极之间施加直流电力的同时对各半导体元件6的栅极端子(G)输入控制信号，则控制半导体元件6中的RC-IGBT元件61的开关动作。由此，从3个桥臂600的外部输出端子601输出U相、V相、W相的交流信号。应予说明，通过温度感应用二极管60测定的温度比基准温度高的情况下，可以以减小发射电流等而减少发热的方式进行控制。
[5.外壳的制造方法]
接着，说明外壳2的制造方法。图6是说明本实施方式的外壳2的制造方法的流程图。
如该图所示，为了制造外壳2，首先制造第1部件3和第2部件4(S100)。例如，在形成第1部件3的突起部350的情况下，在突起部350的端部351可以形成头细的顶部。由此，当在后述的S102中使第1部件3和第2部件4对置而嵌合时，使突起部350通过第2部件4的缺口部40的作业容易化。
这里，在制造好的第1部件3的内部可以容纳基板5和半导体元件6等。另外，在第1部件3中的周壁部302的下表面，可以粘接有散热板10。进一步地，在由第1部件3和散热板10形成的凹部中可以充填有凝胶材料101。在制造埋入有端子11的状态的第1部件3的情况下，例如可以使用在将第1部件3成型的模具内配置端子11之后，将树脂注入到模具内并使其固化的所谓的嵌件成型法。
接着，使第1部件3和第2部件4嵌合(S102)。例如，可以将第2部件4嵌合到第1部件3的框部31。
由此，可以通过第1部件3和第2部件4形成容纳空间100。另外，第1部件3的突起部350通过第2部件4的缺口部40，突起部350的端部351与第2部件4的卡定面42相比可以向与第1部件3侧相反的一侧突出。
接着，使第1部件3的突起部350的端部351溃缩，将第2部件4固定到第1部件3(S104)。例如，可以通过超声波振动和加热中的至少一个使端部351变形而溃缩。应予说明，此时发生变形的端部351可以与第2部件4一体化，也可以不是一体化。
这里，在使用加热使端部351变形的情况下，可以使用例如热铆接装置。另外，在利用超声波振动使端部351变形的情况下，可以使用例如超声波铆接装置等。超声波铆接装置从被称作变幅杆(horn)的共振体向突起部350的端部351施加振动，由此使端部351熔融而变形。
在端部351的变形中使用超声波振动的情况下，由于与使用加热的情况相比易于进行变形速度的控制，所以能够使端部351容易地变形为期望的形状。另外，由于能够加速变形后的端部351的固化，所以能够在直到固化为止的期间防止第2部件4相对于第1部件3的错位。另外，能够改善产品的外观。
通过以上的S100～S104制造外壳2。这里，在制造外壳2后，能够通过来自于外壳2的外侧的目视而判断第1部件3和第2部件4被彼此固定的情况。
例如，可以将俯视下目视到突起部350扩张作为条件来判断第1部件3和第2部件4被彼此固定。另外，可以将俯视下目视到突起部350扩张而覆盖缺口部40作为条件来判断第1部件3和第2部件4被彼此固定。在这些情况下，为了使突起部350的扩张情况的确认容易化，可以预先将突起部350以不同于第2部件4的颜色进行上色，也可以将突起部350设为通过变形而变色。
另外，在突起部350通过变形而变色的情况下，与俯视下的突起部350的扩张情况无关，可以将目视到变色作为条件，判断第1部件3和第2部件4被彼此固定。
其中，为了使发生溃缩的突起部350的端部351不从上表面侧看到，覆盖该端部351的部件可以设置在外壳2。例如，可以在第2部件4的上表面的一个面粘贴有色的膜，也可以在第1部件3和/或第2部件4的突起部350的附近设置用于覆盖该突起部350的罩部件。
根据以上的制造方法，使设置在第1部件3而从第1部件3侧向第2部件4侧延伸的突起部350的端部351溃缩而将第2部件4固定到第1部件3，因此与通过粘合剂或者卡合爪进行固定的情况相比，能够使装置的制造容易化，缩短制造的生产周期。另外，通过目视突起部350的发生溃缩的端部351能够确认第1部件3和第2部件4被彼此固定，因此能够使固定不良的检测容易化。
[6.变形例]
接着，说明上述实施方式的变形例。
[6-1.变形例(1)]
图7(a)、图7(b)是变形例(1)的突起部350的侧视图。更具体地，图7(a)表示第1部件3和第2部件4未被固定的状态下的突起部350。另外，图7(b)表示第1部件3和第2部件4被固定的状态下的突起部350。
如这些图所示，突起部350可以远离框部31(在图7中未图示)的内周缘部而设置在周壁部302。另外，如图7(b)所示，在第1部件3和第2部件4被彼此固定的状态下，端部351可以从上表面侧发生溃缩，分别向框部31的内侧和外侧被挤压扩张，与第2部件4的缺口部40卡合。
[6-2.变形例(2)]
图8(a)～图8(c)是表示变形例(2)中的缺口部40的图。如该图所示，缺口部40的从上表面侧观察时的形状可以是不同于方形的多边形。例如，如图8(a)、图8(b)所示，缺口部40可以为梯形，如图8(c)所示，可以为三角形。
另外，缺口部40可以是从上表面侧观察时靠近第2部件4的边侧的部分比远离该边侧的部分窄的形状，也就是说，朝向边侧变窄的形状(参照图8(a))。在此情况下，突起部350的外周之内、到远离第2部件4一侧的部分为止由缺口部40包围，因此使第1部件3和第2部件4的固定强化。
另外，缺口部40也可以是从上表面侧观察时靠近第2部件4的边侧的部分比远离该边侧的部分宽的形状，也就是说，向边侧扩大的形状(参照图8(b)、图8(c))。在此情况下，当使第1部件3和第2部件4对置而嵌合时，使突起部350通过第2部件4的缺口部40的作业变得容易。
[6-3.变形例(3)]
图9(a)、图9(b)是表示变形例(3)中的缺口部40的图。如该图所示，缺口部40的从上表面侧观察时的形状可以是局部圆形。
例如，如图9(a)所示，缺口部40可以是半圆形，如图9(b)所示，缺口部40可以是比半圆大的局部圆形。另外，缺口部40也可以是比半圆小的局部圆形。在缺口部40为比半圆小的局部圆形的情况下，当使第1部件3和第2部件4对置而嵌合时，将突起部350通过第2部件4的缺口部40的作业变得容易。另外，防止缺口部40和突起部350的相对于卡合部分的应力集中。另一方面，在缺口部40为大于半圆的局部圆形的情况下，可以加强第1部件3和第2部件4的固定。
[6-4.变形例(4)]
图10(a)～图10(c)是表示变形例(4)中的缺口部40的图。如该图所示，缺口部40可以设置在第2部件4的外缘部的角部。例如，该缺口部40的从上表面侧观察时的形状可以是多边形。作为一例，缺口部40如图10(a)所示从上表面侧观察时的形状可以是方形，如图10(b)所示也可以是三角形。另外，缺口部40如图10(c)所示也可以是局部圆形。应予说明，缺口部40在设置于第2部件4的外缘部中的角部的情况下，突起部350可以形成在框部31的角部。
[6-5.变形例(5)]
图11是表示变形例(5)中的缺口部40和突起部350的图。如该图所示，缺口部40可以以遍及第2部件4的整周均匀地形成。换言之，第2部件4可以以对应于缺口部40的尺寸的程度小地形成。
另外，突起部350在第1部件3和第2部件4对置而嵌合的状态下可以包围第2部件4的整个外周。例如，突起部350可以遍及框部31的整周而形成。作为一例，突起部350可以作为框部31而形成，可以在上表面侧具有端部351。该端部351可以以朝向与第1部件3侧相反的一侧而变薄的方式形成，另外，当使第2部件4嵌入到框部31时，与第2部件4的上表面相比向与第1部件3侧相反的一侧突出。另外，该端部351可以通过使端部351从与第1部件3侧相反的一侧发生溃缩而在第2部件4的整个外周与第2部件4卡合，将第2部件4固定到第1部件3。
[6-6.变形例(6)]
图12(a)～图12(c)是表示变形例(6)中的第2部件4的图。如该图所示，除了/取代外缘部的缺口部40，第2部件4可以具有使突起部350通过的贯通孔400。例如，该贯通孔400的从上表面侧观察时的形状可以为多边形。作为一例，如图12(a)所示，贯通孔400的从上表面侧观察时的形状可以为方形，如图12(b)所示，也可以是三角形。另外，如图12(c)所示，贯通孔400可以是圆形。另外，贯通孔400可以设置在第2部件4的外周部，也可以设置在中央部。
应予说明，在贯通孔400设置在第2部件4的情况下，突起部350设置在第1部件3中的与贯通孔400的对置位置。例如，突起部350可以设置在座部310的上表面，也可以设置在容纳空间100的底面(例如散热板10的上表面)，还可以设置为从周壁部302的内周面(例如框部31的内周面)向内侧突出。另外，突起部350可以设置在横断容纳空间100而设置在外壳2内的梁部件(未图示)的上表面。
[6-7.变形例(7)]
图13是表示在变形例(7)的半导体装置1中在外壳2内容纳基板5和半导体元件6的状态的截面图。
如该图所示，半导体装置1可以不具有散热板10。例如，基板5的导热层522可以在外壳2的周壁部302的内侧在与第2部件4侧相反的一侧(下侧)露出。绝缘基板520和周壁部302通过粘合剂固定。
[6-8.其它变形例]
应予说明，在上述实施方式和变形例中，虽然对第1部件3具有形成容纳空间100的周壁部302的情况进行了说明，但第1部件3还可以具有底部。另外，该底部可以由与周壁部302相同或者同类的树脂一体成形，也可以由其它材料形成并被粘附。
另外，虽然说明了在第2部件4嵌入到第1部件3的框部31的状态下使第2部件4和第1部件3固定，但第2部件4也可以在载置于第1部件3的上表面侧的状态下被固定。在此情况下，突起部350可以形成在周壁部302的上表面。
另外，以将第1部件3作为外壳主体，将第2部件4作为盖体进行说明，只要能够使第1部件3和第2部件4彼此卡合而在内部形成容纳空间100，也可以采用其它形状的部件。例如，可以将第1部件3作为平板状的基础部件，将第2部件4作为在第1部件3一侧具有开口的凹状(作为一例为Ω状)的部件。在此情况下，第2部件4在外周部具有缺口部40和/或贯通孔400，第1部件3可以在缺口部40、贯通孔400的对应位置具有突起部350。
以上，使用了实施方式说明了本发明，但本发明的保护范围不限于上述记载于实施方式的范围。对于本领域技术人员，在上述实施方式中，可以进行各种变形或者改良。由权利要求书的记载可知进行了各种变形或者改良的实施方式也包括在本发明的保护范围中。
需要注意的是，对于权利要求书、说明书和附图中表示的装置、系统、程序和方法中的动作、次序、步骤和工序等的各处理的执行顺序而言，只要没有明确表示“在...之前”、“先于”等或者将在先的处理的输出用于在后的处理，就可以以任意的顺序实行。关于权利要求书、说明书和附图中的动作流程，方便起见使用了“首先，”，“接着，”等进行了说明，但不意味着必须以该顺序实行。

Claims (17)

1.一种外壳，其特征在于，具备：
第1部件；和
第2部件，其与所述第1部件卡合而在内部形成容纳空间，
所述第1部件是外壳主体，该外壳主体具有：形成所述容纳空间的开口部的周壁部；埋入所述周壁部，一端从所述周壁部的上端沿所述周壁部的高度方向延伸且另一端向所述第2部件一侧延伸的端子；以及设置在所述周壁部的内周部并且容纳所述第2部件的框部，所述第1部件具有突起部，该突起部形成于所述框部的内周部，从所述第1部件侧向所述第2部件侧延伸并且端部从与所述第1部件侧相反的一侧溃缩而将所述第2部件固定于所述第1部件，
所述突起部设置成与所述第2部件的外缘部的一部分对应，并且沿所述框部的内表面与所述端子平行地延伸，
所述第2部件是嵌入到所述框部并覆盖所述容纳空间的盖体。
2.根据权利要求1记载的外壳，其特征在于，所述第2部件在所述第2部件的外缘部的边具有用于使所述突起部通过的缺口部。
3.根据权利要求1记载的外壳，其特征在于，所述第2部件在所述第2部件的外缘部的角部具有用于使所述突起部通过的缺口部。
4.根据权利要求2或3记载的外壳，其特征在于，所述缺口部的从与所述第1部件侧相反的一侧观察时的形状为多边形和局部圆形中的一个。
5.根据权利要求1记载的外壳，其特征在于，所述突起部包围所述第2部件的整个外周。
6.根据权利要求1记载的外壳，其特征在于，所述第2部件具有使所述突起部通过的贯通孔。
7.根据权利要求6记载的外壳，其特征在于，所述贯通孔的从与所述第1部件侧相反的一侧观察时的形状为多边形和圆形中的一个。
8.根据权利要求1～7中任意一项记载的外壳，其特征在于，所述第2部件在与所述第1部件侧相反的一侧的与所述突起部相邻的位置的至少一部分具有卡定面，该卡定面通过所述突起部的从与所述第1部件侧相反的一侧发生溃缩的端部而卡定。
9.根据权利要求8记载的外壳，其特征在于，所述第2部件在与所述第1部件侧相反的一侧，在与所述突起部相邻的位置的多个部分具有所述卡定面。
10.根据权利要求1～9中任意一项记载的外壳，其特征在于，所述第2部件在与所述突起部相邻的位置的至少一部分具有空隙部，该空隙部容纳所述突起部的从与所述第1部件侧相反的一侧发生溃缩的端部。
11.根据权利要求10记载的外壳，其特征在于，所述突起部的从与所述第1部件侧相反的一侧发生溃缩的端部与所述第2部件的与所述第1部件侧相反的一侧的部分中的、与所述突起部相邻的位置的部分形成为齐平。
12.根据权利要求1～11中任意一项记载的外壳，其特征在于，所述突起部由热塑性树脂形成。
13.一种半导体装置，其特征在于，具备：
记载于权利要求1～12中任意一项的外壳；
容纳在所述外壳的所述容纳空间的基板；以及
搭载在所述基板的半导体元件。
14.根据权利要求13记载的半导体装置，其特征在于，还具备在所述容纳空间内密封所述基板的上侧的凝胶材料。
15.一种外壳的制造方法，其特征在于，所述外壳具有第1部件和与所述第1部件卡合而在内部形成容纳空间的第2部件，所述外壳的制造方法包括：
制造所述第1部件的工序，其中，所述第1部件是外壳主体，该外壳主体具有：形成所述容纳空间的开口部的周壁部；埋入所述周壁部，一端从所述周壁部的上端沿所述周壁部的高度方向延伸且另一端向所述第二部件一侧延伸的端子；以及设置在所述周壁部的内周部并且容纳所述第2部件的框部，所述第1部件具有突起部，该突起部形成于所述框部的内周部，从所述第1部件侧向所述第2部件侧延伸，所述突起部设置成与所述第2部件的外缘部的一部分对应，并且沿所述框部的内表面与所述端子平行地延伸；
制造所述第2部件的工序，其中，所述第2部件是嵌入到所述框部并覆盖所述容纳空间的盖体；
使所述第1部件和所述第2部件嵌合的工序；以及
使所述突起部的、向所述第2部件中的与所述第1部件侧相反一侧的面突出的端部发生溃缩而将所述第2部件固定于所述第1部件的工序。
16.根据权利要求15记载的外壳的制造方法，其特征在于，将所述第2部件固定于所述第1部件的工序通过超声波振动和加热中的至少一种使所述端部发生溃缩。
17.根据权利要求15或16记载的外壳的制造方法，其特征在于，制造所述第1部件和所述第2部件的工序在溃缩前的所述端部形成头细的顶部。
CN201780002961.8A 2016-03-22 2017-02-07 外壳、半导体装置和外壳的制造方法 Expired - Fee Related CN108141976B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-056505 2016-03-22
JP2016056505 2016-03-22
PCT/JP2017/004460 WO2017163638A1 (ja) 2016-03-22 2017-02-07 ケース、半導体装置、および、ケースの製造方法

Publications (2)

Publication Number Publication Date
CN108141976A CN108141976A (zh) 2018-06-08
CN108141976B true CN108141976B (zh) 2020-05-05

Family

ID=59901102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780002961.8A Expired - Fee Related CN108141976B (zh) 2016-03-22 2017-02-07 外壳、半导体装置和外壳的制造方法

Country Status (4)

Country Link
US (1) US10424522B2 (zh)
JP (1) JPWO2017163638A1 (zh)
CN (1) CN108141976B (zh)
WO (1) WO2017163638A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD206651S (zh) * 2020-04-24 2020-08-21 財團法人工業技術研究院 功率模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359547A (ja) * 1991-06-06 1992-12-11 Mitsubishi Electric Corp 半導体組立装置
CN1705430A (zh) * 2004-05-31 2005-12-07 欧姆龙株式会社 收纳箱和其装配方法
CN101399243A (zh) * 2007-09-26 2009-04-01 株式会社东芝 半导体封装及半导体封装的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04342158A (ja) 1991-05-20 1992-11-27 Fuji Electric Co Ltd 半導体装置のパッケージ
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
US6890834B2 (en) * 2001-06-11 2005-05-10 Matsushita Electric Industrial Co., Ltd. Electronic device and method for manufacturing the same
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
WO2005086169A1 (en) 2004-03-05 2005-09-15 Matsushita Electric Industrial Co., Ltd. Optical disk apparatus
JP2005251320A (ja) * 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd 光ディスク装置
EP2428486B1 (en) * 2004-11-04 2021-04-14 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
JP2007036896A (ja) 2005-07-28 2007-02-08 Kyocera Kinseki Corp 圧電部品用容器
US8076576B2 (en) * 2006-11-15 2011-12-13 Daishinku Corporation Electronic component package
WO2008113315A2 (de) * 2007-03-19 2008-09-25 Conti Temic Microelectronic Gmbh Gehäuse mit einem elektronischen bauteil
US8069549B2 (en) * 2007-03-22 2011-12-06 Seiko Epson Corporation Method for sealing a quartz crystal device
EP2019424B1 (de) * 2007-07-26 2016-11-23 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Dichteinrichtung zum Substratträger und Herstellungsverfahren hierzu
JP5292780B2 (ja) 2007-11-26 2013-09-18 日産自動車株式会社 半導体装置
EP2543212B1 (en) 2010-03-05 2016-03-02 Nokia Technologies Oy Handover of direct peer to peer communication
US9364171B2 (en) 2010-12-22 2016-06-14 Veebot Systems, Inc. Systems and methods for autonomous intravenous needle insertion
JP5732286B2 (ja) * 2011-03-16 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102790993B (zh) 2011-05-19 2015-05-20 联芯科技有限公司 一种小区搜索阶段进行频点功率测量的方法及装置
US9076891B2 (en) * 2013-01-30 2015-07-07 Texas Instruments Incorporation Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
JP5795050B2 (ja) * 2013-12-27 2015-10-14 田中貴金属工業株式会社 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法
CN105940489B (zh) 2014-01-17 2019-04-05 富士电机株式会社 半导体模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359547A (ja) * 1991-06-06 1992-12-11 Mitsubishi Electric Corp 半導体組立装置
CN1705430A (zh) * 2004-05-31 2005-12-07 欧姆龙株式会社 收纳箱和其装配方法
CN101399243A (zh) * 2007-09-26 2009-04-01 株式会社东芝 半导体封装及半导体封装的制造方法

Also Published As

Publication number Publication date
JPWO2017163638A1 (ja) 2018-06-14
US10424522B2 (en) 2019-09-24
CN108141976A (zh) 2018-06-08
WO2017163638A1 (ja) 2017-09-28
US20180182678A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
US9761567B2 (en) Power semiconductor module and composite module
JP2017163135A (ja) 半導体モジュール
CN107818955B (zh) 半导体模块及半导体模块的制造方法
EP2775524B1 (en) Method for manufacturing a semiconductor device
CN111373524A (zh) 功率半导体装置及其制造方法
US20050269674A1 (en) Semiconductor equipment having multiple semiconductor devices and multiple lead frames
US9795053B2 (en) Electronic device and method for manufacturing the electronic device
JP2008243970A (ja) 半導体装置およびその製造方法
CN106298700B (zh) 半导体装置
JP6246051B2 (ja) 電力半導体装置およびその製造方法
JP2013171870A (ja) 半導体モジュールとその製造方法
CN108141976B (zh) 外壳、半导体装置和外壳的制造方法
CN108336057B (zh) 半导体装置及其制造方法
JP4634714B2 (ja) パワーモジュールおよびパワーモジュールアセンブリ
US11742251B2 (en) Power semiconductor device including press-fit connection terminal
CN106952882B (zh) 半导体装置及半导体装置的制造方法
JP5857709B2 (ja) 半導体装置
JP2006294973A (ja) 半導体装置
JP2009111319A (ja) 半導体装置および半導体装置の検査方法
WO2019021507A1 (ja) 半導体装置及び半導体モジュール
US20230005801A1 (en) Semiconductor module and method for manufacturing semiconductor module
JP2006310377A (ja) 半導体装置
CN116344482A (zh) 半导体装置及其制造方法
JP2679037B2 (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200505