JP2006310377A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006310377A JP2006310377A JP2005128071A JP2005128071A JP2006310377A JP 2006310377 A JP2006310377 A JP 2006310377A JP 2005128071 A JP2005128071 A JP 2005128071A JP 2005128071 A JP2005128071 A JP 2005128071A JP 2006310377 A JP2006310377 A JP 2006310377A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bus bar
- semiconductor device
- bonding material
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】小型の半導体装置を提供する。
【解決手段】半導体チップ104と、導電性の接合材3を介して半導体チップ104が面接合されるブスバー6ecと、半導体チップ104およびブスバー6ecに接続されてこれら半導体チップ104およびブスバー6ecからの信号を入力または出力する端子群と、ブスバー6ecと端子群を一体化する樹脂モールド7とを備え、端子群は、ボンディングワイヤ4により半導体チップ104と接続される第1の端子と、導電性の接合材31を介してブスバー6ecと面接合される第2の端子52とを有する。
【選択図】図5
【解決手段】半導体チップ104と、導電性の接合材3を介して半導体チップ104が面接合されるブスバー6ecと、半導体チップ104およびブスバー6ecに接続されてこれら半導体チップ104およびブスバー6ecからの信号を入力または出力する端子群と、ブスバー6ecと端子群を一体化する樹脂モールド7とを備え、端子群は、ボンディングワイヤ4により半導体チップ104と接続される第1の端子と、導電性の接合材31を介してブスバー6ecと面接合される第2の端子52とを有する。
【選択図】図5
Description
本発明は、半導体素子が接合されたブスバーと信号入出力用の複数の端子を有する半導体装置に関する。
従来より、この種の半導体装置を用いて、電気自動車の電力変換回路を構成したものが知られている(例えば特許文献1参照)。この特許文献1記載の装置では、ブスバー上に半導体チップを面接合するとともに、ブスバーの側端部近傍に信号入出力用の複数の端子を配設し、これら端子と半導体チップをボンディングワイヤで接続する。
ところで、端子には半導体チップからの信号だけでなく、ブスバーからの信号も入力される。しかしながら、この場合に端子とブスバーをボンディングワイヤで接続したのでは、ブスバーにワイヤボンディングのためのツールスペースが必要となり、ブスバーが大型化して、小型の半導体装置を提供することが困難である。
本発明による半導体装置は、半導体チップと、導電性の接合材を介して半導体チップが面接合されるブスバーと、半導体チップおよびブスバーに接続されてこれら半導体チップおよびブスバーからの信号を入力または出力する端子群と、ブスバーと端子群を一体化する樹脂モールドとを備え、端子群が、ボンディングワイヤにより半導体チップと接続される第1の端子と、導電性の接合材を介してブスバーと面接合される第2の端子とを有することを特徴とする。
本発明によれば、半導体チップと第1の端子をボンディングワイヤにより接続し、ブスバーと第2の端子を導電性の接合材を介して面接合するので、ブスバーと端子をボンディングワイヤで接続するためのスペースが不要となり、半導体装置を小型化することができる。
−第1の実施の形態−
以下、図1〜図8を参照して本発明による半導体装置の第1の実施の形態について説明する。
図1は、第1の実施の形態に係る半導体装置を示す図であり、とくに電気自動車に搭載される三相インバータの回路図を示している。なお、図1では、IGBT101〜106とダイオード201〜206を用いて直流P,Nを交流U,V,Wに変換しているが、トランジスタ、サイリスタ等の半導体チップを用いたものでもよい。
以下、図1〜図8を参照して本発明による半導体装置の第1の実施の形態について説明する。
図1は、第1の実施の形態に係る半導体装置を示す図であり、とくに電気自動車に搭載される三相インバータの回路図を示している。なお、図1では、IGBT101〜106とダイオード201〜206を用いて直流P,Nを交流U,V,Wに変換しているが、トランジスタ、サイリスタ等の半導体チップを用いたものでもよい。
IGBT101〜103のコレクタ(ドレイン)はそれぞれP極用ブスバー6cに接続され、IGBT104〜106のエミッタ(ソース)はそれぞれN極用ブスバー6eに接続されている。IGBT101のエミッタおよびIGBT104のコレクタはそれぞれインバータ出力用(U相)のブスバー6ecに接続され、IGBT102のエミッタおよびIGBT105のコレクタはそれぞれV相用のブスバー6ecに接続され、IGBT103のエミッタおよびIGBT106のコレクタはそれぞれW相用のブスバー6ecに接続されている。なお、IGBT101〜106のゲートは、後述する信号入出力用の端子5(図3参照)に接続されている。各IGBT101〜106にはそれぞれダイオード201〜206が並列に接続されている。
図2は図1の一部(U相のインバータ回路)を示しており、図3はこの回路図に対応した半導体モジュールの平面図,図4の図3のIV-IV線断面図である。なお、V相およびW相に対応した半導体モジュールの構成も同様であり、それらの図示および説明を省略する。本実施の形態では各相毎に半導体モジュールを構成しているが、図1に示すU,V,W相を一体の半導体モジュールとしてもよい。
図3,4においてIGBT101,104のチップ裏面側(ブスバー6c,6ec側)にはコレクタ用電極がそれぞれ形成され、チップ表面側にはエミッタ用電極およびゲート用電極がそれぞれ形成されている。また、ダイオード201,204のチップ裏面側(ブスバー6c,6ec側)にはカソード用電極がそれぞれ形成され、チップ表面側にはアノード用電極がそれぞれ形成されている。
IGBT101およびダイオード201はブスバー6c上に設けられ、各チップの裏面は導電性の接合材3を介してブスバー6cに面接合されている。接合材3にはハンダや導電性接着剤等が用いられる。IGBT104およびダイオード204についても、同様にしてブスバー6ec上に固着される。図3に示すようにIGBT101,104とダイオード201,204は、略矩形状の縁部7aを有する樹脂モールド7内に、ダイオード201,204が内側に、IGBT101,104が外側となるように配設されている。
IGBT101,104の外側、すなわちIGBT101,104と樹脂モールド7の縁部7aの間には端子ユニット50が配置されている。端子ユニット50は、平面部5aと鉛直部5bを有する断面略L字状の複数の端子5を樹脂成形(一次モールド)により一体化したものであり、IGBT101,104とブスバー6c,6ecからの信号は端子5を介して上部の駆動信号制御基板11に入出力される。
ブスバー6c,6ec,6eと端子ユニット50は樹脂モールド7(二次モールド)により一体化される。樹脂モールド7は、各ブスバー6c,6ec,6eと端子ユニット50の隙間に充填されてこれらを一体化する結合部7bと、縁部7aとによりモールドケースを形成し、半導体装置のケーシングとしても機能する。また、樹脂モールド7は電位の異なるブスバー6c,6ec,6e間を電気的に絶縁する絶縁体としても機能する。
樹脂モールド7によりブスバー6c,6ec,6eと端子ユニット50が一体化されると、図3に示すように半導体チップ101,104,201,204はそれぞれボンディングワイヤ4によりブスバー6c,6ec,6eと端子5に接続される。すなわちIGBT101のエミッタとブスバー6ec,ダイオード201のアノードとブスバー6ec,IGBT104のエミッタとブスバー6e,ダイオード204のアノードとブスバー6e,IGBT101,104と端子5がそれぞれボンディングワイヤ4により接続される。なお、ブスバー6ec,6cと端子5(端子52)はボンディングワイヤ4を用いずに接続されるが、この点についての詳細は後述する。
一体化されたブスバー6c,6ec,6eは、絶縁体9を挟んでヒートシンク10に取り付けられる。樹脂モールド7の縁部7aの内側空間にはシリコンゲルやエポキシ樹脂等の絶縁封止材8が封入される。封止剤8は、空中放電等による半導体チップのコレクタ,エミッタ間の短絡防止、半導体チップ101,104,201,204への汚染物付着の防止、結露による絶縁不良の防止、ボンディングワイヤの保護等を目的として封入される。
封止剤8が封入された後、図4に示すように樹脂モールド7の縁部7aおよび端子5の鉛直部5bに沿って樹脂モールド7の上部に駆動信号制御基板11が取り付けられ、樹脂モールド7の内側上部は基板11によって覆われる。このとき端子5の鉛直部5bに駆動信号制御基板11が接続され、IGBT101,104およびブスバー6ec,6cからの信号が端子5を介して基板11に入力される。駆動信号制御基板11はこれらの信号に基づき例えば半導体装置の異常検出等を行うが、この点についての説明は省略する。
第1の実施の形態に係る半導体装置の特徴的構成について説明する。図5は図4の要部拡大図(紙面右側の端子5の拡大図)であり、図6は樹脂モールド7により一体化された後の端子5の斜視図である。なお、半導体装置の左右に配置される端子5の形状は互いに等しいため、紙面左側の端子5については図示を省略する。
端子ユニット50は、互いに等間隔t1を隔てて配設された複数の端子51と、端子51から距離t2だけ離れて配設された端子52とを有する。端子51はIGBT104に接続される端子であり、端子52はブスバー6ecに接続される端子である。端子51には例えばIGBT104に設けられた不図示の温度センサからの信号、エミッタセンス信号,ゲート信号等が入力または出力される。端子52にはブスバー6ecからのコレクタ信号が入力される。
端子51はそれぞれ樹脂モールド7を介してブスバー6ecの上方に配設され、端子51とブスバー6ecは絶縁されている。各端子51の平面部5aの上面の高さは互いに等しく、IGBT104の上面の高さとほぼ同等である。なお、実施例においては、各端子51の平面部5aとIGBT104の上面の高さを略同等としたが、両者の高さは異なってもよい。各端子51の平面部5aの上面は露出し、この露出部にボンディングワイヤ4が接続される。端子51の形状を図4の紙面左側にも示す。
一方、端子52の平面部5aは端子51の平面部5aよりも下方に位置し、端子52の下面は導電性の接合材31を介してブスバー6ecの上面に接合されている。これにより端子52とブスバー6ecをボンディングワイヤ4で接続することなく、ブスバー6ecからの信号を端子52に入力することができる。端子51,52間には電位差があり、端子51,52間の放電によって入出力信号に誤差が生じることを防ぐため、端子51,52間のクリアランスt2は各端子51間のクリアランスt1よりも大きく設定されている(t2>t1)。
端子52とブスバー6ecを接合する接合材31として、例えば端子52の平面部5aの形状に対応して予め略矩形状に形成されたシート状のハンダペレットを用いることができる。この場合、ブスバー6ecの上面と端子52の下面の間に固形状のハンダペレット31を介装した状態で端子ユニット50とブスバー6ecを二次モールドする。その後、ブスバー6ecの上面を加熱し、ハンダペレット31を熱溶融させて端子52とブスバー6ecを接合して、端子51とIGBT104をボンディングワイヤ4で接続する。これにより端子52とブスバー6ecの接合が容易となる。特に、IGBT104とブスバー6ectとをリフローハンダによって接合する場合には、リフローハンダ工程でIGBT104と端子51とをブスバー6ecに接合することができるため、工程を短縮することが可能となる。
なお、ハンダペレット31を用いずに端子52とブスバー6ecを接合してもよい。例えば端子52に予めハンダメッキを施しておいてもよい。端子52の上部にハンダを盛って、端子52の周囲をハンダで覆って端子52とブスバー6ecをハンダ付けしてもよい。ハンダ以外に導電性接着剤を用いて接合してもよい。
第1の実施の形態によれば以下のような作用効果を奏することができる。
(1)端子52とブスバー6ecをハンダペレット31を介して面接合するようにしたので、樹脂モールド7内で端子52とブスバー6ecをボンディングワイヤ4で接続するためのツールスペースを設ける必要がなく、半導体装置を小型化することができる。すなわち図7に示すように端子52とブスバー6ecをボンディングワイヤ4で接続する場合、IGBT104の側方にボンディングワイヤ4で接続するためのスペースSPが必要となるためブスバー6ecが大型化し、半導体装置も大型化するが、本実施の形態ではこのスペースSPが不要であるため、図3に示すように半導体装置を小型化することができる。
(1)端子52とブスバー6ecをハンダペレット31を介して面接合するようにしたので、樹脂モールド7内で端子52とブスバー6ecをボンディングワイヤ4で接続するためのツールスペースを設ける必要がなく、半導体装置を小型化することができる。すなわち図7に示すように端子52とブスバー6ecをボンディングワイヤ4で接続する場合、IGBT104の側方にボンディングワイヤ4で接続するためのスペースSPが必要となるためブスバー6ecが大型化し、半導体装置も大型化するが、本実施の形態ではこのスペースSPが不要であるため、図3に示すように半導体装置を小型化することができる。
(2)端子52の平面部5aをブスバー6ecの上方に配置するとともに、その平面部5aが端子51の平面部5aよりも下方に位置するようにしたので、端子51,52間に段差が設けられ、端子51,52間の沿面距離を大きくすることができる。その結果、平面部5aにおける端子51,52間のクリアランス(図6のt3)を小さく設定することができ、装置の小型化を図ることができる。端子51,52間のクリアランスt3を小さく設定した例を図8に示す。図8では鉛直部5bにおける端子51,52間のクリアランスt2を確保するため、端子52を紙面奥方にオフセットしているが、オフセットせずに端子51,52間に凸部を設けて沿面距離を大きくすることもできる。
(3)端子52とブスバー6ec間にハンダペレット31をセットして二次モールドし、その後、ハンダペレットを熱溶融して接合するようにしたので、端子52とブスバー6ecを容易にハンダ付けすることができる。その結果、効率よくハンダ付けを行うことができ、製造コストの増加を抑えることができる。
−第2の実施の形態−
図9〜11を参照して本発明による半導体装置の第2の実施の形態について説明する。なお、以下では第1の実施の形態との相違点を主に説明する。
第2の実施の形態では、端子52とブスバー6ecの間のハンダの厚さを一定に保つため、端子52に突起部を設ける。
図9〜11を参照して本発明による半導体装置の第2の実施の形態について説明する。なお、以下では第1の実施の形態との相違点を主に説明する。
第2の実施の形態では、端子52とブスバー6ecの間のハンダの厚さを一定に保つため、端子52に突起部を設ける。
図9は第2の実施の形態に係る半導体装置の要部を示す断面図である。なお、図5と同一の箇所には同一の符号を付す。図9に示すように端子52の平面部5aの下面には下方に向けて突起部5cが設けられ、突起部5cの先端はハンダペレット31を貫通してブスバー6ecの上面に当接している。これにより端子52の平面部5aとブスバー6ecとのクリアランスが一定となり、ハンダの厚さを一定に保つことができる。
第2の実施の形態に係るハンダペレット31の正面図および平面図を図10(a)および図10(b)に示す。ハンダペレット31の中央には貫通孔31aが開口され、貫通孔31aを突起部5cが貫通する。これにより端子52に対してハンダペレット31が位置決めされ、ハンダペレット31をセットした状態で移動し、あるいは振動等が作用した場合にハンダペレット31の位置ずれを防ぐことができる。
このように第2の実施の形態では端子52に突起部5cを設けるようにしたので、ハンダの厚さを一定に保つことができ、熱ストレスによるハンダ部の応力が緩和され、接合の信頼性が向上する。また、突起部5cが貫通孔31aを貫通してハンダペレット31が位置決めされるので、ハンダペレット31の位置ずれを防ぐことができ、ハンダ付け不良を低減できる。
図9では突起部5cを端子52の平面部5aのほぼ中央に設けたが、図11に示すように平面部5aの端部に設けてもよい。この場合、ハンダペレット31が突起部5cと樹脂モールド7とに挟まれ、ハンダペレット31を位置決めすることができる。
−第3の実施の形態−
図12,13を参照して本発明による半導体装置の第3の実施の形態について説明する。なお、以下では第2の実施の形態との相違点を主に説明する。
第2の実施の形態では、端子52に突起部5cを設けたが、第3の実施の形態ではバスバー6ecに突起部を設ける。
図12,13を参照して本発明による半導体装置の第3の実施の形態について説明する。なお、以下では第2の実施の形態との相違点を主に説明する。
第2の実施の形態では、端子52に突起部5cを設けたが、第3の実施の形態ではバスバー6ecに突起部を設ける。
図12は第3の実施の形態に係る半導体装置の要部を示す断面図である。なお、図9と同一の箇所には同一の符号を付す。図12に示すようにブスバー6ecの上面には上方に向けて一対の突起部6aが設けられ、突起部6aの先端はハンダペレット31を貫通して端子52の平面部5aの下面に当接している。これにより端子52の平面部5aとブスバー6ecとのクリアランスが一定となり、ハンダの厚さを一定に保つことができる。
第3の実施の形態に係るハンダペレット31の正面図および平面図を図13(a)および図13(b)に示す。ハンダペレット31には突起部6aに対応して一対の貫通孔31bが開口され、各貫通孔31bを突起部6aが貫通する。これによりブスバー6ecに対してハンダペレット31が位置決めされ、ハンダペレット31の位置ずれを防ぐことができる。
このように第3の実施の形態ではブスバー6ecに突起部6aを設けるようにしたので、ハンダの厚さを一定に保つことができる。また、突起部6aが貫通孔31bを貫通してハンダペレット31が位置決めされるので、ハンダペレット31の位置ずれを防ぐことができる。さらにブスバー6ecに対してハンダペレット31が位置決めされるので、ハンダペレット31のセットが容易である。ハンダペレット31が2カ所の突起部6aで位置決めされるのでハンダペレット31の回転方向のずれも防止できる。
−第4の実施の形態−
図14,15を参照して本発明による半導体装置の第4の実施の形態について説明する。なお、以下では第2の実施の形態との相違点を主に説明する。
第2の実施の形態では、端子52に突起部5cを設けたが、第4の実施の形態ではさらにブスバー6ecに凹部を設ける。
図14,15を参照して本発明による半導体装置の第4の実施の形態について説明する。なお、以下では第2の実施の形態との相違点を主に説明する。
第2の実施の形態では、端子52に突起部5cを設けたが、第4の実施の形態ではさらにブスバー6ecに凹部を設ける。
図14は第4の実施の形態に係る半導体装置の要部を示す断面図である。なお、図9と同一の箇所には同一の符号を付す。ブスバー6ecの上面には凹部6bが設けられている。図示は省略するが凹部6bは平面視略矩形状であり、この凹部6bに対応してハンダペレット3の端部には略矩形状の突起部31cが設けられている。なお、突起部31cが設けられてはいるが、ハンダペレット31は全体としては略シート状である。凹部6bには突起部31cが嵌合し、ブスバー6ecに対しハンダペレット31が位置決めされる。ハンダペレット31の突起部31には略矩形状の貫通孔31dが開口され、貫通孔31dに端子52の突起部5cが嵌合する。これによりハンダペレット31を介してブスバー6ecに対し端子52が位置決めされる。
このように第4の実施の形態ではブスバー6ecに凹部6bを設け、この凹部6bにハンダペレット31の突起部31cを嵌合し、突起部31cの貫通孔31dに端子52の突起部5cを嵌合するようにしたので、ハンダペレット31を介してブスバー6ecに対し端子52が位置決めされ、端子52の位置ずれを防止することができる。また、端子52の突起部5cは凹部6cにより拘束されるので、熱応力による端子52の曲がりを抑制できる。その結果、端子51,52間のクリアランスを確保することができ、端子51,52間の放電による絶縁不良を防止することができる。
−第5の実施の形態−
図16を参照して本発明による半導体装置の第5の実施の形態について説明する。なお、以下では第2の実施の形態との相違点を主に説明する。
第5の実施の形態では端子52に易曲部を設けて、ハンダ部の熱応力を緩和する。
図16を参照して本発明による半導体装置の第5の実施の形態について説明する。なお、以下では第2の実施の形態との相違点を主に説明する。
第5の実施の形態では端子52に易曲部を設けて、ハンダ部の熱応力を緩和する。
図16は第5の実施の形態に係る半導体装置の要部を示す断面図である。なお、図9と同一の箇所には同一の符号を付す。図15に示すように端子52の平面部5aには易曲部5dが設けられ、易局部5dよりも先端において端子52がブスバー6ecにハンダ付けされている。これにより熱応力により樹脂モールド7のケースが反ったときに、易曲部5dが変形し、ケースの反りを吸収することができる。
このように第5の実施の形態では、端子52の平面部5aに剛性が小さい易曲部5dを設けるようにしたので、樹脂モールド7のケースの反りを易曲部5dが吸収してハンダ部に応力が作用することを防止することができ、ハンダ付け不良を防止することができる。なお、端子52のハンダ付けされる部位(平面部5a)に対してハンダ付けされない部位(鉛直部5b)が相対変形するように易曲部5dを設けるのであれば、易曲部5dの位置,形状は図16に示したものに限定されない。
上記実施の形態では、ブスバー6ecの上面に端子52を面接合するようにしたが、導電性の接合材を介してブスバー6ecに端子52が面接合されるのであれば、端子52の接合位置は上述したものに限定されない。半導体チップ(IGBT104)およびブスバー6ecからの信号を入力する端子群として、端子ユニット50に端子51(第1の端子)と端子52(第2の端子)を配設したが、端子51,52をユニット化せずに配設してもよい。端子51,52を略L字形状としたが、端子51,52の形状はこれに限らない。また、本実施例においてはU,V,W相の3相インバータに適用した例を示したが、単相あるいは3相以外の多相インバータであっても適用可能である。すなわち、本発明の特徴、機能を実現できる限り、本発明は実施の形態の半導体装置に限定されない。なお、以上の説明はあくまで一例であり、発明を解釈する際、上記実施形態の記載事項と特許請求の範囲の記載事項の対応関係になんら限定も拘束もされない。
4 ボンディングワイヤ
5,51,52 端子
5c 突起部
5d 易曲部
6c,6ec,6e ブスバー
6a 突起部
6b 凹部
7 樹脂モールド
31 ハンダペレット
31a,31b,31d 貫通孔
101〜106 IGBT
201〜206 ダイオード
5,51,52 端子
5c 突起部
5d 易曲部
6c,6ec,6e ブスバー
6a 突起部
6b 凹部
7 樹脂モールド
31 ハンダペレット
31a,31b,31d 貫通孔
101〜106 IGBT
201〜206 ダイオード
Claims (7)
- 半導体チップと、
導電性の接合材を介して前記半導体チップが面接合されるブスバーと、
前記半導体チップおよび前記ブスバーに接続されてこれら半導体チップおよびブスバーからの信号を入力または出力する端子群と、
前記ブスバーと前記端子群を一体化する樹脂モールドとを備え、
前記端子群は、ボンディングワイヤにより前記半導体チップと接続される第1の端子と、導電性の接合材を介して前記ブスバーと面接合される第2の端子とを有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2の端子は、前記接合材を介して前記ブスバーの上面に面接合されるとともに、前記第1の端子よりも下方に配設されることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第2の端子は、前記接合材を介さずに前記ブスバーの上面に当接する突起部を有することを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記ブスバーは、前記接合材を介さずに前記第2の端子の下面に当接する突起部を有することを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第2の端子は、下方に突設された突起部を有し、
前記ブスバーは、この突起部が嵌合する凹部を上面に有することを特徴とする半導体装置。 - 請求項3〜5のいずれか1項に記載の半導体装置において、
前記接合材は、前記ブスバーと前記第2の端子の間に介装された後に熱溶融される略シート状の固形部材であり、前記突起部が貫通する位置決め用の貫通孔を有することを特徴とする半導体装置。 - 請求項1〜6のいずれか1項に記載の半導体装置において、
前記第2の端子は、前記接合材が接合される部位に対し前記接合材が接合されない部位が相対変形するように剛性が小さい易曲部を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128071A JP2006310377A (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128071A JP2006310377A (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310377A true JP2006310377A (ja) | 2006-11-09 |
Family
ID=37476961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005128071A Pending JP2006310377A (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006310377A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019053942A1 (ja) * | 2017-09-15 | 2019-03-21 | 住友電気工業株式会社 | 半導体モジュール |
CN109643707A (zh) * | 2016-09-07 | 2019-04-16 | 三菱电机株式会社 | 电力用半导体装置 |
-
2005
- 2005-04-26 JP JP2005128071A patent/JP2006310377A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109643707A (zh) * | 2016-09-07 | 2019-04-16 | 三菱电机株式会社 | 电力用半导体装置 |
CN109643707B (zh) * | 2016-09-07 | 2022-07-05 | 三菱电机株式会社 | 电力用半导体装置 |
WO2019053942A1 (ja) * | 2017-09-15 | 2019-03-21 | 住友電気工業株式会社 | 半導体モジュール |
JPWO2019053942A1 (ja) * | 2017-09-15 | 2020-10-15 | 住友電気工業株式会社 | 半導体モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6979864B2 (ja) | パワー半導体装置及びその製造方法 | |
JP4365388B2 (ja) | 半導体パワーモジュールおよびその製法 | |
JP3168901B2 (ja) | パワー半導体モジュール | |
JP4600576B2 (ja) | 半導体装置およびその製造方法 | |
WO2015174158A1 (ja) | パワー半導体モジュールおよび複合モジュール | |
JP5488541B2 (ja) | 半導体装置 | |
JP5212417B2 (ja) | パワー半導体モジュール | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
US9001518B2 (en) | Power module with press-fit clamps | |
JP2006253516A (ja) | パワー半導体装置 | |
JP6929813B2 (ja) | パワー半導体装置 | |
JP7100569B2 (ja) | 半導体モジュール、電力変換装置および半導体モジュールの製造方法 | |
WO2020008874A1 (ja) | パワーモジュール | |
JP2006186170A (ja) | 半導体装置 | |
KR101734712B1 (ko) | 파워모듈 | |
WO2018159209A1 (ja) | パワー半導体装置 | |
JP4424199B2 (ja) | 半導体装置 | |
JP4403166B2 (ja) | パワーモジュールおよび電力変換装置 | |
JP2006294973A (ja) | 半導体装置 | |
JP2006332176A (ja) | 半導体装置 | |
JP2006310377A (ja) | 半導体装置 | |
JP6156131B2 (ja) | 半導体装置 | |
JP2009111319A (ja) | 半導体装置および半導体装置の検査方法 | |
JP2019067813A (ja) | 半導体モジュール | |
CN111668165B (zh) | 半导体模块和具备该半导体模块的半导体装置 |