CN106952882B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN106952882B
CN106952882B CN201610855486.6A CN201610855486A CN106952882B CN 106952882 B CN106952882 B CN 106952882B CN 201610855486 A CN201610855486 A CN 201610855486A CN 106952882 B CN106952882 B CN 106952882B
Authority
CN
China
Prior art keywords
terminal
gap
fastening frame
semiconductor device
shaped leg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610855486.6A
Other languages
English (en)
Other versions
CN106952882A (zh
Inventor
丸山力宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106952882A publication Critical patent/CN106952882A/zh
Application granted granted Critical
Publication of CN106952882B publication Critical patent/CN106952882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明能够缩减半导体装置的封装结构的组装步骤和组装时间，提高该半导体装置的封装结构的强度。半导体装置的端子紧固框(10)设置成在与外部端子(6)的L形脚部(6a)的底面之间部分地存在第一间隙(11)并且在与树脂壳体(5)的内侧的面之间存在第二间隙(12)。在组装金属基底1时的压力下，粘接剂(15)进入第二间隙(12)，再进入与第二间隙(12)连结的第一间隙(11)。通过使粘接剂(15)进入第一间隙(11)，从而对外部端子(6)的L形脚部(6a)和端子紧固框(10)之间进行固定，通过使粘接剂(15)挤入第二间隙(12)，从而对树脂壳体(5)和端子紧固框(10)之间进行固定。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
图9是以往的半导体装置的封装件(package)的组装结构图。在图9中，半导体装置的封装件具有由铜材制成的散热用金属基底1、在绝缘基板面形成了电路图案的绝缘电路基板2、安装于绝缘电路基板2的半导体芯片3(例如，IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管))。应予说明，绝缘电路基板2是在陶瓷基板等的绝缘基板的正面和背面具备了导电性板的基板。半导体装置的封装件还具有在金属基底1与绝缘电路基板2的背面的导电性板之间、以及在绝缘电路基板2的正面的导电性板与半导体芯片3之间进行接合的焊锡接合层4、树脂壳体5、安装于树脂壳体5的周壁部的端子安装孔5a的外部端子6(主端子、控制端子)。半导体装置的封装件还具有对从外部端子6向树脂壳体5的内侧突出的外部端子6的L形脚部6a与绝缘电路基板2的导电性板之间进行连接的键合线7(铝线)和端子紧固框10。应予说明，L形脚部6a是L型的外部端子6的以向树脂壳体5的内侧突出的方式设置于树脂壳体5的内部的部分。
在图9的封装件的组装结构中，具有端子紧固框10，用于将向树脂壳体5的内侧突出的外部端子6的L形脚部6a和与壳体底面侧重叠的金属基底1之间进行电绝缘隔离，并且按压L形脚部6a，以使该L形脚部6a相对于固定位置不移动。就端子紧固框10而言，在树脂壳体5的内侧嵌合由绝缘物制成的框架状的端子紧固框10，将该端子紧固框10夹设于L形脚部6a的下表面与金属基底1之间。
该端子紧固框10是由与树脂壳体5相同的树脂材料制成的元件，在将外部端子6安装于树脂壳体5之后，在将端子紧固框10嵌合到树脂壳体5的内周，在此基础上，利用粘接剂(例如有机硅粘接剂)对与树脂壳体5的下表面侧重叠的散热用金属基底1和端子紧固框10之间进行固定。
在图9的布线结构中，在半导体芯片3的下表面主电极与外部端子6之间，经由绝缘电路基板2的电路图案布设有键合线7，但除此之外，还存在利用引线直接将半导体芯片3的上表面主电极和外部端子6之间连接的情况。
图10是以往的半导体装置的封装件的俯视图。这里，外部端子6的排列位置根据产品的型号、用户指定的规格而不同。因此有如下的技术：以能够预先与各种型号、规格全部对应的方式分配形成端子安装孔5a的技术，该端子安装孔5a形成于树脂壳体5的周壁部(例如，参照下述专利文献1、2)。由此，能够将树脂壳体5用作共用部件，即使不按照产品的型号、用户指定的规格而具备树脂壳体5也可以。
另外，在按照半导体装置的产品型号指定外部端子6的排列位置而安装于树脂壳体5时，从预先分配形成于树脂壳体5的周壁部的多个端子安装孔5a中选择与产品型号、指定的规格对应的端子安装孔5a。在此基础上，在已选择的端子安装孔5a安装外部端子6。
图11是以往的半导体装置的封装件的组装顺序的说明图。首先，对形成于树脂壳体5的周壁部的端子安装孔5a中的已选择的端子安装孔5a，如图示箭头(1)那样，从树脂壳体5的底面侧插入并安装外部端子6。
接下来，如图示箭头(2)那样，在树脂壳体5的周壁部的整周和外部端子6的L形脚部6a涂布粘接剂。这里，为了确保引线键合，从而对安装于端子安装孔5a的外部端子6的L形脚部6a逐一涂布粘接剂。另外，通过在树脂壳体5的周壁部的整周涂布粘接剂，从而粘接剂进入到未插入外部端子6的树脂壳体5的端子安装孔5a。
接下来，如图示箭头(3)所示，将端子紧固框10从树脂壳体5的底面侧嵌入，而从下侧按压外部端子6。
接下来，在图示箭头(4)所示的端子紧固框10的底面中的与金属基底1接触的部分涂布粘接剂。接下来，如图示箭头(5)所示，将在其他工序中组装好的由金属基底1、绝缘电路基板2、半导体芯片3构成的基板组装体组装于树脂壳体5的底面侧，并进行加热固化。由此，利用粘接剂对外部端子6的L形脚部6a与端子紧固框10之间和金属基底1的周边与端子紧固框10之间进行固定。
接下来，跨越外部端子6的L形脚部6a与绝缘电路基板2的导体图案之间，通过超声波键合法接合键合线(铝线)7，进一步在树脂壳体5的内侧填充密封树脂(未图示)，在此基础上被覆壳体盖(未图示)，从而完成产品。
现有技术文献
专利文献
专利文献1：日本特开2008-235651号公报
专利文献2：日本特开2008-252055号公报
发明内容
技术问题
然而，在以往的半导体装置的封装结构中，在树脂壳体5的周壁部的整周和外部端子6的L形脚部6a涂布粘接剂，并在树脂壳体5的与金属基底1接触的面涂布粘接剂。因此，涂布粘接剂的工序多，无法减少半导体装置的组装成本。
另外，在以往的半导体装置的封装结构中，对外部端子6的L形脚部6a逐一涂布粘接剂。由于在半导体装置的封装结构中，插入有多个外部端子6，所以涂布粘接剂耗时，无法减少半导体装置的组装时间。
另外，在以往的半导体装置的封装结构中，端子紧固框10和树脂壳体5之间不利用粘接剂进行固定。因此，存在半导体装置的封装结构的强度不足的情况。
本发明目的在于提供一种能够减少将树脂壳体用作共用部件的半导体装置的封装结构的组装步骤和组装时间，且提高该半导体装置的封装结构的强度的半导体装置及半导体装置的制造方法。
技术方案
为了解决上述的课题，实现本发明的目的，所以本发明的半导体装置具有以下的特征。一种半导体装置，具备：树脂壳体，在其周壁部设置有多个端子安装孔；外部端子，安装于上述多个端子安装孔中的任一个端子安装孔，且具有向上述树脂壳体的内侧突出的L形脚部；绝缘物制的端子紧固框，将上述外部端子支撑于预定的安装位置；以及金属基底，利用粘接剂与上述端子紧固框结合，且具有安装了半导体芯片的绝缘电路基板，在上述端子紧固框与上述L形脚部之间部分地存在第一间隙，在上述端子紧固框与上述树脂壳体的内侧的面之间存在第二间隙，上述第一间隙与上述第二间隙连结，上述端子紧固框与上述L形脚部的前端接触，通过上述第一间隙的粘接剂，与上述L形脚部结合，且通过上述第二间隙的粘接剂，与上述树脂壳体的内侧的面结合。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第二间隙的靠近上述外部端子的位置的宽度比上述第二间隙的靠近上述金属基底的位置的宽度大。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述端子紧固框在上述第一间隙内具有与上述L形脚部接触的突起。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述多个端子安装孔以与端子排列对应的方式设置，上述端子排列根据产品型号而不同，上述外部端子根据上述产品型号安装于上述多个端子安装孔中的一个端子安装孔。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述端子紧固框与上述L形脚部的根部接触，上述第一间隙与上述第二间隙分开。
为了解决上述的课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下的特征。半导体装置具备：树脂壳体，在其周壁部设置有多个端子安装孔；外部端子，具有L形脚部；绝缘物制的端子紧固框，将上述外部端子支撑于预定的安装位置；以及金属基底，具有安装了半导体芯片的绝缘电路基板，在上述端子紧固框与上述L形脚部之间部分存在第一间隙，在上述端子紧固框与上述树脂壳体的内侧的面之间存在第二间隙，上述第一间隙与上述第二间隙连结，上述半导体装置的制造方法具有：使上述外部端子的上述L形脚部向上述树脂壳体的内侧突出，将上述外部端子安装于上述树脂壳体的上述多个端子安装孔中的任一个端子安装孔的工序；使上述端子紧固框与上述L形脚部的前端接触，且与上述树脂壳体接合的工序；在上述端子紧固框涂布粘接剂的工序；以及将上述金属基底压接于上述端子紧固框，使所涂布的上述粘接剂注入到上述第一间隙和上述第二间隙的工序。
根据上述的发明，在端子紧固框与外部端子的L形脚部之间具有第一间隙，在端子紧固框与树脂壳体之间具有第二间隙。因此，涂布于与金属基底接触的端子紧固框的底面的粘接剂在压接金属基底时的压力下进入(回り込む)第二间隙。另外，由于第一间隙与第二间隙连结，所以进入第二间隙的粘接剂也进入第一间隙。
由此，通过粘接剂对端子紧固框和外部端子的L形脚部之间、端子紧固框和树脂壳体之间、以及端子紧固框和金属基底之间进行固定。由于端子紧固框在三个方向被固定，所以本发明的半导体装置与在两个方向固定的以往的半导体装置的封装结构相比强度提高。
另外，通过端子紧固框与L形脚部的前端接触，能够使端子紧固框支撑L形脚部。由此，能够使外部端子不晃动地支撑于预定位置。
另外，通过涂布于端子紧固框的底面的粘接剂，能够对外部端子的L形脚部和端子紧固框之间进行固定。因此，能够省去涂布用于对外部端子的L形脚部和端子紧固框之间进行固定的粘接剂的工序。这样，由于能够省去一个涂布粘接剂的工序，所以本发明的半导体装置的制造方法能够减少半导体装置的组装成本。并且，能够省去对外部端子的L形脚部逐一涂布粘接剂的工序。这样，能够缩减用于对外部端子的L形脚部逐一涂布粘接剂的时间，所以能够减少半导体装置的组装时间。
另外，第二间隙的靠近外部端子的位置的宽度比第二间隙的靠近金属基底的位置的宽度大。由此，进入第二间隙的粘接剂易于进入第一间隙。因此，能够通过粘接剂更可靠地填充第一间隙，能够更可靠地对端子紧固框和外部端子的L形脚部之间进行固定。
另外，端子紧固框可以在第一间隙内具有与外部端子的L形脚部的底面接触的突起。由此，通过使端子紧固框和外部端子的L形脚部的接触面积增加，能够使端子紧固框稳定地支撑外部端子的L形脚部。
另外，多个端子安装孔以与端子排列对应的方式设置，端子排列根据产品型号而不同，外部端子根据产品型号嵌入于多个端子安装孔中的一个端子安装孔。由此，能够将树脂壳体用作各型号共用的部件，不需要适应各个型号的规格而每次制作不同的树脂壳体。由此，节减了树脂壳体的成型模具的设计、制作管理所需要的经费，实现了产品成本的大幅降低。
另外，端子紧固框在外部端子的L形脚部与端子紧固框之间，存在与第一间隙不连结的第二间隙，涂布于树脂壳体的周壁部的整周的粘接剂在按压端子紧固框时的压力下，进入第一间隙。通过进入第一间隙的粘接剂，能够对外部端子的L形脚部与端子紧固框之间进行固定。因此，能够省去对外部端子的L形脚部逐一涂布粘接剂的工序。这样，能够缩减用于对外部端子的L形脚部逐一涂布粘接剂的时间，所以能够减少半导体装置的组装时间。
另外，端子紧固框与L形脚部的根部接触。由此，端子紧固框能够稳定地支撑外部端子的L形脚部。
发明效果
根据本发明的半导体装置及半导体装置的制造方法，起到能够减少将树脂壳体用作共用部件的半导体装置的封装结构的组装步骤和组装时间，并能够提高该半导体装置的封装结构的强度的效果。
附图说明
图1是实施方式1的半导体装置的封装件的组装结构的主要部分的剖视图(其1)。
图2是实施方式1的半导体装置的封装件的组装结构的主要部分的剖视图(其2)。
图3是实施方式1的半导体装置的端子紧固框的俯视图。
图4是实施方式1的半导体装置的封装件的组装顺序的说明图。
图5是实施方式1的半导体装置的树脂壳体的俯视图和该树脂壳体的局部放大图。
图6是插入了实施方式1的半导体装置的端子紧固框的树脂壳体的俯视图。
图7是实施方式2的半导体装置的封装件的组装结构的主要部分的剖视图。
图8是实施方式2的半导体装置的封装件的组装顺序的说明图。
图9是以往的半导体装置的封装件的组装的结构图。
图10是以往的半导体装置的封装件的俯视图。
图11是以往的半导体装置的封装件的组装顺序的说明图。
符号说明
1：金属基底
2：绝缘电路基板
3：半导体芯片
4：焊锡接合层
5：树脂壳体
5a：端子安装孔
6：外部端子
6a：L形脚部
7：键合线
10：端子紧固框
11、14：第一间隙
12：第二间隙
13：接触部分
15：粘接剂
16、17：突起
18：位于外部端子与树脂壳体之间的间隙
19：L形脚部的前端
具体实施方式
以下，参照附图，对本发明的半导体装置及半导体装置的制造方法的优选实施方式进行详细说明。应予说明，图1～图6是与本发明的实施方式1对应的半导体装置的构成图，图7、图8是与实施方式2对应的构成图，在实施方式的图中对图7、图8中与图1～5对应的部件标记相同的符号，并省略其详细的说明。
(实施方式1)
图1、图2是实施方式1的半导体装置的封装件的组装结构的主要部分的剖视图。图1是后述的图5的剖切线A-A'处的剖视图，图2是后述的图5的剖切线B-B'处的剖视图。实施方式1的半导体装置的封装件与以往的半导体装置的封装件同样地，具有例如由铜材制成的散热用金属基底1、在绝缘基板的正面和背面层叠了导电性板的绝缘电路基板2(未图示)。半导体装置的封装件还具有安装于绝缘电路基板2的半导体芯片3(未图示)、对金属基底1与绝缘电路基板2的背面的导电性板之间、和绝缘电路基板2的正面的导电性板与半导体芯片3之间进行接合的焊锡接合层4(未图示)、树脂壳体5、安装于树脂壳体5的周壁部的端子安装孔5a的外部端子6。半导体装置的封装件还具有对外部端子6的L形脚部6a和绝缘电路基板2的导电性板之间进行连接的键合线7(未图示)，以及在树脂壳体5的内侧由绝缘物制成的框架状的端子紧固框10。应予说明，如图1等所示，上述L形脚部6a是指L型状的外部端子6的以向树脂壳体5的内侧突出的方式设置于树脂壳体5的内部的部分。在图1、图2中，为了明确与以往的半导体装置的封装件的区别，仅图示了散热用的金属基底1、树脂壳体5、外部端子6以及端子紧固框10。另外，存在加厚绝缘电路基板2的背面的导电性板来代替金属基底1的情况。在该情况下，也可以利用绝缘性电路基板来代替金属基底1。
实施方式1的半导体装置的封装件的组装结构与以往的半导体装置的封装件的组装结构在以下的方面不同。在以往的半导体装置的封装件的组装结构中，端子紧固框10与外部端子6的L形脚部6a的底面密合，且与树脂壳体5的内侧的面之间无间隙地嵌入。另一方面，如图1和图2所示，在实施方式1的半导体装置的封装件的组装结构中，端子紧固框10具有以下结构：在端子紧固框10与外部端子6的L形脚部6a的底面之间存在第一间隙11，且在端子紧固框10与树脂壳体5的内侧的面之间存在第二间隙12。应予说明，在图1和图2中，虚线是为了明确示出第1隙间11和第二间隙12的边界而绘出的。
通过在第一间隙11封入有粘接剂15，从而对外部端子6的L形脚部6a与端子紧固框10之间进行固定。另外，通过在第二间隙12封入有粘接剂15，从而对树脂壳体5和端子紧固框10之间进行固定。另外，例如粘接剂15优选粘度在100～200Pa·s的范围内。若粘接剂的粘度为上述粘度范围，则能够使粘接剂均匀地进入第一间隙11、第二间隙12等。另外，在第一间隙11、第二间隙12等也不容易产生空隙等。应予说明，粘接剂可使用硅树脂、环氧树脂、丙烯酸树脂、聚氨酯树脂。
这里，外部端子6的L形脚部6a的底面是外部端子6的L形脚部6a的朝向端子紧固框10方向的面。另外，树脂壳体5的内侧的面是图1、图2中箭头C所示的树脂壳体5的内部的面。
并且，第一间隙11和第二间隙12连结。这里，连结是指连接各间隙而变成一个间隙。因此，若将粘接剂15注入到第二间隙12，则粘接剂15也被注入到第一间隙11。并且，端子紧固框10存在与外部端子6的L形脚部6a的前端19的端子紧固框10侧的面接触的接触部分13。这里，L形脚部6a的前端19是指L形脚部6a的位于树脂壳体5的内部的部分中位于最端部的部分。
另外，优选第二间隙12的靠近外部端子6的位置的宽度比第二间隙12的靠近金属基底1的位置的宽度大。例如，使端子紧固框10的外部端子6侧的长度比散热用金属基底1侧的长度短，使端子紧固框10的树脂壳体5侧的一端倾斜。由此，能够使靠近外部端子6的位置的宽度比靠近金属基底1的位置的宽度大。由此，进入了第二间隙12的粘接剂15易于进入第一间隙11。
另外，第一间隙11和第二间隙12越宽粘接剂15越容易进入，但为了与外部端子6的L形脚部6a以及树脂壳体5进行固定所需要的粘接剂15也越多。另外，若粘接剂变多，则模块的机械强度可能降低。因此，第一间隙11和第二间隙1的宽度例如优选为1mm～2mm的程度。
另外，如图1所示，端子紧固框10可以在第一间隙11内具有与外部端子6的L形脚部6a的底面接触的突起16。由此，端子紧固框10和外部端子6的L形脚部6a的接触面积增加。并且，突起16具有将外部端子6在竖直方向定位的效果。
图3是实施方式1的半导体装置的端子紧固框10的俯视图。如图3所示，端子紧固框10可以在外周面具有嵌入到树脂壳体5的内侧的突起17，用于进行与树脂壳体5嵌合的调整、定位。在该情况下，树脂壳体5可以具有与突起17嵌合的槽部。由此，在将端子紧固框10嵌入到树脂壳体5的内侧时，使端子紧固框10的定位变得容易，通过使突起17与树脂壳体5的槽部嵌合，从而能够不晃动地支撑端子紧固框10。
另外，如图1所示，对于实施方式1的半导体装置的封装件的组装结构，在存在各自连结的第一间隙11和第二间隙12，并在端子安装孔5a安装了外部端子6的情况下，存在与外部端子6的L形脚部6a的前端19接触的接触部分13。
这里，图1表示在实施方式1的半导体装置的封装件的组装结构中，在端子安装孔5a安装有外部端子6的情况下的剖视图。涂布于端子紧固框10的下部的粘接剂15进入第一间隙11和第二间隙12，第二间隙12内的粘接剂15对端子紧固框10和树脂壳体5进行固定，第一间隙11内的粘接剂15对端子紧固框10和外部端子6进行固定。另外，粘接剂15也进入到位于外部端子6和树脂壳体5之间的间隙18，该粘接剂15对外部端子6和树脂壳体5进行固定。由此，安装于树脂壳体5的端子安装孔5a的外部端子6的晃动减少。
另外，图2表示在实施方式1的半导体装置的封装件的组装结构中，在端子安装孔5a未安装有外部端子6的情况下的剖视图。涂布于端子紧固框10的下部的粘接剂15进入端子安装孔5a和第二间隙12，第二间隙12内的粘接剂15对端子紧固框10和树脂壳体5进行固定，进入了端子安装孔5a内的粘接剂15将端子安装孔5a堵塞。由此，能够防止填充到树脂壳体5的内侧的密封树脂从未安装有外部端子6的端子安装孔5a向上涌。
(实施方式1的半导体装置的制造方法)
图4是实施方式1的半导体装置的封装件的组装顺序的说明图。组装顺序是：首先，如图示箭头(1)那样，从树脂壳体5的底面侧将外部端子6插入并安装于形成于树脂壳体5的周壁部的端子安装孔5a中的与预定的端子配置对应的端子安装孔5a。这里，以L形脚部向树脂壳体的内侧突出的方式安装外部端子6。
这里，图5是将外部端子6插入到实施方式1的半导体装置的树脂壳体5的已选择的端子安装孔5a之后的俯视图和该树脂壳体的局部放大图。插入有外部端子6的位置是由虚线的矩形51围起的位置，通过插入外部端子6，从而封闭端子安装孔5a。未插入外部端子6的位置是由虚线的矩形52围起的位置，端子安装孔5a保持孔内是空的。这里，图5的剖切线A-A'处的截面结构为图1，图5的剖切线B-B'处的截面结构为图2。
接下来，如图示箭头(2)那样，将端子紧固框10从树脂壳体5的底面侧嵌入，并从下侧按压外部端子6。图6是插入了实施方式1的半导体装置的端子紧固框10的树脂壳体5的俯视图。接下来，在图示箭头(3)所示的端子紧固框10的底面中的与金属基底1接触的部分涂布粘接剂(未图示)。例如，在图6的端子紧固框10的底面与金属基底1接触的粗的黑线的部分16涂布粘接剂。
接下来，如图示箭头(4)那样，将在其他工序中组装好的由金属基底1、绝缘电路基板2、半导体芯片3构成的基板组装体组装于树脂壳体5的底面侧。在组装金属基底1时的压力下，涂布的粘接剂进入第二间隙12，还进入与第二间隙12连结的第一间隙11。另外，在外部端子6安装于端子安装孔5a的情况下，粘接剂也进入位于外部端子6与树脂壳体5之间的间隙。另外，粘接剂也进入端子安装孔5a内的未安装有外部端子6的端子安装孔5a。应予说明，粘接剂可使用硅树脂、环氧树脂、丙烯酸树脂、聚氨酯树脂。
接下来，通过对粘接剂进行加热固化，从而金属基底1的周边与端子紧固框10之间、端子紧固框10与树脂壳体5之间、以及端子紧固框10与外部端子6之间同时被固定。并且，外部端子6与树脂壳体5之间也被固定。
接下来，与以往技术同样地通过依次进行从接合键合线(未图示)的工序至被覆壳体盖(未图示)的工序，从而半导体装置的封装结构完成。
以上，如上所说明的，根据实施方式1，在端子紧固框和外部端子的L形脚部之间存在第一间隙，在端子紧固框和树脂壳体之间存在第二间隙。因此，涂布于端子紧固框的底面与金属基底接触的面的粘接剂在嵌入金属基底时的压力下进入第二间隙。另外，由于第一间隙和第二间隙是连结的，所以进入了第二间隙的粘接剂也进入第一间隙。
由此，利用粘接剂对端子紧固框和外部端子的L形脚部之间、端子紧固框和树脂壳体之间、以及端子紧固框和金属基底之间进行固定。由于端子紧固框在从外部端子的L形脚部至端子紧固框的方向、从树脂壳体至端子紧固框的方向以及从金属基底至端子紧固框的方向这三个方向上被固定，所以本发明的半导体装置的封装结构与在从外部端子的L形脚部至端子紧固框的方向和从金属基底至端子紧固框的方向这两个方向上被固定的以往的半导体装置的封装结构相比，强度提高。并且，进入了第一间隙的粘接剂位于通过引线键合来连接引线的外部端子的脚部的位置的背面。因此，在将引线通过超声波键合于外部端子的脚部时，由键合工具对引线的接合部高效地施加超声波振动，能够确保可靠性高的接合强度。通过利用粘接剂对外部端子的脚部和端子紧固框之间进行结合而使L形脚部以相对于固定位置不移动的方式固定，从而引线键合性进一步提高。
这样，在实施方式1中，使用在端子紧固框和外部端子的L形脚部之间、在端子紧固框和树脂壳体之间存在间隙的端子紧固框。由此，在端子紧固框与外部端子的L形脚部之间，在端子紧固框和树脂壳体之间，能够注入涂布于端子紧固框的底面的粘接剂。由此，通过涂布于端子紧固框的底面的粘接剂，能够对外部端子的L形脚部和端子紧固框之间进行固定。因此，能够省去涂布用于对外部端子的L形脚部和端子紧固框之间进行固定的粘接剂的工序。这样，由于能够省去一个涂布粘接剂的工序，所以本发明的半导体装置的制造方法能够减少半导体装置的组装成本。并且，能够省去对外部端子的L形脚部逐一涂布粘接剂的工序。这样，能够缩减用于对外部端子的L形脚部逐一涂布粘接剂的时间，因而能够减少半导体装置的组装时间。
另外，第二间隙的靠近外部端子的位置的宽度大于第二间隙的靠近金属基底的位置的宽度。由此，进入了第二间隙的粘接剂易于进入第一间隙。因此，能够利用粘接剂更可靠地填充第一间隙，能够更可靠地对端子紧固框和外部端子的L形脚部之间进行固定。
另外，多个端子安装孔以与端子排列对应的方式设置，端子排列根据产品型号而不同，外部端子根据产品型号而嵌入到多个端子安装孔中的一个端子安装孔。由此，能够将树脂壳体用作各型号共用的部件，不需要配合各个型号而每次制作不同的树脂壳体。由此，节减了树脂壳体的成型模具的设计、制作管理所需要的经费，实现了产品成本的大幅降低。
另外，实施方式1的制造方法与以往的制造方法相比，省去了对外部端子的L形脚部逐一涂布粘接剂的工序，因而能够通过用于以往的制造方法的制造装置进行制造，可以不进行新的设备投资。
(实施方式2)
图7是实施方式2的半导体装置的封装件的组装结构的主要部分的剖视图。实施方式2的半导体装置的封装件的组装结构与实施方式1的半导体装置的封装件的组装结构的不同之处在于端子紧固框10的结构。
端子紧固框10具有在与外部端子6的L形脚部6a的底面之间部分地存在第一间隙14和在与树脂壳体5的内侧的面之间存在第二间隙12的结构。与实施方式1不同，第一间隙14和第二间隙12不是连结的，而是分开的。第一间隙14的朝向树脂壳体5方向的面由端子紧固框10形成，通过该端子紧固框10，第一间隙14与第二间隙12分开。第一间隙14例如作为凹陷存在于端子紧固框10的上表面。这里，端子紧固框10的上表面是端子紧固框10的朝向外部端子6的L形脚部6a方向的面。
通过将粘接剂15填入到第一间隙14，从而对外部端子6的L形脚部6a和端子紧固框10之间进行固定。另外，通过将粘接剂15填入到第二间隙12，从而对树脂壳体5和端子紧固框10之间进行固定。
由于第一间隙14和第二间隙12不连结，因此端子紧固框10与外部端子6的L形脚部6a的根部接触。这里，L形脚部6a的根部是指L形脚部6a的树脂壳体5的内面侧的部分。另外，图7表示在实施方式2的半导体装置的封装件的组装结构中，外部端子6安装于端子安装孔5a的情况的剖视图。在端子安装孔5a未安装外部端子6的情况的剖视图与图2中将实施方式1的端子紧固框10变更为实施方式2的端子紧固框10的图相同，因而省略。
(实施方式2的半导体装置的制造方法)
图8是实施方式2的半导体装置的封装件的组装顺序的说明图。组装顺序首先与实施方式1同样地进行安装外部端子6的工序。
接下来，在图示箭头(2)所示的端子紧固框10的第一间隙14涂布粘接剂(未图示)。
接下来，与实施方式1同样地，如图示箭头(3)那样，将端子紧固框10从树脂壳体5的底面侧嵌入，而从下侧按压外部端子6。已涂布的粘接剂在按压端子紧固框10时的压力下对端子紧固框10和外部端子6进行固定。
接下来，与实施方式1同样地，如图示箭头(5)那样，将由金属基底1、绝缘电路基板2、半导体芯片3构成的基板组装体组装于树脂壳体5的底面侧。在组装金属基底1时的压力下，粘接剂进入第二间隙12。第一间隙14与实施方式1不同，不与第二间隙12连结，因而粘接剂不进入第一间隙14。
接下来，与实施方式1同样地，通过依次进行从进行加热固化的工序至被覆壳体盖(未图示)的工序，从而半导体装置的封装结构完成。
以上，如上所说明的，根据实施方式2，在第一间隙涂布粘接剂，通过该粘接剂，能够对外部端子的L形脚部和端子紧固框之间进行固定。因此，能够省去对外部端子的L形脚部逐一涂布粘接剂的工序。这样，能够缩减用于对外部端子的L形脚部逐一涂布粘接剂的时间，由此能够减少半导体装置的组装时间。
另外，端子紧固框与L形脚部的根部接触。由此，端子紧固框能够稳定地支撑外部端子的L形脚部。
产业上的可利用性
以上，本发明的半导体装置通过已存在的用户将外部端子与例如逆变器装置的印刷电路基板连接，作为智能功率模块用于马达等的逆变器控制。

Claims (8)

1.一种半导体装置，其特征在于，具备：
树脂壳体，在其周壁部设置有多个端子安装孔；
外部端子，安装于所述多个端子安装孔中的任一个端子安装孔，且具有向所述树脂壳体的内侧突出的L形脚部；
绝缘物制的端子紧固框，将所述外部端子支撑于预定的安装位置；以及
金属基底，利用粘接剂与所述端子紧固框结合，且具有安装了半导体芯片的绝缘电路基板，
在所述端子紧固框与所述L形脚部之间部分地存在第一间隙，
在所述端子紧固框与所述树脂壳体的内侧的面之间存在第二间隙，
所述第一间隙与所述第二间隙连结，
所述端子紧固框与所述L形脚部的前端接触，通过所述第一间隙的粘接剂与所述L形脚部结合，且通过所述第二间隙的粘接剂与所述树脂壳体的内侧的面结合。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二间隙的靠近所述外部端子的位置的宽度比所述第二间隙的靠近所述金属基底的位置的宽度大。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述端子紧固框在所述第一间隙内具有与所述L形脚部接触的突起。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述多个端子安装孔以与端子排列对应的方式设置，所述端子排列根据产品型号而不同，
所述外部端子根据所述产品型号安装于所述多个端子安装孔中的一个端子安装孔。
5.根据权利要求3所述的半导体装置，其特征在于，
所述多个端子安装孔以与端子排列对应的方式设置，所述端子排列根据产品型号而不同，
所述外部端子根据所述产品型号安装于所述多个端子安装孔中的一个端子安装孔。
6.一种半导体装置，其特征在于，具备：
树脂壳体，在其周壁部设置有多个端子安装孔；
外部端子，安装于所述多个端子安装孔中的任一个端子安装孔，且具有向所述树脂壳体的内侧突出的L形脚部；
绝缘物制的端子紧固框，将所述外部端子支撑于预定的安装位置；以及
金属基底，利用粘接剂与所述端子紧固框结合，且具有安装了半导体芯片的绝缘电路基板，
在所述端子紧固框与所述L形脚部之间部分地存在第一间隙，
在所述端子紧固框与所述树脂壳体的内侧的面之间存在第二间隙，
所述端子紧固框与所述L形脚部的前端接触，通过所述第一间隙的粘接剂与所述L形脚部结合，且通过所述第二间隙的粘接剂与所述树脂壳体的内侧的面结合，
所述端子紧固框与所述L形脚部的根部接触，所述第一间隙与所述第二间隙分开。
7.一种半导体装置的制造方法，其特征在于，
所述半导体装置具备：
树脂壳体，在其周壁部设置有多个端子安装孔；
外部端子，具有L形脚部；
绝缘物制的端子紧固框，将所述外部端子支撑于预定的安装位置；以及
金属基底，具有安装了半导体芯片的绝缘电路基板，
在所述端子紧固框与所述L形脚部之间部分地存在第一间隙，
在所述端子紧固框与所述树脂壳体的内侧的面之间存在第二间隙，
所述第一间隙与所述第二间隙连结，
所述半导体装置的制造方法具有：
使所述外部端子的所述L形脚部向所述树脂壳体的内侧突出，将所述外部端子安装于所述树脂壳体的所述多个端子安装孔中的任一个端子安装孔的工序；
使所述端子紧固框与所述L形脚部的前端接触，且与所述树脂壳体接合的工序；
在所述端子紧固框涂布粘接剂的工序；以及
将所述金属基底压接于所述端子紧固框，使所涂布的所述粘接剂注入到所述第一间隙和所述第二间隙的工序。
8.一种半导体装置的制造方法，其特征在于，
所述半导体装置具备：
树脂壳体，在其周壁部设置有多个端子安装孔；
外部端子，具有L形脚部；
绝缘物制的端子紧固框，将所述外部端子支撑于预定的安装位置；以及
金属基底，具有安装了半导体芯片的绝缘电路基板，
在所述端子紧固框与所述L形脚部之间部分地存在第一间隙，
在所述端子紧固框与所述树脂壳体的内侧的面之间存在第二间隙，
所述第一间隙与所述第二间隙分开，
所述半导体装置的制造方法具有：
使所述外部端子的所述L形脚部向所述树脂壳体的内侧突出，将所述外部端子安装于所述树脂壳体的所述多个端子安装孔中的任一个端子安装孔的工序；
在所述端子紧固框的所述第一间隙涂布粘接剂的工序；
使所述端子紧固框与所述L形脚部的前端和所述L形脚部的根部接触，且与所述树脂壳体接合的工序；
在所述端子紧固框涂布粘接剂的工序；以及
将所述金属基底压接于所述端子紧固框，使所涂布的所述粘接剂注入到所述第二间隙的工序。
CN201610855486.6A 2015-11-16 2016-09-27 半导体装置及半导体装置的制造方法 Active CN106952882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015224140A JP6645134B2 (ja) 2015-11-16 2015-11-16 半導体装置および半導体装置の製造方法
JP2015-224140 2015-11-16

Publications (2)

Publication Number Publication Date
CN106952882A CN106952882A (zh) 2017-07-14
CN106952882B true CN106952882B (zh) 2021-06-15

Family

ID=58690285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610855486.6A Active CN106952882B (zh) 2015-11-16 2016-09-27 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9691697B2 (zh)
JP (1) JP6645134B2 (zh)
CN (1) CN106952882B (zh)
DE (1) DE102016219084B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7378333B2 (ja) * 2020-03-26 2023-11-13 三菱電機株式会社 パワー半導体モジュール
JP2022081337A (ja) * 2020-11-19 2022-05-31 富士電機株式会社 モジュール型半導体装置およびモジュール型半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525126A (ja) * 1997-05-09 2001-12-04 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト セラミック基板を備えた電力用半導体モジュール
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
JP4985012B2 (ja) * 2007-03-22 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
CN104167370A (zh) * 2013-04-18 2014-11-26 富士电机株式会社 半导体装置制造方法及半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
JP4424199B2 (ja) * 2004-12-27 2010-03-03 日産自動車株式会社 半導体装置
JP4242401B2 (ja) * 2006-06-29 2009-03-25 三菱電機株式会社 半導体装置
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP5310660B2 (ja) * 2010-07-01 2013-10-09 富士電機株式会社 半導体装置
JP5815454B2 (ja) * 2012-03-30 2015-11-17 新電元工業株式会社 パワーモジュール及びパワーモジュールの製造方法
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525126A (ja) * 1997-05-09 2001-12-04 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト セラミック基板を備えた電力用半導体モジュール
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
JP4985012B2 (ja) * 2007-03-22 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
CN104167370A (zh) * 2013-04-18 2014-11-26 富士电机株式会社 半导体装置制造方法及半导体装置

Also Published As

Publication number Publication date
US9691697B2 (en) 2017-06-27
JP6645134B2 (ja) 2020-02-12
US20170141022A1 (en) 2017-05-18
DE102016219084B4 (de) 2024-05-08
CN106952882A (zh) 2017-07-14
DE102016219084A1 (de) 2017-06-01
JP2017092388A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP4479121B2 (ja) 半導体装置の製造方法
CN106952882B (zh) 半导体装置及半导体装置的制造方法
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
US20140264801A1 (en) Semiconductor device
US20160254215A1 (en) Semiconductor module and method for manufacturing the same
CN107204321B (zh) 半导体装置及半导体装置的制造方法
JP6400509B2 (ja) 電子部品の製造方法
JP4075204B2 (ja) 積層型半導体装置
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
US7152316B2 (en) Hybrid integrated circuit device and method of manufacturing the same
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
US10366933B2 (en) Case having terminal insertion portion for an external connection terminal
JPH10242385A (ja) 電力用混合集積回路装置
JP2005191147A (ja) 混成集積回路装置の製造方法
JP3703969B2 (ja) 電子回路装置及びその製造方法
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JPH06163746A (ja) 混成集積回路装置
JP2000323646A (ja) 絶縁材料ケース及び半導体装置
JPH06334070A (ja) 混成集積回路装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP3172393B2 (ja) 混成集積回路装置
JP2001230370A (ja) 半導体装置の製造方法
CN111162015A (zh) 一种智能功率模块及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant