WO2014057765A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2014057765A1
WO2014057765A1 PCT/JP2013/074712 JP2013074712W WO2014057765A1 WO 2014057765 A1 WO2014057765 A1 WO 2014057765A1 JP 2013074712 W JP2013074712 W JP 2013074712W WO 2014057765 A1 WO2014057765 A1 WO 2014057765A1
Authority
WO
WIPO (PCT)
Prior art keywords
case
semiconductor device
substrate
sealant
semiconductor element
Prior art date
Application number
PCT/JP2013/074712
Other languages
English (en)
French (fr)
Inventor
浩史 野津
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US14/432,291 priority Critical patent/US20150294919A1/en
Priority to EP13845086.1A priority patent/EP2908334A4/en
Priority to CN201380050803.1A priority patent/CN104685616A/zh
Publication of WO2014057765A1 publication Critical patent/WO2014057765A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • a case-type semiconductor device is known as an example of a semiconductor device (see Non-Patent Document 1).
  • the semiconductor element mounted on the element mounting substrate and accommodated in the case is connected to the electrode terminal via a wire.
  • the semiconductor element and the wire are insulated and sealed with a gel sealant injected into the case.
  • an object of the present invention is to provide a semiconductor device capable of improving reliability and a manufacturing method thereof.
  • a semiconductor device is a semiconductor element, a substrate on which the semiconductor element is mounted, and a case that houses the substrate on which the semiconductor element is mounted, and the semiconductor element is sealed inside
  • the case in which the sealing agent to be injected is injected, and the sealing agent injection path formed in the case for injecting the sealing agent into the case,
  • the inlet of the sealing agent to the inside of the case is located on the substrate side in the injection region of the sealing agent inside the case.
  • the reliability of the semiconductor device can be improved.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment.
  • FIG. 2 is a plan view schematically showing a case of the semiconductor device according to the embodiment.
  • FIG. 3 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment.
  • FIG. 4 is a diagram illustrating a step of injecting a sealing agent for a semiconductor device according to an embodiment.
  • FIG. 5 is a cross-sectional view schematically showing a first modification of the case of the semiconductor device.
  • FIG. 6 is a plan view schematically showing a first modification of the case of the semiconductor device.
  • FIG. 7 is a cross-sectional view schematically showing a second modification of the case of the semiconductor device.
  • FIG. 8 is a plan view schematically showing a second modification of the case of the semiconductor device.
  • a semiconductor device is a semiconductor element, a substrate on which the semiconductor element is mounted, and a case that houses the substrate on which the semiconductor element is mounted, and the semiconductor element is sealed inside
  • the case in which the sealing agent to be injected is injected, and the sealing agent injection path formed in the case for injecting the sealing agent into the case,
  • the inlet of the sealing agent to the inside of the case is located on the substrate side in the injection region of the sealing agent inside the case.
  • the sealing agent is injected from the sealing agent injection port located on the substrate side in the sealing agent injection region inside the case. Therefore, air is pushed out from the substrate side of the case toward the side opposite to the substrate. Therefore, bubbles are not included in the sealing portion made of the sealing agent injected in the injection region, or the influence thereof is reduced, and the reliability of the semiconductor device can be improved.
  • the inlet of the sealant into the sealant injection path may be located on the opposite side of the case from the substrate in the thickness direction of the substrate.
  • the inlet for the sealant is located on the opposite side of the substrate from the case.
  • the sealant is injected in a state where the substrate side is positioned below in the vertical direction. For this reason, at the time of injection
  • the inlet may be located outside the implantation region in the thickness direction of the substrate.
  • the inlet is located outside the injection region in the thickness direction of the substrate. For this reason, when the sealing agent is injected, the inlet of the sealing agent is located above the injection region, and the sealing agent does not easily flow out of the inlet even if the inlet is not blocked.
  • a plurality of the inlets may be provided.
  • the sealant can be injected into the case in a short time.
  • the shape of the case in plan view may be a quadrangle, and the injection port may be located at at least one of the four corners of the case.
  • the shape of the inlet may be a slit extending in one direction.
  • the sealing agent can be uniformly injected from the injection port extending in a slit shape, it is possible to prevent bubbles from being contained inside the case, or to reduce the influence thereof.
  • the material of the semiconductor element may include a wide band gap semiconductor.
  • a larger current can be passed through the semiconductor element than a semiconductor element using silicon (Si).
  • a semiconductor element using a wide bandgap semiconductor may be used in a higher temperature environment than a semiconductor element using silicon. For this reason, when bubbles are included inside the sealing portion made of the sealing agent, the influence tends to be larger than that of a semiconductor element using silicon. For this reason, when the material of a semiconductor element contains a wide band gap semiconductor, the effect that it is made not to contain a bubble inside a case, or the influence can be reduced is exhibited more suitably. .
  • a method of manufacturing a semiconductor device includes a step of mounting a semiconductor element on a substrate, a step of storing the substrate in a case, and an inner side of the case storing the substrate on which the semiconductor is mounted.
  • a sealing agent injection path for injecting the sealing agent to the inside of the case is formed in the case, and in the sealing agent injection path to the inside of the case
  • the sealing agent injection port is located on the substrate side in the sealing agent injection region inside the case, and in the step of injecting the sealing agent, the case passes through the sealing agent injection path.
  • the sealant is injected into the inner injection region.
  • the sealant is injected from the sealant injection port located on the substrate side inside the case. Therefore, air is pushed out from the substrate side of the case toward the opposite side. Accordingly, it is possible to prevent bubbles from being contained inside the case, or to reduce the influence thereof.
  • the step of injecting the sealant may be performed in a vacuum.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment.
  • FIG. 2 is a plan view of a case provided in the semiconductor device according to the embodiment.
  • the semiconductor device 10 shown in FIGS. 1 and 2 is a case type semiconductor device.
  • the semiconductor device 10 includes a semiconductor element 12, a substrate 20, and a case 40.
  • the substrate 20 is a wiring substrate in which a wiring layer 20b is provided on an insulating substrate 20a.
  • a semiconductor element 12 is mounted on the substrate 20.
  • An example of the material of the insulating substrate 20a includes ceramic.
  • Examples of the material of the wiring layer 20b include metals such as copper and copper alloys.
  • the wiring layer 20b can have a predetermined wiring pattern.
  • Examples of the semiconductor element 12 include transistors such as a MOS-FET and an insulated gate bipolar transistor (IGBT).
  • Examples of the material of the semiconductor element 12 include a wide band gap semiconductor, silicon and other semiconductors.
  • a wide band gap semiconductor has a band gap larger than that of silicon. Examples of wide band gap semiconductors include silicon carbide (SiC), gallium nitride (GaN), and diamond.
  • SiC silicon carbide
  • GaN gallium nitride
  • diamond diamond.
  • the heat radiation layer 22 may be provided on the back surface of the substrate 20 (the surface opposite to the side on which the semiconductor element 12 is mounted).
  • Examples of the material of the heat dissipation layer 22 include metals such as copper and copper alloys.
  • the heat dissipation layer 22 is bonded to the heat sink 26 via an adhesive layer 24 made of, for example, solder.
  • An example of the material of the heat sink 26 is the same as the material of the heat dissipation layer 22 and includes a metal such as copper and a copper alloy.
  • the semiconductor element 12 includes electrode pads P1 and P2 as upper electrodes.
  • the electrode pad P1 is a source electrode, and the electrode pad P2 is a gate electrode.
  • the electrode pad P1 is an emitter electrode, and the electrode pad P2 is a gate electrode.
  • the electrode pad P1 is connected to the electrode terminal 28 for external connection through the wiring 32.
  • the electrode pad P2 is connected to the electrode terminal 30 for external connection through the wiring 34.
  • the semiconductor element 12 includes a lower electrode on the surface opposite to the electrode pads P1 and P2. When the semiconductor element 12 is a MOS-FET, the lower electrode is a drain electrode.
  • the lower electrode is a collector electrode.
  • the lower electrode of the semiconductor element 12 is mounted on the element mounting surface 20ba that is the upper surface of the wiring layer 20b with the adhesive layer 36 interposed therebetween.
  • Examples of the material of the adhesive layer 36 are materials containing lead-containing metal solder, lead-free metal solder, conductive resin, or the like.
  • the lower electrode is connected to an electrode terminal for external connection (not shown) through the wiring layer 20b.
  • the wires 32 and 34 may be wires or ribbons. Examples of the material of the wirings 32 and 34 include metals such as aluminum, gold, and copper.
  • the wirings 32 and 34 are connected to the electrode terminals 28 and 30 and the semiconductor element 12 by wire bonding using, for example, ultrasonic waves or pressure.
  • the electrode terminals 28 and 30 included in the semiconductor device 10 are attached to the inner wall of the case 40, for example.
  • the electrode terminals 28 and 30 extend upward along the inner wall of the case 40.
  • the electrode terminal 28 corresponds to the source electrode terminal
  • the electrode terminal 30 corresponds to the gate electrode terminal.
  • An electrode terminal corresponding to the drain electrode terminal is not shown.
  • the electrode terminal 28 corresponds to an emitter electrode terminal
  • the electrode terminal 30 corresponds to a gate electrode terminal.
  • the electrode terminals corresponding to the collector electrode terminals are not shown.
  • FIG. 1 illustrates the case where the semiconductor element 12 is a MOS-FET.
  • the semiconductor element 12 and the substrate 20 are accommodated in the case 40.
  • the case 40 has a cylindrical shape, for example.
  • the plan view shape of the case 40 is a quadrangle.
  • FIG. 2 shows a case where the shape of the case 40 in plan view is a rectangle.
  • One opening of the case 40 can be sealed by the heat sink 26.
  • the other opening of the case 40 can be sealed with a lid 42.
  • the electrode terminals 28 and 30 protrude outside through an opening formed in the lid 42, for example.
  • the material of the case 40 include resins such as engineering plastics such as polybutylene terephthalate (PBT) and polyphenylene sulfide resin (PPS).
  • An example of the material of the lid 42 includes a thermoplastic resin.
  • a gel such as a silicone gel can be injected into the case 40 for stress relaxation.
  • a region inside the case 40 where the gel is to be injected is referred to as an injection region 44.
  • the sealing portion 46 made of the gel is configured.
  • the case 40 has a sealant injection path 50 formed therein.
  • the sealant injection path 50 is a path for injecting the gel into the injection region 44 inside the case 40.
  • the sealant injection path 50 has an input port 52 and an injection port 54.
  • the input port 52 is one opening of the sealant injection path 50 provided to inject the gel into the sealant injection path 50.
  • the insertion port 52 only needs to be formed at a position where the gel can be injected into the sealant injection path 50.
  • the insertion port 52 is formed on the outer surface of the case 40. As shown in FIG. 1 as an example, in one embodiment, the insertion port 52 is formed on an upper end surface that is a part of the outer surface of the case 40.
  • the substrate 20 is disposed on the lower side. Therefore, the insertion port 52 is located on the side opposite to the substrate 20 in the case 40.
  • the injection port 54 is the other opening of the sealant injection path 50.
  • the inlet 54 is formed on the inner surface of the case 40 facing the injection region 44.
  • the sealant injection path 50 extends into the wall portion constituting the case 40 so as to connect the input port 52 and the injection port 54.
  • the sealing agent injection path 50 extends downward from the charging port 52 in the wall portion constituting the case 40, and toward the injection region 44 on the bottom side of the case 40. It bends in the horizontal direction and reaches the inlet 54. It is sufficient that at least one sealing agent injection path 50 is provided.
  • a plurality of sealant injection paths 50 are provided.
  • one sealant injection path 50 is located at each of the four corners of the case 40 in plan view.
  • the insertion port 52 is located outside of the injection region 44 in the vertical direction (the thickness direction of the substrate 20 in FIG. 1). In other words, the insertion port 52 is located above the surface of the sealing portion 46 made of gel injected into the case 40.
  • FIG. 3 is a flowchart illustrating a method for manufacturing the semiconductor device 10
  • FIG. 4 is a schematic diagram illustrating the method for manufacturing the semiconductor device 10.
  • the case 40 is prepared (step S11).
  • the case 40 prepared here is a case for accommodating the substrate 20 on which the semiconductor element 12 is mounted.
  • the case 40 is formed with a sealant injection path 50 for injecting a gel for sealing the semiconductor element 12 inside the case 40.
  • the case 40 may be manufactured by, for example, molding.
  • the semiconductor element 12 is mounted on the substrate 20. And the board
  • the semiconductor device 10 includes the heat sink 26, the substrate 20 is fixed to the upper surface of the heat sink 26, and then the heat sink 26 is fixed to the case 40, whereby the substrate 20 is accommodated in the case 40.
  • the electrode terminals 28 and 30 are attached to the case 40.
  • the electrode terminals 28 and 30 may be attached to the case 40 in advance when the case 40 is prepared in step S11.
  • the electrode pad P1 of the semiconductor element 12 and the electrode terminal 28 are connected by a wiring 32, and the wiring layer 20b of the substrate 20 and the electrode terminal 30 are connected by a wiring 34.
  • the semiconductor element 12, the substrate 20, the electrode pad P1, the electrode terminals 28 and 30, and the wirings 32 and 34 are omitted.
  • a gel is injected into the case 40 (step S15).
  • An example of a gel injection method will be described.
  • a tube 56 is connected to the inlet 52, and the gel is injected as shown by an arrow A1 using a syringe (not shown).
  • the injected gel passes through the sealant injection path 50 and enters the injection region 44 from the injection port 54 as indicated by an arrow A2.
  • the liquid level of the gel rises as shown by the arrow A3.
  • the lid 42 is attached to the case 40.
  • Step S15 may be performed in a vacuum.
  • step S15 is executed in a vacuum, since the periphery of the semiconductor device 10 is a vacuum, the generation of bubbles inside the case 40 can be more reliably prevented.
  • the semiconductor device manufacturing method described above is an example, and can be appropriately changed according to the configuration of the semiconductor device.
  • the sealant injection path 50 is formed in the case 40 and the injection port 54 of the sealant injection path 50 is located on the substrate 20 side.
  • the influence of the bubbles is reduced as compared with the case where the gel is directly injected into the case 40 from the upper opening of the case 40. Specifically, the number of bubbles is reduced or the size of the remaining bubbles becomes smaller.
  • the gel inlet 52 When the gel inlet 52 is located on the opposite side of the case 40 from the substrate 20, since the gel is generally injected when the semiconductor device 10 is manufactured, the substrate 20 side is positioned downward in the vertical direction. When the gel is injected, the gel inlet 52 is positioned above the inlet 54. Therefore, the gel can be easily charged into the charging port 52 and the gel can be easily injected through the sealant injection path 50.
  • the gel inlet 52 When the inlet 52 is positioned outside the injection region 44 in the thickness direction of the substrate 20, the gel inlet 52 is positioned above the injection region 44 when the gel is injected. For example, the gel is injected.
  • the tube 56 (see FIG. 4) is removed from the charging port 52 immediately after the end, the gel does not easily flow out from the charging port 52 even if the charging port 52 is not blocked.
  • the gel can be injected into the case 40 in a short time.
  • the gel can be injected from the corner, so that bubbles are likely to be included and bubbles are likely to remain.
  • the gel is surely injected into the corner, and bubbles are hardly contained in the corner, and the influence is reduced.
  • the semiconductor element 12 is a semiconductor element using a wide band gap semiconductor
  • a larger current can be passed through the semiconductor element 12 than the semiconductor element 12 using silicon (Si). Therefore, the semiconductor element 12 is used for a power device or the like.
  • the semiconductor element 12 using a wide band gap semiconductor may be used in a higher temperature environment than the semiconductor element 12 using silicon. For this reason, when bubbles exist inside the sealing portion 46 made of gel, the influence tends to be larger than that of a semiconductor element using silicon. For example, bubbles may easily move, and current leakage may occur particularly when the bubbles move to a portion connected to the semiconductor element 12. For this reason, when the material of the semiconductor element 12 includes a wide band gap semiconductor, the effect of the present embodiment that the bubbles can be prevented from being included inside the case 40 or the influence thereof can be reduced. It is suitably exhibited.
  • FIG. 5 is a cross-sectional view showing a case 40B of the first modification.
  • FIG. 6 is a plan view showing a case 40B of the first modified example.
  • the case 40B is different from the case 40 of the semiconductor device 10 in the following points.
  • the case 40 has an opening on the lower side, and the heat sink 26 closes the opening on the lower side of the case 40.
  • the case 40B is configured by combining the frame body 40F and the heat sink 26B that closes the lower opening of the frame body 40F.
  • the holes 50V extend linearly in the vertical direction.
  • a recess 26Ba is provided at a position facing the hole 50V.
  • the hole 50V and the recess 26Ba continuous with the hole 50V form a sealant injection path 50B.
  • An inlet 52B is provided in the upper part of the sealant injection path 50B, and an inlet 54B is provided at a position facing the inside of the frame body 40F in the recess 26Ba.
  • the frame body 40F and the heat sink 26B may be prepared separately.
  • the frame body 40F is fixed to the upper surface of the heat sink 26B.
  • the case 40B is formed and the substrate 20 is accommodated inside the case 40B.
  • the process after the substrate 20 is accommodated inside the case 40 ⁇ / b> B is the same as that of the semiconductor device 10 including the case 40.
  • the hole 50V formed in the frame body 40F in the sealant injection path 50B can be shaped to extend linearly in the vertical direction.
  • the passage 50B can be formed more easily.
  • FIG. 7 is a cross-sectional view showing a case 40C of the second modified example.
  • FIG. 8 is a plan view showing a case 40C of the second modified example.
  • the case 40C is different from the case 40 illustrated in FIG. 1 in the shape of the sealant injection path 50.
  • the sealing agent injection path 50 ⁇ / b> C is arranged at four corners of the case 40 in a plan view, and its cross-sectional shape is circular.
  • the input port 52C has a slit shape extending in one direction along the short edge of the bottom edge of the case 40C, and the sealant injection path 50C passes the case 40C from the input port 52C.
  • the inside of the wall part which comprises is extended below.
  • the sealant injection path 50C is bent in the horizontal direction toward the injection region 44 on the bottom side of the case 40C and reaches the injection port 54C.
  • the shape of the inlet 54C is a slit that extends along the short side of the periphery of the bottom of the case 40C.
  • the gel can be uniformly injected from the injection port 54C extending in the slit shape, so that bubbles are not included in the sealing portion 46. Or the influence can be reduced.
  • the semiconductor device 10 includes one semiconductor element 12, but may include two or more semiconductor elements.
  • a semiconductor element a diode or the like may be used instead of the transistor.
  • the semiconductor device includes a plurality of semiconductor elements, the plurality of semiconductor elements may be a combination of a plurality of types of semiconductor elements such as transistors and diodes.
  • the electrical connection configuration of the semiconductor elements included in the semiconductor device 10 can also be determined as appropriate according to the type of the semiconductor elements.
  • the shapes of the inlet 52 and the inlet 54 may be different.
  • the shape of the charging port 52 is a funnel shape with a wide upper side
  • the gel can be injected into the case 40 by pouring the gel into the funnel-shaped charging port 52. Therefore, the gel can be injected more quickly and easily.
  • one sealant injection path has one inlet and a plurality of inlets, and the sealant injection path branches in the path from the inlet to the inlet, and each of the plurality of inlets You may be heading towards.
  • the case 40 has been described as having a cylindrical shape, for example, the case 40 may be configured by a cylindrical frame and a heat sink as a bottom plate, similarly to the case 40B of the first modification. Good. The same applies to the case 40C of the second modification. Further, the semiconductor device 10 may not include the lid 42.
  • the sealant is not limited to a gel and may be a thermosetting material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

　信頼性が向上され得る半導体装置及びその製造方法を提供する。一実施形態に係る半導体装置（１０）は、半導体素子（１２）と、基板（２０）と、ケース（４０）と、封止剤注入路（５０）とを備える。基板（２０）には、半導体素子（１２）が搭載される。ケース（４０）は、基板（２０）を収容し、内側に半導体素子（１２）を封止する封止剤が注入される。封止剤注入路（５０）は、ケース（４０）に形成されており、封止剤をケース（４０）内側に注入するためのものである。封止剤注入路（５０）においてケース（４０）内側に位置する封止剤の注入口は、ケース（４０）内側の封止剤の注入領域（４４）において基板（２０）側に位置する。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造方法に関する。
　半導体装置の例として、ケース型の半導体装置が知られている（非特許文献１参照）。このような半導体装置では、素子搭載基板に搭載されてケースに収容された半導体素子が、ワイヤを介して電極端子に接続される。半導体素子及びワイヤは、ケース内部に注入されるゲル状の封止剤で絶縁封止される。
「Ｃｕワイヤを中心としたワイヤボンディングの不良原因と信頼性向上・評価技術」、株式会社技術情報協会出版、２０１１年７月２９日、ｐ．１６３
　ケースに封止剤が注入される際に、封止剤からなる封止部の内部に気泡が発生することがある。気泡が封止部の内部に残存している場合には、半導体装置の動作時に、半導体素子において発生する熱が、封止部を構成する封止剤を介して気泡に伝わる。したがって、半導体素子のオン・オフ動作に応じて気泡における気体の温度が変動する。このため、気泡が熱膨張及び熱収縮することにより、電流漏れが生じる場合があり、半導体装置の信頼性が低減する可能性がある。
　そこで、本発明は、信頼性を向上し得る半導体装置及びその製造方法を提供することを目的とする。
　本発明の一側面に係る半導体装置は、半導体素子と、前記半導体素子が搭載される基板と、前記半導体素子が搭載された前記基板を収容するケースであって、内側に前記半導体素子を封止する封止剤が注入される前記ケースと、前記ケースに形成されており、前記封止剤を前記ケース内側に注入するための封止剤注入路と、を備え、前記封止剤注入路において前記ケース内側への前記封止剤の注入口が前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置する。
　本発明によれば、半導体装置の信頼性を向上し得る。
図１は、一実施形態に係る半導体装置を模式的に示す断面図である。 図２は、一実施形態に係る半導体装置のケースを模式的に示す平面図である。 図３は、一実施形態に係る半導体装置の製造方法を示すフローチャートである。 図４は、一実施形態に係る半導体装置の封止剤の注入工程を示す図である。 図５は、半導体装置のケースの第１の変形例を模式的に示す断面図である。 図６は、半導体装置のケースの第１の変形例を模式的に示す平面図である。 図７は、半導体装置のケースの第２の変形例を模式的に示す断面図である。 図８は、半導体装置のケースの第２の変形例を模式的に示す平面図である。
　[本発明の実施形態の説明]
　最初に本発明の実施態様を列記して説明する。
　本発明の一側面に係る半導体装置は、半導体素子と、前記半導体素子が搭載される基板と、前記半導体素子が搭載された前記基板を収容するケースであって、内側に前記半導体素子を封止する封止剤が注入される前記ケースと、前記ケースに形成されており、前記封止剤を前記ケース内側に注入するための封止剤注入路と、を備え、前記封止剤注入路において前記ケース内側への前記封止剤の注入口が前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置する。
　この構成では、ケース内側の封止剤の注入領域において基板側に位置する封止剤の注入口から封止剤が注入される。そのため、ケースの基板側から空気が基板と反対側に向かって押し出される。したがって、注入領域において注入された封止剤からなる封止部の内部に気泡が含まれることがなく、又はその影響が低減され、半導体装置の信頼性を向上させることができる。
　一実施形態において、前記封止剤注入路への前記封止剤の投入口が前記ケースのうち、前記基板の厚み方向において前記基板と反対側に位置してもよい。
　この場合、封止剤の投入口がケースにおいて基板と反対側に位置する。半導体装置の製造時は、一般的には、鉛直方向において基板側が下に位置する状態で封止剤が注入される。このため、封止剤の注入時には、封止剤の投入口が上に位置するので、投入口への封止剤の投入が容易である。
　一実施形態において、前記投入口が、前記基板の厚み方向において、前記注入領域の外側に位置してもよい。
　この場合、投入口が、基板の厚み方向において、注入領域の外側に位置する。このため、封止剤の注入時には、封止剤の投入口が注入領域よりも上側に位置し、投入口を塞がなくても、投入口から封止剤が流出しにくくなる。
　一実施形態において、前記注入口が複数設けられてもよい。
　この場合、注入口が複数設けられているため、短時間でケースに封止剤を注入することができる。
　一実施形態において、前記ケースの平面視形状が四角形であり、前記注入口が前記ケースの４つの角部の少なくとも１つに位置してもよい。
　この場合、角部から封止剤を注入できるため、封止剤からなる封止部において上記角部に気泡が含まれにくいと共に、その影響が低減される。
　一実施形態において、前記注入口の形状が、一方向に延びるスリット状であってもよい。
　この場合、スリット状に延びる注入口から封止剤を一様に注入することができるため、ケース内側において気泡が含まれないようにすること、又はその影響を低減することができる。
　一実施形態において、半導体素子の材料が、ワイドバンドギャップ半導体を含んでいてもよい。
　ワイドバンドギャップ半導体を用いた半導体素子においては、シリコン（Ｓｉ）を用いた半導体素子に比べて大きな電流を半導体素子に流すことができる。また、ワイドバンドギャップ半導体を用いた半導体素子は、シリコンを用いた半導体素子に比べて高温の環境の下で使用されることがある。このため、封止剤からなる封止部の内部において気泡が含まれていると、その影響は、シリコンを用いた半導体素子と比べて大きくなる傾向にある。このため、半導体素子の材料がワイドバンドギャップ半導体を含む場合には、ケース内側において気泡が含まれないようにすること、又はその影響を低減することができるという作用効果がより好適に発揮される。
　本発明の一側面に係る半導体装置の製造方法は、半導体素子を基板に搭載する工程と、前記基板をケースに収容する工程と、前記半導体が搭載された前記基板を収容した前記ケース内側に封止剤を注入する工程と、を備え、前記ケースには、前記封止剤を前記ケース内側に注入する封止剤注入路が形成されており、前記封止剤注入路において前記ケース内側への前記封止剤の注入口が、前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置しており、前記封止剤を注入する工程では、前記封止剤注入路を通じて前記ケース内側の前記注入領域に前記封止剤を注入する。
　この構成では、ケース内側において基板側に位置する封止剤の注入口から、封止剤が注入される。そのため、空気がケースの基板側からその反対側に向かって押し出される。したがって、ケース内側において気泡が含まれないようにすること、又はその影響を低減することができる。
　一実施形態において、前記封止剤を注入する工程が、真空中において実行されてもよい。
　この場合、封止剤を注入する工程において、半導体装置の周囲が真空であるため、ケース内側における気泡の発生をより確実に防止することができる。
　［本発明の実施形態の詳細］
　以下、図面を参照して本発明の実施形態の具体例について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。説明中、「上」、「下」等の方向を示す語は、図面に示された状態に基づいた便宜的な語である。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　図１は、一実施形態に係る半導体装置を模式的に示す断面図である。図２は、一実施形態に係る半導体装置が備えるケースの平面図である。図１及び図２に示される半導体装置１０は、ケース型の半導体装置である。半導体装置１０は、半導体素子１２と、基板２０と、ケース４０と、を備える。
　基板２０は、絶縁性基板２０ａの上に配線層２０ｂが設けられた配線基板である。基板２０には、半導体素子１２が搭載されている。絶縁性基板２０ａの材料の例は、セラミックを含む。配線層２０ｂの材料の例は、銅及び銅合金等の金属を含む。配線層２０ｂは、所定の配線パターンを有し得る。半導体素子１２の例は、ＭＯＳ－ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。半導体素子１２の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドを含む。半導体素子１２の材料がＳｉＣである場合には、半導体装置１０は、半導体素子１２が高温（例えば２００℃以上）となる状態で使用される傾向にある。
　基板２０の裏面（半導体素子１２が搭載される側と反対側の面）には、放熱層２２が設けられてもよい。放熱層２２の材料の例は、銅及び銅合金等の金属を含む。放熱層２２は、例えば半田等からなる接着層２４を介してヒートシンク２６に接着される。ヒートシンク２６の材料の例は、放熱層２２の材料と同様であり、銅及び銅合金等の金属を含む。
　半導体素子１２は、上部電極として、電極パッドＰ１，Ｐ２を備える。半導体素子１２がＭＯＳ－ＦＥＴである場合、電極パッドＰ１はソース電極であり、電極パッドＰ２はゲート電極である。半導体素子１２がＩＧＢＴである場合、電極パッドＰ１はエミッタ電極であり、電極パッドＰ２はゲート電極である。電極パッドＰ１は、配線３２を介して、外部接続用の電極端子２８に接続される。電極パッドＰ２は、配線３４を介して、外部接続用の電極端子３０に接続される。半導体素子１２は、電極パッドＰ１，Ｐ２と逆の面に、下部電極を備える。半導体素子１２がＭＯＳ－ＦＥＴである場合、下部電極はドレイン電極である。半導体素子１２がＩＧＢＴである場合、下部電極はコレクタ電極である。半導体素子１２の下部電極は、接着層３６を介して配線層２０ｂの上面である素子実装面２０ｂａ上に実装される。接着層３６の材料の例は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料である。下部電極は、配線層２０ｂを介して、不図示の外部接続用の電極端子に接続される。
　配線３２，３４は、ワイヤ又はリボンであってもよい。配線３２，３４の材料の例は、アルミニウム、金、銅等の金属を含む。配線３２，３４は、例えば超音波や加圧等を用いたワイヤボンディングにより電極端子２８，３０及び半導体素子１２に接続される。
　半導体装置１０が備える電極端子２８，３０は、例えばケース４０の内壁に取り付けられる。電極端子２８，３０は、ケース４０の内壁に沿って上方に延びている。半導体素子１２がＭＯＳ－ＦＥＴである場合、電極端子２８はソース電極端子に対応し、電極端子３０はゲート電極端子に対応する。ドレイン電極端子に対応する電極端子は、図示を省略されている。半導体素子１２がＩＧＢＴである場合、電極端子２８はエミッタ電極端子に対応し、電極端子３０はゲート電極端子に対応する。コレクタ電極端子に対応する電極端子は、図示を省略されている。なお、図１では、半導体素子１２がＭＯＳ－ＦＥＴである場合を例示している。
　半導体素子１２及び基板２０は、ケース４０に収容される。ケース４０は、例えば筒状である。ケース４０の平面視形状は、四角形である。なお、図２では、ケース４０の平面視形状が長方形である場合を示している。ケース４０の一方の開口は、ヒートシンク２６によって封止され得る。ケース４０の他方の開口は、蓋４２によって封止され得る。電極端子２８，３０は、例えば、蓋４２に形成された開口を通って外部に突出する。ケース４０の材料の例は、ポリブチレンテレフタレート（ＰＢＴ）やポリフェニレンサルファイド樹脂（ＰＰＳ）といったエンジニヤリングプラスチック等の樹脂を含む。蓋４２の材料の例は、熱可塑性樹脂を含む。ケース４０の内側には、応力緩和のため、例えばシリコーンゲル等のゲル（封止剤）が注入され得る。このゲルが注入されるべきケース４０内側の領域を注入領域４４と称する。ゲルが注入領域４４に注入されることにより、ゲルからなる封止部４６が構成される。
　ケース４０には、封止剤注入路５０が形成されている。封止剤注入路５０は、ケース４０内側の注入領域４４にゲルを注入するための経路である。封止剤注入路５０は、投入口５２及び注入口５４を有する。投入口５２は、封止剤注入路５０にゲルを注入するために設けられた、封止剤注入路５０の一方の開口である。投入口５２は、封止剤注入路５０にゲルを注入できる位置に形成されていればよい。投入口５２は、ケース４０の外面に形成されている。一例として図１に示されるように、一実施形態では、投入口５２は、ケース４０の外面の一部である上端面に形成されている。ここで、ケース４０において、基板２０は、下側に配置されている。そのため、投入口５２は、ケース４０において基板２０と反対側に位置する。
　注入口５４は、封止剤注入路５０の他方の開口である。注入口５４は、注入領域４４に面したケース４０の内面に形成されている。封止剤注入路５０は、投入口５２と注入口５４とを繋ぐように、ケース４０を構成する壁部内に延在している。一例として図１に示されるように、封止剤注入路５０は、投入口５２からケース４０を構成する壁部内を下方に向かって延び、ケース４０の底部側で、注入領域４４に向かうように水平方向に折れ曲がり、注入口５４に至る。封止剤注入路５０は、少なくとも１つ設けられていればよい。一実施形態では、封止剤注入路５０は、複数設けられている。封止剤注入路５０は、例えば、平面視においてケース４０の４つの角部にそれぞれ１本ずつ位置する。また、投入口５２は、注入領域４４よりも、鉛直方向（図１において基板２０の厚さ方向）において外側に位置する。言い換えれば、投入口５２は、ケース４０に注入されたゲルからなる封止部４６の表面よりも上側に位置する。
　次に、図１に模式的に示した一実施形態の半導体装置１０の製造方法について、図３及び図４を参照して説明する。図３は、半導体装置１０の製造方法を示すフローチャートであり、図４は、半導体装置１０の製造方法を示す模式図である。
　まず、ケース４０を用意する（ステップＳ１１）。ここで用意されるケース４０は、半導体素子１２が搭載された基板２０を収容するためのケースである。ケース４０には、半導体素子１２をケース４０内側に封止するゲルを注入する封止剤注入路５０が形成されている。ケース４０は、例えばモールド成形等によって製造されてもよい。
　次に、半導体素子１２を基板２０に搭載する。そして、半導体素子１２が搭載された基板２０をケース４０に収容する（ステップＳ１３）。半導体装置１０がヒートシンク２６を備える場合には、基板２０をヒートシンク２６の上面に固定した後、ヒートシンク２６をケース４０に固定することにより、基板２０をケース４０に収容する。その後、ケース４０に電極端子２８，３０を取り付ける。ただし、電極端子２８，３０は、ステップＳ１１においてケース４０を用意した段階で、予めケース４０に取り付けられていてもよい。そして、半導体素子１２の電極パッドＰ１と電極端子２８との間を配線３２で接続し、基板２０の配線層２０ｂと電極端子３０との間を配線３４で接続する。なお、図４においては、半導体素子１２、基板２０、電極パッドＰ１、電極端子２８，３０、配線３２，３４を省略している。
　次に、ケース４０にゲルを注入する（ステップＳ１５）。ゲルの注入方法の一例を説明する。例えば、図４に示すように、投入口５２に管５６を接続し、不図示のシリンジを用いて、ゲルを矢印Ａ１で示すように注入する。注入されたゲルは、封止剤注入路５０を通過して、矢印Ａ２で示すように注入口５４から注入領域４４に進入する。そして、ゲルの注入が進むにつれて、ゲルの液面は矢印Ａ３で示すように上昇する。ゲルの液面が所定の高さ、即ち注入領域４４の上面の位置に到達すると、ゲルの注入を終了する。ゲルの注入を終了した後、ケース４０に蓋４２を取り付ける。これにより、半導体装置１０が得られる。なお、ステップＳ１５は、真空中において実行されてもよい。ステップＳ１５が真空中において実行される場合には、半導体装置１０の周囲が真空であるため、ケース４０内側における気泡の発生をより確実に防止することができる。
　なお、以上で説明した半導体装置の製造方法は、一つの例であり、半導体装置の構成に応じて適宜変更可能である。
　以上説明したように、一実施形態の半導体装置１０では、ケース４０に封止剤注入路５０が形成されており、封止剤注入路５０の注入口５４が基板２０側に位置するため、ゲルをケース４０の基板２０側から注入することができる。そのため、ケース４０の基板２０側から空気が基板２０と反対側に向かって押し出される。したがって、ゲルからなる封止部４６の内側に気泡が含まれることがない。あるいは、仮に気泡が封止部４６内に残存しても、ケース４０の上部の開口からケース４０の内側に直接ゲルを注入する場合に比べて、気泡の影響が低減される。具体的には、気泡の数が低減され、又は残存する気泡の大きさがより小さくなる。その結果、例えば、半導体装置１０の駆動に伴う半導体素子１２の発熱によって気泡が熱収縮等をしても、気泡が残存している箇所での電流漏れや、ケース４０の内壁からのゲルのはがれ等が生じにくい。このように気泡が封止部４６内に残存しないため、あるいは、仮に残存していても気泡の影響が低減されるため、半導体装置１０の信頼性が向上する。
　ゲルの投入口５２がケース４０において基板２０と反対側に位置する場合、半導体装置１０の製造時には、一般的には、鉛直方向において基板２０側が下に位置する状態でゲルが注入されるため、ゲルの注入時には、ゲルの投入口５２が注入口５４よりも上に位置する。したがって、投入口５２へのゲルの投入が容易であると共に、封止剤注入路５０を通してゲルを注入しやすい。
　投入口５２が、基板２０の厚み方向において、注入領域４４の外側に位置する場合には、ゲルの注入時には、ゲルの投入口５２が注入領域４４よりも上側に位置し、例えばゲルを注入し終わった直後に管５６（図４参照）を投入口５２から取り外した際に、投入口５２を塞がなくても、投入口５２からゲルが流出しにくくなる。
　注入口５４が複数設けられている場合には、短時間でケース４０にゲルを注入することができる。
　ケース４０の平面視形状が四角形であり、注入口５４がケース４０の角部に位置している場合には、角部からゲルを注入できるため、気泡が含まれやすく、また気泡が残存しやすい角部にゲルが確実に注入され、角部に気泡が含まれにくいと共に、その影響が低減される。
　半導体素子１２を、ワイドバンドギャップ半導体を用いた半導体素子とした場合、シリコン（Ｓｉ）を用いた半導体素子１２に比べて大きな電流を半導体素子１２に流し得る。そのため、半導体素子１２は、電力用の装置などに用いられる。ワイドバンドギャップ半導体を用いた半導体素子１２は、シリコンを用いた半導体素子１２に比べて高温の環境の下で使用されることがある。このため、ゲルからなる封止部４６の内部に気泡が存在すると、その影響が、シリコンを用いた半導体素子に比べて大きくなる傾向にある。例えば、気泡が移動しやすく、特に半導体素子１２と接続される部分などに気泡が移動した場合に電流漏れが生じる場合がある。このため、半導体素子１２の材料がワイドバンドギャップ半導体を含む場合には、ケース４０内側において気泡が含まれないようにすること、又はその影響を低減することができるという本実施形態の効果がより好適に発揮される。
　以上説明した実施形態において、ケース４０には種々の変更を行うことができる。図５は、第１の変形例のケース４０Ｂを示す断面図である。図６は、第１の変形例のケース４０Ｂを示す平面図である。
　ケース４０Ｂは、半導体装置１０のケース４０と、次の点で異なっている。半導体装置１０では、ケース４０が下側に開口を有しており、ヒートシンク２６がケース４０の下側の開口を塞いでいる。これに対し、ケース４０Ｂは、枠体４０Ｆと、枠体４０Ｆの下側の開口を塞ぐヒートシンク２６Ｂとを合わせることにより構成されている。
　枠体４０Ｆでは、孔５０Ｖが鉛直方向に直線状に延びている。ヒートシンク２６Ｂにおいて、孔５０Ｖに対向する位置に凹部２６Ｂａが設けられている。この孔５０Ｖと、孔５０Ｖに連続する凹部２６Ｂａとが、封止剤注入路５０Ｂを形成している。封止剤注入路５０Ｂの上部に投入口５２Ｂが設けられ、凹部２６Ｂａのうち枠体４０Ｆの内側に面した位置に注入口５４Ｂが設けられている。
　次に、ケース４０Ｂを備えた半導体装置１０の製造方法の一例について説明する。ケースを用意する工程では、枠体４０Ｆと、ヒートシンク２６Ｂとを、それぞれ別々に用意すればよい。ケースに基板を収容する工程では、例えば、ヒートシンク２６Ｂの上面に基板２０を固定した後、ヒートシンク２６Ｂの上面に枠体４０Ｆを固定する。このように、基板２０が固定されたヒートシンク２６Ｂに枠体４０Ｆを固定することにより、ケース４０Ｂが形成されるとともに、基板２０がケース４０Ｂ内側に収容される。基板２０がケース４０Ｂ内側に収容された後の工程は、ケース４０を備えた半導体装置１０の場合と同様である。
　ケース４０Ｂを用いた半導体装置によれば、少なくとも半導体装置１０と同様の作用効果が得られる。加えて、ケース４０Ｂを用いた場合には、封止剤注入路５０Ｂのうち枠体４０Ｆに形成される孔５０Ｖを、鉛直方向に直線状に延びる形状とすることができるため、封止剤注入路５０Ｂの形成を一層容易に行い得る。
　図７は、第２の変形例のケース４０Ｃを示す断面図である。図８は、第２の変形例のケース４０Ｃを示す平面図である。
　ケース４０Ｃは、図１に例示したケース４０と、封止剤注入路５０の形状が異なっている。図１に示したケース４０では、封止剤注入路５０Ｃは、平面視においてケース４０の４つの角部に配置されており、その断面形状は円形である。これに対し、ケース４０Ｃでは、投入口５２Ｃが、ケース４０Ｃの底部の周縁の短辺に沿って一方向に延びるスリット状となっており、封止剤注入路５０Ｃが投入口５２Ｃからケース４０Ｃを構成する壁部内を下方に延びている。そして、封止剤注入路５０Ｃは、ケース４０Ｃの底部側で、注入領域４４に向かうように水平方向に折れ曲がり、注入口５４Ｃに至る。注入口５４Ｃの形状は、ケース４０Ｃの底部の周縁の短辺に沿って延びるスリット状となっている。
　ケース４０Ｃを用いた半導体装置によれば、少なくとも半導体装置１０と同様の作用効果が得られる。加えて、ケース４０Ｃを用いた半導体装置によれば、スリット状に延びる注入口５４Ｃからゲルを一様に注入することができるため、封止部４６内において気泡が含まれないようにすること、又はその影響を低減することができる。
　以上、本発明の種々の実施形態について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
　例えば、半導体装置１０は、１つの半導体素子１２を備えているが、２つ以上の半導体素子を備えてもよい。半導体素子として、トランジスタに代えてダイオード等を使用してもよい。半導体装置が複数の半導体素子を備える場合には、複数の半導体素子が、トランジスタやダイオードなどの複数の種類の半導体素子の組み合わせであってもよい。半導体装置１０が備える半導体素子の電気的な接続構成も、半導体素子の種類に応じて、適宜定めることができる。
　また、投入口５２と注入口５４の形状が異なっていてもよい。例えば、投入口５２の形状を、上側が広くなった漏斗のような形状とした場合には、漏斗状の投入口５２にゲルを流し込むことにより、ケース４０内へのゲルの注入を行うことができるため、より早く、かつ容易にゲルの注入を行うことができる。注入口５４を複数形成する形態では、封止剤注入路を複数形成しなくてもよい。例えば、一つの封止剤注入路が、一つの投入口と複数の注入口を有し、封止剤注入路が投入口から注入口への経路内で分岐して、複数の注入口のそれぞれに向かっていてもよい。
　ケース４０の形状が筒状であるとして説明したが、例えば、ケース４０が、第１の変形例のケース４０Ｂと同様に、筒状の枠体と、底板としてのヒートシンクとから構成されていてもよい。第２の変形例のケース４０Ｃについても同様である。また、半導体装置１０が、蓋４２を備えていなくてもよい。
　また、封止剤として、シリコーンゲル等のゲルを例示したが、封止剤はゲルに限られず、熱硬化性材料であればよい。
　１０…半導体装置、１２…半導体素子、２０…基板、４０，４０Ｂ，４０Ｃ…ケース、４４…注入領域、５０…封止剤注入路、５２，５２Ｂ，５２Ｃ…投入口、５４，５４Ｂ，５４Ｃ…注入口。

Claims (9)

  1. 　半導体素子と、
    　前記半導体素子が搭載される基板と、
    　前記半導体素子が搭載された前記基板を収容するケースであって、内側に前記半導体素子を封止する封止剤が注入される前記ケースと、
    　前記ケースに形成されており、前記封止剤を前記ケース内側に注入するための封止剤注入路と、
    を備え、
    　前記封止剤注入路において前記ケース内側への前記封止剤の注入口が前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置する、
    半導体装置。
  2. 　前記封止剤注入路への前記封止剤の投入口が、前記ケースのうち、前記基板の厚み方向において前記基板と反対側に位置する、
    請求項１記載の半導体装置。
  3. 　前記投入口が、前記基板の厚み方向において、前記注入領域の外側に位置する、請求項２記載の半導体装置。
  4. 　前記注入口が複数設けられている、
    請求項１～３の何れか一項記載の半導体装置。
  5. 　前記ケースの平面視形状が四角形であり、前記注入口が前記ケースの４つの角部の少なくとも１つに位置する、
    請求項１～４の何れか一項記載の半導体装置。
  6. 　前記注入口の形状が、一方向に延びるスリット状である、
    請求項１～４の何れか一項記載の半導体装置。
  7. 　前記半導体素子の材料が、ワイドバンドギャップ半導体を含む、
    請求項１～６の何れか一項記載の半導体装置。
  8. 　半導体素子を基板に搭載する工程と、
    　前記基板をケースに収容する工程と、
    　前記半導体素子が搭載された前記基板を収容した前記ケース内側に封止剤を注入する工程と、を備え、
    　前記ケースには、前記封止剤を前記ケース内側に注入する封止剤注入路が形成されており、
    　前記封止剤注入路において前記ケース内側への前記封止剤の注入口が、前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置しており、
    　前記封止剤を注入する工程では、前記封止剤注入路を通じて前記ケース内側の前記注入領域に前記封止剤を注入する、
    半導体装置の製造方法。
  9. 　前記封止剤を注入する工程が、真空中において実行される、
    請求項８記載の半導体装置の製造方法。
PCT/JP2013/074712 2012-10-12 2013-09-12 半導体装置及びその製造方法 WO2014057765A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/432,291 US20150294919A1 (en) 2012-10-12 2013-09-12 Semiconductor device and method for manufacturing same
EP13845086.1A EP2908334A4 (en) 2012-10-12 2013-09-12 SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
CN201380050803.1A CN104685616A (zh) 2012-10-12 2013-09-12 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012227206A JP2014082233A (ja) 2012-10-12 2012-10-12 半導体装置及びその製造方法
JP2012-227206 2012-10-12

Publications (1)

Publication Number Publication Date
WO2014057765A1 true WO2014057765A1 (ja) 2014-04-17

Family

ID=50477236

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/074712 WO2014057765A1 (ja) 2012-10-12 2013-09-12 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20150294919A1 (ja)
EP (1) EP2908334A4 (ja)
JP (1) JP2014082233A (ja)
CN (1) CN104685616A (ja)
WO (1) WO2014057765A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331787B (zh) * 2017-06-26 2019-06-21 京东方科技集团股份有限公司 封装盖板、有机发光显示器及其制备方法
JPWO2019087540A1 (ja) 2017-10-30 2020-11-12 住友電気工業株式会社 半導体モジュール
JP7065722B2 (ja) * 2018-07-31 2022-05-12 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7225746B2 (ja) 2018-12-07 2023-02-21 富士電機株式会社 半導体装置の製造方法及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135273A (ja) * 1993-11-11 1995-05-23 Sanyo Electric Co Ltd 混成集積回路装置
JP2004214294A (ja) * 2002-12-27 2004-07-29 Mitsubishi Electric Corp 電力用半導体モジュール
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559581A (en) * 1968-12-05 1971-02-02 Blanicke Strojirny Np Method of manufacture of thin-walled plastic shell casings
JPS54149582A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Manufacture of resin-sealed semiconductor device
JPS56167337A (en) * 1980-05-26 1981-12-23 Toshiba Corp Manufacture of resin-sealed type module
JPH0340440A (ja) * 1989-07-07 1991-02-21 Oki Electric Ind Co Ltd 樹脂封止型混成集積回路及びその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
NO911774D0 (no) * 1991-05-06 1991-05-06 Sensonor As Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme.
JPH08236738A (ja) * 1995-02-28 1996-09-13 Nippon Chemicon Corp Ｃｃｄモジュールの樹脂封止方法
JPH1174496A (ja) * 1997-08-28 1999-03-16 Sharp Corp 固体撮像装置
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
AU2003262050B2 (en) * 2002-11-14 2009-07-02 Toray Industries, Inc. Reinforcing fiber substrate, composite material and method for producing the same
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
JP4991467B2 (ja) * 2007-09-27 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 回路モジュールおよびそれを用いた室外機
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
JP5180722B2 (ja) * 2008-07-30 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US8210841B2 (en) * 2008-08-13 2012-07-03 University Of Delaware Apparatus and method for preform relaxation and flow control in liquid composite molding processes
JP5263895B2 (ja) * 2010-01-12 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135273A (ja) * 1993-11-11 1995-05-23 Sanyo Electric Co Ltd 混成集積回路装置
JP2004214294A (ja) * 2002-12-27 2004-07-29 Mitsubishi Electric Corp 電力用半導体モジュール
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Causes of Failures and Techniques for Improving and Evaluating Reliability of Wire Bonding Focused on Cu Wires", 29 July 2011, TECHNICAL INFORMATION INSTITUTE CO., LTD., pages: 163
See also references of EP2908334A4

Also Published As

Publication number Publication date
US20150294919A1 (en) 2015-10-15
EP2908334A1 (en) 2015-08-19
EP2908334A4 (en) 2015-11-18
JP2014082233A (ja) 2014-05-08
CN104685616A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
US20140167241A1 (en) Semiconductor device
US10163752B2 (en) Semiconductor device
JP6323942B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法
JP2019040971A (ja) 半導体装置
WO2014057765A1 (ja) 半導体装置及びその製造方法
CN106252301A (zh) 具有增大的爬电距离的电子装置
JP6677616B2 (ja) 半導体装置の製造方法
US20130249008A1 (en) Semiconductor device
TW201513288A (zh) 半導體裝置
US8896114B2 (en) Semiconductor device
JP6607077B2 (ja) 半導体装置
WO2013150890A1 (ja) 半導体デバイス
KR20160035916A (ko) 전력 모듈 패키지 및 그 제조방법
US9397033B2 (en) Semiconductor device
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
JP2014170801A (ja) 半導体装置
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
EP2545584B1 (en) Package having spaced apart heat sink
JP5273265B2 (ja) 電力用半導体装置
JP2008187143A (ja) 回路装置およびその製造方法
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
WO2019021507A1 (ja) 半導体装置及び半導体モジュール
JP7178978B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13845086

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2013845086

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14432291

Country of ref document: US

Ref document number: 2013845086

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE