JP7065722B2 - 半導体装置、電力変換装置及び半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7065722B2
JP7065722B2 JP2018143468A JP2018143468A JP7065722B2 JP 7065722 B2 JP7065722 B2 JP 7065722B2 JP 2018143468 A JP2018143468 A JP 2018143468A JP 2018143468 A JP2018143468 A JP 2018143468A JP 7065722 B2 JP7065722 B2 JP 7065722B2
Authority
JP
Japan
Prior art keywords
discharge
semiconductor device
region
discharge paths
paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018143468A
Other languages
English (en)
Other versions
JP2020021800A5 (ja
JP2020021800A (ja
Inventor
明稔 白尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018143468A priority Critical patent/JP7065722B2/ja
Priority to US16/447,569 priority patent/US10861758B2/en
Priority to DE102019210588.2A priority patent/DE102019210588A1/de
Priority to CN201910683205.7A priority patent/CN110854078B/zh
Publication of JP2020021800A publication Critical patent/JP2020021800A/ja
Publication of JP2020021800A5 publication Critical patent/JP2020021800A5/ja
Application granted granted Critical
Publication of JP7065722B2 publication Critical patent/JP7065722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本発明は、封止材に関する構成を有する半導体装置、電力変換装置及び半導体装置の製造方法に関する。
半導体素子およびワイヤを内包する領域（以下、「領域Ｒｇｓ」ともいう）を、封止材により封止する、様々な技術が考案されている。特許文献１では、ケースに設けられた複数の貫通孔を利用して、領域Ｒｇｓを封止材により封止する構成（以下、「関連構成Ａ」ともいう）が開示されている。
具体的には、関連構成Ａでは、領域Ｒｇｓを挟むように、２個の貫通孔が設けられている。２個の貫通孔の各々は、封止材を領域Ｒｇｓへ排出するための排出経路（流入口）を有する。また、関連構成Ａでは、２個の排出経路により領域Ｒｇｓが挟まれるように、当該２個の排出経路は設けられている。
特開２００９－１４７０３０号公報（図３（ｂ））
関連構成Ａでは、２個の貫通孔が有する、領域Ｒｇｓを挟む２個の排出経路は、直線状に並ぶ。そのため、領域Ｒｇｓへ排出される封止材が、当該領域Ｒｇｓにおいて偏って充填される状況が生じやすい。したがって、関連構成Ａでは、領域Ｒｇｓに封止材が充填される状況において、気泡（隙間）が発生する可能性がある。
本発明は、このような問題を解決するためになされたものであり、半導体素子およびワイヤを内包する領域に封止材が充填される状況において、気泡が発生することを抑制することが可能な半導体装置等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、封止材が充填される領域を有する。前記半導体装置は、基板と、前記基板に固定されている半導体素子と、前記半導体素子に接続されているワイヤと、前記半導体素子および前記ワイヤを内包する前記領域を囲むケースとを備え、前記ケースには、ｋ（２以上の整数）個の貫通孔が設けられており、各前記貫通孔には、前記封止材を注入するための注入口が設けられており、前記ケースには、前記領域へ前記封止材を排出するためのｓ（２ｋ以上の整数）個の排出経路が設けられており、前記各貫通孔は、前記ｓ個の排出経路に含まれる複数の排出経路を有し、平面視において前記ｓ個の排出経路が前記領域を囲むように、当該ｓ個の排出経路は設けられており、平面視において、前記ｓ個の排出経路は渦状に設けられている。
本発明によれば、半導体装置は、前記半導体素子および前記ワイヤを内包する前記領域を囲むケースを備える。前記ケースには、前記領域へ前記封止材を排出するためのｓ（ｋより大きい、３以上の整数）個の排出経路が設けられている。平面視において前記ｓ個の排出経路が前記領域を囲むように、当該ｓ個の排出経路は設けられている。平面視において、前記ｓ個の排出経路は渦状に設けられている。
そのため、前記ｓ個の排出経路から前記領域へ前記封止材が排出されるように、前記各貫通孔の前記注入口に当該封止材が注入された場合、当該領域へ排出される封止材に偏りが生じることを抑制できる。したがって、半導体素子およびワイヤを内包する領域に封止材が充填される状況において、気泡が発生することを抑制することができる。
実施の形態１に係る半導体装置の平面図である。 図１のＡ１－Ａ２線に沿った、半導体装置の断面図である。 図２のＢ１－Ｂ２線に沿った、半導体装置の断面図である。 実施の形態１に係る製造方法Ｐｒのフローチャートである。 注入工程が開始された直後における、半導体装置の状態を示す図である。 各貫通孔に、複数の注入口を設けた構成を示す図である。 変形例１に係る構成を有する半導体装置の断面図である。 変形例２に係る構成を有する半導体装置の断面図である。 変形例３に係る構成を有する半導体装置の断面図である。 変形例４に係る構成を有する注入口の断面図である。 変形例５に係る構成を有する半導体装置の断面図である。 実施の形態２に係る電力変換システムの構成を示すブロック図である。
以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の平面図である。半導体装置１００は、たとえば、家電用、産業用、自動車用、電車用等のパワーモジュールである。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（－Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図２は、図１のＡ１－Ａ２線に沿った、半導体装置１００の断面図である。図１および図２を参照して、半導体装置１００は、基板６と、複数の半導体素子Ｓ１と、ベース板１１と、回路パターン７と、複数のワイヤＷ１と、ケースＣｓ１とを備える。
ベース板１１には、基板６が設けられる。基板６は、例えば、絶縁基板である。基板６の表面には、回路パターン７が形成されている。
半導体素子Ｓ１は、例えば、ワイドバンドギャップ半導体である。当該ワイドバンドギャップ半導体は、ＳｉＣ、ＧａＮ等の材料、または、ダイアモンドで構成されている。すなわち、半導体素子Ｓ１のバンドギャップは、Ｓｉ半導体のバンドギャップよりも十分に大きい。半導体素子Ｓ１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子である。
本実施の形態の半導体素子Ｓ１は、一例として、ＳｉＣで構成されている。なお、半導体素子Ｓ１は、Ｓｉで構成されてもよい。半導体素子Ｓ１の形状は、例えば、板状（チップ状）である。
半導体素子Ｓ１は、接合材８を介して、回路パターン７に接合されている。すなわち、半導体素子Ｓ１は、接合材８および回路パターン７を介して、基板６に固定されている。接合材８は、例えば、はんだ、焼結Ａｇ等で構成される。
なお、図１では、４つの半導体素子Ｓ１が示されているが、半導体装置１００に含まれる半導体素子Ｓ１の数は、４に限定されない。半導体装置１００に含まれる半導体素子Ｓ１の数は、１、２、３、または、５以上であってもよい。
半導体素子Ｓ１には、ワイヤＷ１が接続されている。ワイヤＷ１は、例えば、金属で構成される。端子Ｅ１は、ワイヤＷ１を介して、半導体素子Ｓ１または回路パターン７に電気的に接続されている。ワイヤＷ１は、半導体素子Ｓ１に接続されている。
ケースＣｓ１の形状は、例えば、筒状である。平面視（ＸＹ面）におけるケースＣｓ１の形状は、閉ループ状である。ケースＣｓ１は、絶縁性を有する。
ケースＣｓ１には、端子Ｅ１が設けられている。ケースＣｓ１は、ベース板１１に接合される。ケースＣｓ１は、開口としての領域Ｒｇ１を有する。すなわち、ケースＣｓ１は、領域Ｒｇ１を囲む。領域Ｒｇ１は、領域Ｒｇ１ａ，Ｒｇ１ｂを有する。そのため、ケースＣｓ１は、領域Ｒｇ１ｂを囲む。領域Ｒｇ１ｂ（Ｒｇ１）は、複数の半導体素子Ｓ１、および複数のワイヤＷ１を内包する領域である。
平面視（ＸＹ面）における領域Ｒｇ１ｂの形状は、４つの辺を有する矩形である。領域Ｒｇ１ｂは、当該矩形の４つの辺にそれぞれ対応する４つの側面Ｓｒ１を含む。以下においては、４つの側面Ｓｒ１を、それぞれ、側面Ｓｒ１ａ，Ｓｒ１ｂ，Ｓｒ１ｃ，Ｓｒ１ｄともいう。
図３は、図２のＢ１－Ｂ２線に沿った、半導体装置１００の断面図である。なお、図３では、領域Ｒｇ１ｂを囲むケースＣｓ１が示されている。
図２および図３を参照して、ケースＣｓ１は、領域Ｒｇ１ｂを囲む直線部Ｒｇ２ａ，Ｒｇ２ｂ，Ｒｇ２ｃ，Ｒｇ２ｄを有する。直線部Ｒｇ２ａ，Ｒｇ２ｂ，Ｒｇ２ｃ，Ｒｇ２ｄの各々の形状は、長尺状である。直線部Ｒｇ２ａ，Ｒｇ２ｂ，Ｒｇ２ｃ，Ｒｇ２ｄは、それぞれ、側面Ｓｒ１ａ，Ｓｒ１ｂ，Ｓｒ１ｃ，Ｓｒ１ｄに接する。
なお、領域Ｒｇ１には、封止材４が充填される。すなわち、領域Ｒｇ１ａ，Ｒｇ１ｂには、封止材４が充填される。これにより、領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）に内包される複数の部材（半導体素子Ｓ１、ワイヤＷ１等）が、封止材４により封止され、保護される。封止材４は、熱硬化性の樹脂である。封止材４は、例えば、エポキシ樹脂である。
以下においては、封止材４が流動性を有する状況における当該封止材４の状態を、「液状」ともいう。また、以下においては、封止材４が流動性を有さない状況における当該封止材４の状態を、「固形状」ともいう。封止材４の状態には、液状と、固形状とが存在する。液状の封止材４は、当該封止材４が加熱されることにより、当該封止材４の状態は固形状になる。
（特徴的な構成）
次に、本実施の形態の特徴的な構成（以下、「構成Ｃｔ１」ともいう）について説明する。構成Ｃｔ１は、領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）に封止材を注入するための構成である。
図２および図３を参照して、ケースＣｓ１には、ｋ個の貫通孔Ｈ１が設けられている。「ｋ」は、２以上の整数である。本実施の形態では、「ｋ」は、一例として、４である。すなわち、ケースＣｓ１には、４個の貫通孔Ｈ１が設けられている。各貫通孔Ｈ１には、注入口Ｉｎ１が設けられている。注入口Ｉｎ１は、ケースＣｓ１の上面（表面）に設けられている（図１および図２参照）。注入口Ｉｎ１は、液状の封止材４を注入するための開口である。
以下においては、４個の貫通孔Ｈ１を、それぞれ、貫通孔Ｈ１Ａ，Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄともいう。ケースＣｓ１の直線部Ｒｇ２ａ，Ｒｇ２ｂ，Ｒｇ２ｃ，Ｒｇ２ｄには、それぞれ、貫通孔Ｈ１Ａ，Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄが設けられている。
ケースＣｓ１には、ｓ個の排出経路Ｈ１ａが設けられている。「ｓ」は、ｋより大きい、３以上の整数である。ｓ個の排出経路Ｈ１ａは、領域Ｒｇ１ｂへ液状の封止材４を排出するための孔である。ｓ個の排出経路Ｈ１ａの各々には、領域Ｒｇ１ｂに接する排出口Ｏｔ１が設けられている。
次に、貫通孔Ｈ１Ａの構成について説明する。貫通孔Ｈ１Ａは、中継経路Ｈ１ｂと、複数の排出経路Ｈ１ａとを有する。当該複数の排出経路Ｈ１ａは、ｓ個の排出経路Ｈ１ａの一部に相当する。すなわち、当該複数の排出経路Ｈ１ａは、ｓ個の排出経路Ｈ１ａに含まれる。中継経路Ｈ１ｂは、注入口Ｉｎ１に注入された液状の封止材４を、複数の排出経路Ｈ１ａまで導くための経路である。中継経路Ｈ１ｂは、注入口Ｉｎ１と、複数の排出経路Ｈ１ａとをつなぐ孔である。中継経路Ｈ１ｂの一部は、注入口Ｉｎ１に接続されている。中継経路Ｈ１ｂの別の一部は、複数の排出経路Ｈ１ａに接続されている。これにより、貫通孔Ｈ１Ａは、１つの孔が、複数の孔に分岐するように構成されている。なお、複数の排出経路Ｈ１ａの各々は、水平方向に沿って延在している。
貫通孔Ｈ１Ａは、上記の構成を有する。ここで、仮に、貫通孔Ｈ１Ａの注入口Ｉｎ１に、液状の封止材４が注入されたとする。この場合、当該封止材４は、中継経路Ｈ１ｂ、および、複数の排出経路Ｈ１ａを介して、領域Ｒｇ１ｂへ排出される。
なお、貫通孔Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄも、貫通孔Ｈ１Ａと同様な構成を有するので、貫通孔Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄの詳細な説明は省略する。
以下においては、狭い隙間を、「狭ギャップ部」ともいう。領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）および貫通孔Ｈ１には、複数の狭ギャップ部が存在する。狭ギャップ部は、例えば、ワイヤＷ１の下方に存在する隙間である。また、狭ギャップ部は、例えば、ケースＣｓ１と基板６との間に存在する隙間である。
なお、ｓ個の排出経路Ｈ１ａは、貫通孔Ｈ１Ａが有する複数の排出経路Ｈ１ａと、貫通孔Ｈ１Ｂが有する複数の排出経路Ｈ１ａと、貫通孔Ｈ１Ｃが有する複数の排出経路Ｈ１ａと、貫通孔Ｈ１Ｄが有する複数の排出経路Ｈ１ａとから構成される。
構成Ｃｔ１では、平面視（ＸＹ面）においてｓ個の排出経路Ｈ１ａが領域Ｒｇ１ｂを囲むように、当該ｓ個の排出経路Ｈ１ａは設けられている。平面視（ＸＹ面）において、ｓ個の排出経路Ｈ１ａは渦状に設けられている。
以下においては、４つの側面Ｓｒ１のうち、各貫通孔Ｈ１に含まれる複数の排出経路Ｈ１ａの各々の端部が接する側面Ｓｒ１を、「対応側面」ともいう。
例えば、貫通孔Ｈ１Ａに含まれる複数の排出経路Ｈ１ａの各々の端部は、対応側面としての側面Ｓｒ１ａに接する。
具体的には、平面視（ＸＹ面）において、各貫通孔Ｈ１に含まれる複数の排出経路Ｈ１ａの各々の端部と対応側面とが鋭角を形成するように、当該複数の排出経路Ｈ１ａは設けられている。すなわち、平面視（ＸＹ面）において、複数の排出経路Ｈ１ａの各々は、対応側面に対し、傾いている。対応側面に対する複数の排出経路Ｈ１ａの各々の傾きの角度は、同じである。
なお、対応側面に対する複数の排出経路Ｈ１ａの各々の傾きの角度は、同じでなくてもよい。この場合、対応側面に対する複数の排出経路Ｈ１ａの各々の傾きの角度は、後述の渦の形成を実現できる範囲内の角度である。
以下においては、平面視（ＸＹ面）における領域Ｒｇ１ｂの中央部を、「中央部Ｃｂ」ともいう。なお、各貫通孔Ｈ１の各排出経路Ｈ１ａの形状は、直線状に限定されない。各貫通孔Ｈ１の各排出経路Ｈ１ａの形状は、平面視（ＸＹ面）においてｓ個の排出経路Ｈ１ａの端部の向きが中央部Ｃｂに向かうように、円弧状であってもよい。
以下においては、半導体装置１００の製造方法を、「製造方法Ｐｒ」ともいう。次に、製造方法Ｐｒについて説明する。図４は、実施の形態１に係る製造方法Ｐｒのフローチャートである。図４では、製造方法Ｐｒに含まれる主要な工程のみを示している。
以下においては、半導体装置１００において、領域Ｒｇ１全体に封止材４が充填されている状況における当該半導体装置１００の状態を、「充填状態」ともいう。また、以下においては、半導体装置１００において、領域Ｒｇ１に封止材４が充填されていない状況における当該半導体装置１００の状態を、「非充填状態」ともいう。非充填状態は、半導体装置１００の製造途中における、当該半導体装置１００の状態である。
製造方法Ｐｒでは、非充填状態の半導体装置１００に対し、注入工程（Ｓ１１０）が行われる。注入工程では、注入ノズルを使用して、液状の封止材４を注入する機能を有する注入装置（図示せず）が使用される。
具体的には、注入工程では、注入装置が、液状の封止材４がｓ個の排出経路Ｈ１ａから領域Ｒｇ１ｂへ排出されるように、各貫通孔Ｈ１の注入口Ｉｎ１に当該封止材４を注入する。注入工程は、領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）全体に、液状の封止材４が充填されるまで継続して行われる。
そのため、例えば、貫通孔Ｈ１Ａの注入口Ｉｎ１に注入された液状の封止材４は、中継経路Ｈ１ｂ、複数の排出経路Ｈ１ａ、および、複数の排出口Ｏｔ１を介して、領域Ｒｇ１ｂへ排出される。貫通孔Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄの各々においても、貫通孔Ｈ１Ａと同様に、複数の排出口Ｏｔ１から、液状の封止材４が領域Ｒｇ１ｂへ排出される。
これにより、注入工程が開始された直後では、領域Ｒｇ１ｂの周縁部全体を封止材４が均等に流動する。注入工程が開始された直後における、半導体装置１００の状態は、例えば、図５の状態である。その後、液状の封止材４が、領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）内において渦を形成するように、流動する。なお、液状の封止材４は、中央部Ｃｂが渦の中央となるように、流動する。
これにより、例えば、領域Ｒｇ１ｂにおける前述の複数の狭ギャップ部に、液状の封止材４が充填される。その後、液状の封止材４の高さが、図２における封止材４の高さになる。その後、液状の封止材４が加熱されることにより、当該封止材４の状態は固形状になる。これにより、製造方法Ｐｒは終了し、半導体装置１００の製造が完了する。
（効果）
以上説明したように、本実施の形態によれば、半導体装置１００は、半導体素子Ｓ１およびワイヤＷ１を内包する領域Ｒｇ１ｂを囲むケースＣｓ１を備える。ケースＣｓ１には、領域Ｒｇ１ｂへ封止材４を排出するためのｓ（ｋより大きい、３以上の整数）個の排出経路Ｈ１ａが設けられている。平面視においてｓ個の排出経路Ｈ１ａが領域Ｒｇ１ｂを囲むように、当該ｓ個の排出経路Ｈ１ａは設けられている。平面視において、ｓ個の排出経路Ｈ１ａは渦状に設けられている。
そのため、ｓ個の排出経路Ｈ１ａから領域Ｒｇ１ｂへ封止材４が排出されるように、各貫通孔Ｈ１の注入口Ｉｎ１に当該封止材４が注入された場合、当該領域Ｒｇ１ｂへ排出される封止材４に偏りが生じることを抑制できる。したがって、半導体素子およびワイヤを内包する領域に封止材が充填される状況において、気泡が発生することを抑制することができる。
また、本実施の形態によれば、平面視において前記ｓ個の排出経路Ｈ１ａが領域Ｒｇ１ｂを囲むように、当該ｓ個の排出経路Ｈ１ａは設けられている。平面視において、ｓ個の排出経路Ｈ１ａは渦状に設けられている。そのため、注入工程が行われる場合、領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）内において渦を形成するように、液状の封止材４は流動する。なお、液状の封止材４は、領域Ｒｇ１ｂの中央部Ｃｂが渦の中央となるように、流動する。すなわち、液状の封止材４の流動方向が矯正される。
そのため、領域Ｒｇ１ｂの中央部Ｃｂに存在する狭ギャップ部においても、複雑な封止材４の流動が発生する。複雑な封止材４の流動は、例えば、封止材の一様な流動によるエアトラップを抑制する流動である。そのため、気泡を発生させることなく、当該狭ギャップ部に封止材４を充填することができる。したがって、領域Ｒｇ１ｂ（狭ギャップ部）における未充填を抑制することができる。その結果、領域Ｒｇ１ｂ内の半導体素子Ｓ１およびワイヤＷ１の絶縁性を確保することが出来るという効果が得られる。
なお、近年では、半導体モジュール（半導体装置）の構造は複雑化している。そのため、高耐圧、高信頼性、低熱抵抗化等を実現するため、高粘度の封止材が使用される状況が増えつつある。高粘度は、例えば、５０００ｍＰａ・ｓ以上の粘度である。そこで、排出口から離れた、領域Ｒｇ１ｂの中央部Ｃｂの狭ギャップ部に、気泡（未充填箇所）を発生させることなく、高粘度の封止材を充填することが要求される。
そこで、本実施の形態の半導体装置１００は、上記の効果を奏するための構成を有する。そのため、本実施の形態の半導体装置１００により、上記の要求を満たすことができる。
なお、各貫通孔Ｈ１に設けられる注入口Ｉｎ１の数は、１に限定されない。各貫通孔Ｈ１に設けられる注入口Ｉｎ１の数は、図６のように、複数であってもよい。また、４個の貫通孔Ｈ１のうちの一部の貫通孔Ｈ１に複数の注入口Ｉｎ１が設けられ、４個の貫通孔Ｈ１のうちの別の一部の貫通孔Ｈ１に１個の注入口Ｉｎ１が設けられてもよい。
＜変形例１＞
前述したように、実施の形態１の構成を、「構成Ｃｔ１」ともいう。また、以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、貫通孔Ｈ１に含まれる複数の排出経路Ｈ１ａの各々が、異なる断面積を有する構成である。構成Ｃｔｍ１は、構成Ｃｔ１（実施の形態１）に適用される。
図７は、変形例１に係る構成Ｃｔｍ１を有する半導体装置１００の断面図である。以下においては、ＸＹ面に沿った方向を、「水平方向」ともいう。また、以下においては、各貫通孔Ｈ１に含まれる複数の排出経路Ｈ１ａのうち、対応側面の水平方向における当該対応側面の端に最も近い排出経路を、「排出経路Ｈ１ａｗ」ともいう。排出経路Ｈ１ａｗは、領域Ｒｇ１ｂの角部に近い。例えば、貫通孔Ｈ１Ａに含まれる複数の排出経路Ｈ１ａのうち、側面Ｓｒ１ａ（対応側面）の水平方向における当該側面Ｓｒ１ａの端に最も近い排出経路Ｈ１ａが、排出経路Ｈ１ａｗである。
また、以下においては、各貫通孔Ｈ１に含まれる複数の排出経路Ｈ１ａのうち、対応側面の水平方向における当該対応側面の中心に最も近い排出経路Ｈ１ａを、「排出経路Ｈ１ａｃ」ともいう。例えば、貫通孔Ｈ１Ａに含まれる複数の排出経路Ｈ１ａのうち、側面Ｓｒ１ａ（対応側面）の水平方向における当該側面Ｓｒ１ａの中心に最も近い排出経路Ｈ１ａが、排出経路Ｈ１ａｃである。
次に、構成Ｃｔｍ１における貫通孔Ｈ１Ａの構成について説明する。図７を参照して、排出経路Ｈ１ａｗの断面積は、排出経路Ｈ１ａｃの断面積より大きい。具体的には、各貫通孔Ｈ１に含まれる複数の排出経路Ｈ１ａのうち、排出経路Ｈ１ａｗに近い排出経路Ｈ１ａほど、当該排出経路Ｈ１ａの断面積が大きい。
なお、構成Ｃｔｍ１における貫通孔Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄも、構成Ｃｔｍ１における貫通孔Ｈ１Ａと同様な構成を有する。
（効果）
以上説明したように、本変形例によれば、注入工程において、各貫通孔Ｈ１の複数の排出経路Ｈ１ａの各々が排出する液状の封止材４の量のばらつき、領域Ｒｇ１ｂへの液状の封止材４の注入タイミングのばらつき等を抑制することができる。当該ばらつきは、例えば、貫通孔Ｈ１において、注入口Ｉｎ１から排出口Ｏｔ１までの経路の長さが異なることにより生じる。また、当該ばらつきは、例えば、貫通孔Ｈ１が有する複数の経路における圧力損失により生じる。
そのため、構成Ｃｔｍ１では、各貫通孔Ｈ１の複数の排出経路Ｈ１ａから、領域Ｒｇ１ｂへ排出される液状の封止材４の量を同等にすることができる。その結果、液状の封止材４が、領域Ｒｇ１（領域Ｒｇ１ａ，Ｒｇ１ｂ）内において渦を形成するように、流動しやすくすることができる。
＜変形例２＞
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２は、基板に溝を設けた構成である。構成Ｃｔｍ２は、構成Ｃｔ１および構成Ｃｔｍ１の全てまたは一部に適用される。
一例として、構成Ｃｔｍ２が適用された構成Ｃｔ１（以下、「構成Ｃｔ１ｍ２」ともいう）を、以下に示す。構成Ｃｔ１ｍ２は、図３の構成に、構成Ｃｔｍ２が適用されたものである。以下においては、ｓ個の排出経路Ｈ１ａに含まれる少なくとも１個の排出経路Ｈ１ａを、「対象排出経路」ともいう。対象排出経路は、溝Ｖ１が対応づけられた排出経路Ｈ１ａである。また、対象排出経路は、当該対象排出経路に対応づけた溝Ｖ１を設ける対象となる排出経路Ｈ１ａである。
図８は、変形例２に係る構成Ｃｔ１ｍ２を有する半導体装置１００の断面図である。図８を参照して、基板６の表面には、対象排出経路（排出経路Ｈ１ａ）に対応する溝Ｖ１が設けられている。溝Ｖ１は、対象排出経路（排出経路Ｈ１ａ）の排出口Ｏｔ１が向いている方向（以下、「排出方向」ともいう）に存在する。すなわち、対象排出経路（排出経路Ｈ１ａ）の延長線上に溝Ｖ１が存在する。
また、平面視（ＸＹ面）における溝Ｖ１の形状は、長尺状である。平面視（ＸＹ面）において、溝Ｖ１は排出方向に沿って延在する。平面視（ＸＹ面）において、溝Ｖ１の一方の端は、対象排出経路（排出経路Ｈ１ａ）の排出口Ｏｔ１に接している。なお、平面視（ＸＹ面）において、溝Ｖ１の一方の端は、対象排出経路（排出経路Ｈ１ａ）の排出口Ｏｔ１に接していなくてもよい。
溝Ｖ１は、基板６の表面から、円弧を描くような掘り込みが行われることにより、形成される。上記のような構成を有する溝Ｖ１が、ｓ個の排出経路Ｈ１ａの大部分に相当する複数の対象排出経路（排出経路Ｈ１ａ）に対応づけて形成される。すなわち、基板６の表面には、複数の溝Ｖ１が設けられる。複数の溝Ｖ１は、基板６における、応力、電界等の集中を抑制するために、設けられる。
（効果）
以上説明したように、本変形例によれば、注入工程において、領域Ｒｇ１ｂへ排出される液状の封止材４の流動方向を溝Ｖ１により矯正することができる。そのため、流動する液状の封止材４が中央部Ｃｂまで到達しやすくできる。また、液状の封止材４の流動による、安定的な、渦の形成を実現することができる。
また、溝Ｖ１に封止材４が充填された状況では、アンカー効果により、封止材４と基板６との密着性を向上させることができる。また、温度サイクル耐性を向上させることができる。そのため、半導体装置１００の信頼性を向上させることができる。
なお、平面視（ＸＹ面）における溝Ｖ１の形状は、直線状に限定されない。平面視（ＸＹ面）における溝Ｖ１の形状は、円弧状であってもよい。
＜変形例３＞
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３は、回路パターンに溝を設けた構成である。構成Ｃｔｍ３は、構成Ｃｔ１、構成Ｃｔｍ１および構成Ｃｔｍ２の全てまたは一部に適用される。構成Ｃｔｍ３における対象排出経路は、溝Ｖ２が対応づけられた排出経路Ｈ１ａである。また、対象排出経路は、当該対象排出経路に対応づけた溝Ｖ２を設ける対象となる排出経路Ｈ１ａである。
一例として、構成Ｃｔｍ３が適用された構成Ｃｔ１ｍ２（以下、「構成Ｃｔ１ｍ２３」ともいう）を、以下に示す。構成Ｃｔ１ｍ２３は、図８の構成に、構成Ｃｔｍ３が適用されたものである。
図９は、変形例３に係る構成Ｃｔ１ｍ２３を有する半導体装置１００の断面図である。図９を参照して、回路パターン７には、対象排出経路（排出経路Ｈ１ａ）に対応する溝Ｖ２が設けられている。溝Ｖ２は、対象排出経路（排出経路Ｈ１ａ）の排出口Ｏｔ１が向いている方向（排出方向）に存在する。すなわち、対象排出経路（排出経路Ｈ１ａ）の延長線上に溝Ｖ２が存在する。また、平面視（ＸＹ面）において、溝Ｖ２は排出方向に沿って延在する。
なお、溝Ｖ２は、半導体素子領域、および、ワイヤ接続領域には設けられない。半導体素子領域とは、回路パターン７のうち半導体素子Ｓ１が接合されている領域である。ワイヤ接続領域とは、回路パターン７において、ワイヤＷ１が接続されている領域である。
前述したように、平面視（ＸＹ面）において、溝Ｖ１の一方の端は、対象排出経路（排出経路Ｈ１ａ）の排出口Ｏｔ１に接している。
構成Ｃｔ１ｍ２３では、平面視（ＸＹ面）において、溝Ｖ１の他方の端は溝Ｖ２に接している。すなわち、溝Ｖ２は、溝Ｖ１につながっている。
上記のような構成を有する溝Ｖ２が、複数の溝Ｖ１の各々につながっている。すなわち、回路パターン７には、複数の溝Ｖ２が設けられる。
（効果）
以上説明したように、本変形例によれば、溝Ｖ１により矯正された、液状の封止材４の流動方向を、溝Ｖ２により、さらに、矯正することができる。そのため、流動する封止材４が中央部Ｃｂまで、より到達しやすくできる。また、液状の封止材４の流動による、安定的な、渦の形成を実現することができる。
また、溝Ｖ２に封止材４が充填された状況では、アンカー効果により、封止材４と回路パターン７との密着性を向上させることができる。また、温度サイクル耐性を向上させることができる。そのため、半導体装置１００の信頼性を向上させることができる。
また、構成Ｃｔ１ｍ２３では、溝Ｖ１，Ｖ２に封止材４が充填された状況では、アンカー効果により、封止材４と基板６との密着性、および、封止材４と回路パターン７との密着性を向上させることができる。
なお、平面視（ＸＹ面）における溝Ｖ２の形状は、直線状に限定されない。平面視（ＸＹ面）における溝Ｖ２の形状は、円弧状であってもよい。
また、図９では、半導体装置１００に溝Ｖ１，Ｖ２の両方が存在する構成を示したがこの構成に限定されない。構成Ｃｔｍ３は、基板６に溝Ｖ１が設けられず、回路パターン７に溝Ｖ２が設けられる構成であってもよい。当該構成は、図９の構成から、複数の溝Ｖ１を除去した構成に相当する。
＜変形例４＞
以下においては、本変形例の構成を「構成Ｃｔｍ４」ともいう。構成Ｃｔｍ４は、注入口にテーパー面を設けた構成である。構成Ｃｔｍ４は、構成Ｃｔ１、構成Ｃｔｍ１、構成Ｃｔｍ２および構成Ｃｔｍ３の全てまたは一部に適用される。
図１０は、変形例４に係る構成Ｃｔｍ４を有する注入口Ｉｎ１の断面図である。図１０を参照して、注入口Ｉｎ１には、テーパー面Ｔｐ１（斜面）が設けられている。具体的には、注入口Ｉｎ１の形状が、逆円錐形（漏斗の形状）となるように、注入口Ｉｎ１にテーパー面Ｔｐ１が設けられる。ケースＣｓ１における全ての注入口Ｉｎ１が、図１０の構成を有する。なお、全ての注入口Ｉｎ１のうちの一部のみが、図１０の構成を有してもよい。
（効果）
以上説明したように、本変形例によれば、注入口Ｉｎ１には、テーパー面Ｔｐ１（斜面）が設けられている。これにより、注入工程において、液状の封止材４の注入速度を向上させることができる。そのため、半導体装置１００の製造時間を短縮することができる。
なお、注入口Ｉｎ１の形状が、注入装置の注入ノズルの先端部の形状と同等の形状となるように、テーパー面Ｔｐ１が構成されることが望ましい。これにより、注入口Ｉｎ１と注入ノズルとの接触面積が大きくなる。したがって、注入工程が行われるときに、貫通孔Ｈ１の内圧により、注入口Ｉｎ１から、液状の封止材４がはみ出ることを抑制することができる。
＜変形例５＞
以下においては、本変形例の構成を「構成Ｃｔｍ５」ともいう。構成Ｃｔｍ５は、垂直方向において、複数の排出口を設けた構成である。構成Ｃｔｍ５は、構成Ｃｔ１、構成Ｃｔｍ１、構成Ｃｔｍ２、構成Ｃｔｍ３および構成Ｃｔｍ４の全てまたは一部に適用される。
一例として、構成Ｃｔｍ５が適用された構成Ｃｔ１（以下、「構成Ｃｔ１ｍ５」ともいう）を、以下に示す。構成Ｃｔ１ｍ５は、図２の構成に、構成Ｃｔｍ５が適用されたものである。
図１１は、変形例５に係る構成Ｃｔ１ｍ５を有する半導体装置１００の断面図である。次に、構成Ｃｔ１ｍ５における貫通孔Ｈ１Ａの構成について説明する。図１１を参照して、貫通孔Ｈ１Ａには、排出口Ｏｔ１と、排出口Ｏｔ２とが設けられている。排出口Ｏｔ２は、領域Ｒｇ１ｂへ液状の封止材４を排出するための開口である。排出口Ｏｔ２は、領域Ｒｇ１ｂに接する。また、貫通孔Ｈ１Ａは、経路Ｈｘを有する。
排出口Ｏｔ２は、経路Ｈｘを介して、中継経路Ｈ１ｂの中央部につながっている。中継経路Ｈ１ｂの中央部は、例えば、図１１の貫通孔Ｈ１Ａの右端部に相当する。
経路Ｈｘは、排出経路Ｈｘａと、中継経路Ｈｘｂとから構成される。排出経路Ｈｘａは、領域Ｒｇ１ｂへ液状の封止材４を排出するための孔である。排出経路Ｈｘａの数および形状は、実施の形態１の排出経路Ｈ１ａの数および形状と同様である。例えば、排出経路Ｈｘａの数および形状は、図３に示される排出経路Ｈ１ａの数および形状である。すなわち、貫通孔Ｈ１Ａには、複数の排出経路Ｈｘａが設けられる。なお、複数の排出経路Ｈｘａの各々の端部には、排出口Ｏｔ２が設けられる。
中継経路Ｈｘｂは、実施の形態１の中継経路Ｈ１ｂと同様な形状および機能を有する。例えば、中継経路Ｈｘｂの形状は、図３に示される中継経路Ｈ１ｂの形状と同様である。
中継経路Ｈｘｂは、中継経路Ｈ１ｂの中央部と、複数の排出経路Ｈｘａとをつなぐ孔である。中継経路Ｈｘｂの一部は、中継経路Ｈ１ｂの中央部に接続されている。中継経路Ｈｘｂの別の一部は、複数の排出経路Ｈｘａに接続されている。
また、経路Ｈｘは、排出経路Ｈ１ａの上方に設けられている。すなわち、排出口Ｏｔ２は、排出口Ｏｔ１の上方に設けられている。つまり、構成Ｃｔ１ｍ５では、貫通孔Ｈ１Ａにおいて、異なる高さに存在する複数種類の排出口（排出口Ｏｔ１，Ｏｔ２）が設けられている。
なお、貫通孔Ｈ１Ａにおいて、異なる高さに存在する排出口の数は、２に限定されず、３以上であってもよい。
構成Ｃｔ１ｍ５における貫通孔Ｈ１Ａは、上記の構成を有する。ここで、仮に、貫通孔Ｈ１Ａの注入口Ｉｎ１に、液状の封止材４が注入されたとする。この場合、当該封止材４は、中継経路Ｈ１ｂ、および、複数の排出経路Ｈ１ａを介して、領域Ｒｇ１ｂへ排出される。また、さらに、当該液状の封止材４は、複数の排出経路Ｈｘａ（排出口Ｏｔ２）を介して、領域Ｒｇ１ｂへ排出される。
なお、構成Ｃｔ１ｍ５における貫通孔Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄも、構成Ｃｔ１ｍ５における貫通孔Ｈ１Ａと同様な構成を有する。
（効果）
以上説明したように、本変形例によれば、注入工程において、液状の封止材４の注入速度を向上させることができる。そのため、半導体装置１００の製造時間を短縮することができる。
構成Ｃｔ１ｍ５では、貫通孔Ｈ１Ａ，Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄに排出口Ｏｔ２が設けられるとしたがこれに限定されない。貫通孔Ｈ１Ａ，Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄの一部（例えば、貫通孔Ｈ１Ａ，Ｈ１Ｃ）にのみ、排出口Ｏｔ２（経路Ｈｘ）が設けられてもよい。
＜実施の形態２＞
以下においては、実施の形態１、変形例１、変形例２、変形例３、変形例４、および、変形例５のいずれかにかかる半導体装置１００を、「半導体装置Ｄｖ１」ともいう。本実施の形態の構成は、半導体装置Ｄｖ１を電力変換装置に適用した構成（以下、「構成Ｃｔ２」ともいう）である。以下においては、構成Ｃｔ２における電力変換装置を、「電力変換装置８００」ともいう。電力変換装置８００は、半導体装置Ｄｖ１を使用した装置である。
電力変換装置８００は、一例として、三相のインバータである。以下においては、電力変換装置８００が適用された電力変換システムを、「電力変換システムＳＹ１」ともいう。
図１２は、実施の形態２に係る電力変換システムＳＹ１の構成を示すブロック図である。図１２を参照して、電力変換システムＳＹ１は、電源Ｐｗ１と、電力変換装置８００と、負荷９０２とを含む。
電源Ｐｗ１は、例えば、直流電源である。電源Ｐｗ１は、電力変換装置８００に直流電力を供給する。電源Ｐｗ１は、種々のもので構成される。電源Ｐｗ１は、例えば、直流系統に接続される電池である。また、電源Ｐｗ１は、例えば、太陽電池、蓄電池等であってもよい。
なお、電源Ｐｗ１は、交流系統に接続された電源であってもよい。この場合、電源Ｐｗ１は、整流回路、ＡＣ／ＤＣコンバータで構成される。また、電源Ｐｗ１は、直流系統から出力される直流電力を、所定の電力に変換するＤＣ／ＤＣコンバータで構成されてもよい。
電力変換装置８００は、例えば、２レベルの電力変換装置である。電力変換装置８００は、電源Ｐｗ１と負荷９０２との間に設けられる。電力変換装置８００は、電源Ｐｗ１および負荷９０２に電気的に接続されている。電力変換装置８００は、直流電力を交流電力に変換し、当該交流電力を出力する機能を有する。
図１２に示すように、電力変換装置８００は、電力変換回路８０１と、制御回路８０２とを備える。電力変換回路８０１は、入力される電力を変換し、変換した当該電力を出力する機能を有する。具体的には、電力変換回路８０１は、直流電力を交流電力に変換し、当該交流電力を出力する機能を有する。
制御回路８０２は、電力変換回路８０１を制御するための制御信号を当該電力変換回路８０１に出力する。例えば、制御回路８０２は、電力変換回路８０１のスイッチング動作を制御するための制御信号を、当該電力変換回路８０１に出力する。電力変換回路８０１は、制御信号に基づいて、電源Ｐｗ１から供給された直流電力を交流電力に変換する。そして、電力変換回路８０１は、当該交流電力を、負荷９０２へ供給する。
電力変換回路８０１は、例えば、２レベルの三相フルブリッジ回路である。電力変換回路８０１は、Ｕ相、Ｖ相、Ｗ相の各々に対応する、直列接続された２個の半導体装置Ｄｖ１を含む。すなわち、電力変換回路８０１は、６個の半導体装置Ｄｖ１を含む。
負荷９０２は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。なお、負荷９０２は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷９０２は、例えば、ハイブリッド自動車、電気自動車等で使用される電動機であってもよい。また、負荷９０２は、例えば、鉄道車両で使用される電動機であってもよい。また、負荷９０２は、例えば、エレベーター、空調機器等で使用される電動機であってもよい。
（効果）
以上説明したように、電力変換装置８００は、電力変換回路８０１と、制御回路８０２とを備える。電力変換回路８０１は、半導体装置Ｄｖ１を含む。半導体装置Ｄｖ１は、実施の形態１、変形例１、変形例２、変形例３、変形例４、および、変形例５のいずれかにかかる半導体装置１００である。
そのため、半導体装置Ｄｖ１は、半導体素子およびワイヤを内包する領域に封止材が充填される状況において、気泡が発生することを抑制することが可能な信頼性が高い装置である。したがって、半導体装置Ｄｖ１を含む電力変換装置８００は、安定して電力を変換することができる。
なお、本実施の形態では、２レベルの電力変換装置（三相インバータ）に、半導体装置Ｄｖ１を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。
また、本実施の形態に係る電力変換装置８００は、２レベルの電力変換装置に限定されず、電力変換装置８００は、３レベルの電力変換装置であってもよい。また、電力変換装置８００は、マルチレベルの電力変換装置であってよい。単相負荷に電力を供給する場合には単相のインバータに半導体装置Ｄｖ１を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに半導体装置Ｄｖ１を適用することも可能である。
また、半導体装置Ｄｖ１を適用した電力変換装置は、上述した負荷９０２が電動機である構成に限定されない。半導体装置Ｄｖ１を適用した電力変換装置は、例えば、放電加工機、レーザー加工機等の電源装置であってもよい。また、半導体装置Ｄｖ１を適用した電力変換装置は、例えば、誘導加熱調理器、非接触器給電システム等の電源装置であってもよい。また、半導体装置Ｄｖ１を適用した電力変換装置は、太陽光発電システム、蓄電システム等のパワーコンディショナーであってもよい。
なお、本発明は、その発明の範囲内において、各実施の形態、各変形例を自由に組み合わせたり、各実施の形態、各変形例を適宜、変形、省略することが可能である。
４ 封止材、１００，Ｄｖ１ 半導体装置、８００ 電力変換装置、８０１ 電力変換回路、８０２ 制御回路、Ｃｓ１ ケース、Ｈ１，Ｈ１Ａ，Ｈ１Ｂ，Ｈ１Ｃ，Ｈ１Ｄ 貫通孔、Ｈ１ａ，Ｈ１ａｃ，Ｈ１ａｗ，Ｈｘａ 排出経路、Ｉｎ１ 注入口、Ｏｔ１，Ｏｔ２ 排出口、Ｓ１ 半導体素子、ＳＹ１ 電力変換システム、Ｗ１ ワイヤ。

Claims (12)

  1. 封止材が充填される領域を有する半導体装置であって、
    前記半導体装置は、
    基板と、
    前記基板に固定されている半導体素子と、
    前記半導体素子に接続されているワイヤと、
    前記半導体素子および前記ワイヤを内包する前記領域を囲むケースとを備え、
    前記ケースには、ｋ（２以上の整数）個の貫通孔が設けられており、
    各前記貫通孔には、
    前記封止材を注入するための注入口が設けられており、
    前記ケースには、前記領域へ前記封止材を排出するためのｓ（２ｋ以上の整数）個の排出経路が設けられており、
    前記各貫通孔は、前記ｓ個の排出経路に含まれる複数の排出経路を有し、
    平面視において前記ｓ個の排出経路が前記領域を囲むように、当該ｓ個の排出経路は設けられており、
    平面視において、前記ｓ個の排出経路は渦状に設けられている
    半導体装置。
  2. ｋは４であり、
    平面視における前記領域の形状は、４つの辺を有する矩形であり、
    前記領域は、前記４つの辺にそれぞれ対応する４つの側面を含み、
    前記ケースは、前記領域を囲む４つの直線部を有し、
    前記４つの直線部は、それぞれ、前記４つの側面に接し、
    各前記直線部には、１個の前記貫通孔が設けられている
    請求項１に記載の半導体装置。
  3. 前記各貫通孔に含まれる前記複数の排出経路の各々の端部は、前記４つの側面に含まれる１つの側面である対応側面に接し、
    平面視において、前記複数の排出経路の各々の前記端部と前記対応側面とが鋭角を形成するように、当該複数の排出経路は設けられている
    請求項２に記載の半導体装置。
  4. 前記各貫通孔に含まれる前記複数の排出経路の各々の端部は、前記４つの側面に含まれる１つの側面である対応側面に接し、
    前記複数の排出経路は、第１排出経路および第２排出経路を含み、
    前記第１排出経路は、前記複数の排出経路のうち、前記対応側面の水平方向における当該対応側面の端に最も近い排出経路であり、
    前記第２排出経路は、前記複数の排出経路のうち、前記対応側面の水平方向における当該対応側面の中心に最も近い排出経路であり、
    前記第１排出経路の断面積は、前記第２排出経路の断面積より大きい
    請求項２または３に記載の半導体装置。
  5. 前記ｓ個の排出経路の各々には、前記領域に接する排出口が設けられており、
    前記基板の表面には、前記ｓ個の排出経路に含まれる少なくとも１個の排出経路である対象排出経路に対応する第１の溝が設けられており、
    前記第１の溝は、前記対象排出経路の前記排出口が向いている方向に存在する
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記基板の表面には、回路パターンが形成されており、
    前記回路パターンには、前記対象排出経路に対応する第２の溝が設けられており、
    前記第２の溝は、前記対象排出経路の前記排出口が向いている方向に存在する
    請求項５に記載の半導体装置。
  7. 平面視における前記第１の溝の形状は、長尺状であり、
    平面視において、前記第１の溝の一方の端は、前記対象排出経路の前記排出口に接しており、
    平面視において、前記第１の溝の他方の端は前記第２の溝に接している
    請求項６に記載の半導体装置。
  8. 前記ｓ個の排出経路の各々には、前記領域に接する排出口が設けられており、
    前記基板の表面には、回路パターンが形成されており、
    前記回路パターンには、前記ｓ個の排出経路に含まれる少なくとも１個の排出経路である対象排出経路に対応する第２の溝が設けられており、
    前記第２の溝は、前記対象排出経路の前記排出口が向いている方向に存在する
    請求項１から４のいずれか１項に記載の半導体装置。
  9. 前記注入口には、テーパー面が設けられている
    請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記ｓ個の排出経路の各々には、前記領域に接する排出口が設けられており、
    前記ｋ個の貫通孔に含まれる少なくとも１個の貫通孔には、
    前記排出口である第１排出口と、
    前記領域へ前記封止材を排出するための第２排出口とが設けられており、
    前記第２排出口は、前記領域に接し、
    前記第２排出口は、前記第１排出口の上方に設けられている
    請求項１から９のいずれか１項に記載の半導体装置。
  11. 請求項１から１０のいずれか１項に記載の半導体装置を使用した電力変換装置であって、
    前記半導体装置を含み、入力される電力を変換し、変換した当該電力を出力する電力変換回路と、
    前記電力変換回路を制御するための制御信号を当該電力変換回路に出力する制御回路とを備える
    電力変換装置。
  12. 封止材が充填される領域を有する半導体装置の製造方法であって、
    前記半導体装置は、
    基板と、
    前記基板に固定されている半導体素子と、
    前記半導体素子に接続されているワイヤと、
    前記半導体素子および前記ワイヤを内包する前記領域を囲むケースとを備え、
    前記ケースには、ｋ（２以上の整数）個の貫通孔が設けられており、
    各前記貫通孔には、
    前記封止材を注入するための注入口が設けられており、
    前記ケースには、前記領域へ前記封止材を排出するためのｓ（２ｋ以上の整数）個の排出経路が設けられており、
    前記各貫通孔は、前記ｓ個の排出経路に含まれる複数の排出経路を有し、
    平面視において前記ｓ個の排出経路が前記領域を囲むように、当該ｓ個の排出経路は設けられており、
    平面視において、前記ｓ個の排出経路は渦状に設けられており、
    前記製造方法は、
    前記封止材が前記ｓ個の排出経路から前記領域へ排出されるように、前記各貫通孔の前記注入口に当該封止材を注入する工程を含む
    半導体装置の製造方法。
JP2018143468A 2018-07-31 2018-07-31 半導体装置、電力変換装置及び半導体装置の製造方法 Active JP7065722B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018143468A JP7065722B2 (ja) 2018-07-31 2018-07-31 半導体装置、電力変換装置及び半導体装置の製造方法
US16/447,569 US10861758B2 (en) 2018-07-31 2019-06-20 Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device
DE102019210588.2A DE102019210588A1 (de) 2018-07-31 2019-07-18 Halbleitervorrichtung, Leistungsumwandlungsgerät und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201910683205.7A CN110854078B (zh) 2018-07-31 2019-07-26 半导体装置、电力变换装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018143468A JP7065722B2 (ja) 2018-07-31 2018-07-31 半導体装置、電力変換装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2020021800A JP2020021800A (ja) 2020-02-06
JP2020021800A5 JP2020021800A5 (ja) 2020-09-10
JP7065722B2 true JP7065722B2 (ja) 2022-05-12

Family

ID=69168288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018143468A Active JP7065722B2 (ja) 2018-07-31 2018-07-31 半導体装置、電力変換装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10861758B2 (ja)
JP (1) JP7065722B2 (ja)
CN (1) CN110854078B (ja)
DE (1) DE102019210588A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147030A (ja) 2007-12-13 2009-07-02 Panasonic Corp 半導体装置
JP2010092982A (ja) 2008-10-06 2010-04-22 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2014082233A (ja) 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252062A (ja) 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11121487A (ja) * 1997-10-14 1999-04-30 Oki Electric Ind Co Ltd 半導体素子の樹脂封止装置
JPH11297727A (ja) * 1998-04-10 1999-10-29 Dexter Kk 半導体チップの樹脂封着用ノズルと光センサーチップの製造方法
JP5056717B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー モールドパッケージの製造方法
JP6001473B2 (ja) * 2013-02-12 2016-10-05 トヨタ自動車株式会社 半導体装置の製造方法
JP2016025154A (ja) * 2014-07-17 2016-02-08 三菱電機株式会社 高耐電圧樹脂封止型半導体装置及び金型

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147030A (ja) 2007-12-13 2009-07-02 Panasonic Corp 半導体装置
JP2010092982A (ja) 2008-10-06 2010-04-22 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2014082233A (ja) 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10861758B2 (en) 2020-12-08
CN110854078A (zh) 2020-02-28
JP2020021800A (ja) 2020-02-06
DE102019210588A1 (de) 2020-02-06
CN110854078B (zh) 2023-06-02
US20200043818A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US9673118B2 (en) Power module and method of manufacturing power module
JP6806170B2 (ja) 半導体装置及び電力変換装置
CN106158839A (zh) 半导体器件
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
JP6833986B2 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
CN110447094B (zh) 半导体装置及其制造方法、及电力变换装置
WO2020105463A1 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
JP7147859B2 (ja) 半導体装置、半導体モジュールおよび車両
CN110137160A (zh) 半导体器件
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN111052325B (zh) 半导体模块以及电力转换装置
JP7065722B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US11450594B2 (en) Semiconductor device and power converter
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7035920B2 (ja) 半導体装置および電力変換装置
US20220336402A1 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP2021019139A (ja) 電力用半導体装置及び電力変換装置
JP6777157B2 (ja) 半導体装置及びその製造方法
WO2021140962A1 (ja) 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2023161256A (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
JP2023162108A (ja) 樹脂封止型半導体装置及び電力変換装置
CN116438655A (zh) 功率半导体模块及其制造方法以及电力转换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220426

R150 Certificate of patent or registration of utility model

Ref document number: 7065722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150