JPH09252062A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH09252062A
JPH09252062A JP5986996A JP5986996A JPH09252062A JP H09252062 A JPH09252062 A JP H09252062A JP 5986996 A JP5986996 A JP 5986996A JP 5986996 A JP5986996 A JP 5986996A JP H09252062 A JPH09252062 A JP H09252062A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor chip
semiconductor integrated
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5986996A
Other languages
English (en)
Inventor
Fujiaki Nose
藤明 野瀬
Yuji Watanabe
祐二 渡邊
Eiji Yamaguchi
栄次 山口
Taku Kikuchi
卓 菊池
Hiroyuki Hozoji
裕之 宝蔵寺
Takashi Miwa
孝志 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5986996A priority Critical patent/JPH09252062A/ja
Publication of JPH09252062A publication Critical patent/JPH09252062A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 チップ実装基板上に実装された半導体チップ
を、それを取り囲む枠体と、枠体の開口部を塞ぐキャッ
プと、枠体の中空領域内に流入される封止材料とによっ
て封止してなる半導体集積回路装置の歩留りおよび信頼
性を向上させる。 【解決手段】 半導体チップ1を実装する熱拡散板2に
おいて、半導体チップ1の側面とベース3の中空内壁面
との間の隙間に当たる位置に、キャビティに通じる貫通
孔10を設け、そこからキャビティ内に封止材料9を注
入することを可能とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、チップ実装基板上
に実装された半導体チップを、それを取り囲む枠体部
と、その枠体部の開口部を塞ぐキャップと、その枠体部
の中空領域内に流入された封止材料とによって封止して
なる半導体集積回路装置およびその製造技術に適用して
有効な技術に関するものである。
【0002】
【従来の技術】この種のパッケージ構造において、チッ
プ実装基板は、プラスチックやセラミック等のような絶
縁材料が用いられる場合もあるし、熱拡散板等のような
金属板が用いられる場合もある。
【0003】半導体チップを取り囲む枠体部は、プラス
チックまたはセラミック等のような絶縁材料からなる。
なお、この枠体部はチップ実装基板と一体的に成形され
ている場合もあるし、チップ実装基板とは別に成形され
ている場合もある。
【0004】このような枠体部には配線が設けられてお
り、この配線において枠体部の中空領域(キャビティ)
内に配置された一端がボンディングワイヤを通じて半導
体チップのボンディングパッドと電気的に接続されてい
る。そして、このボンディングワイヤは、半導体チップ
と枠体部との間の隙間をまたぐように配置されている。
【0005】また、枠体部に設けられた配線においてパ
ッケージ外壁面側に配置された他端は外部端子と電気的
に接続されている。この外部端子は、半導体集積回路装
置とパッケージ外部の電子装置とを電気的に接続するた
めの部材であり、ピンの場合やバンプの場合等がある。
【0006】また、枠体部のキャビティ内には、半導体
チップの耐湿性を向上させる観点からシリコーンゲルや
封止樹脂等のような封止材料が注入されており、これに
よって半導体チップおよびボンディングワイヤが被覆さ
れている。この封止材料は、通常、ワイヤボンディング
工程を経た後、枠体部の開口部をキャップで塞ぐ前に、
その開口部から枠体のキャビティ内に流入されるように
なっている。
【0007】なお、このようなパッケージ構造の半導体
集積回路装置については、例えば日経BP社、1993
年5月31日発行、「VLSI パッケージング技術
(下)」P63〜P65に記載があり、気密封止のパッ
ケージ構造について説明されている。
【0008】
【発明が解決しようとする課題】ところが、前記したパ
ッケージ構造の半導体集積回路装置においては、以下の
問題があることを本発明者は見出した。
【0009】すなわち、キャビティ内に流し込まれた封
止材料が半導体チップと枠体との間の微細な隙間に上手
く流れていかないために、その部分に空気溜まり(気
泡)ができてしまい、その気泡が半導体集積回路装置の
信頼性評価等における熱処理時に膨張し、その隙間の上
方に配置されているボンディングワイヤが圧力を受けて
曲がってしまったり、断線してしまったりする問題であ
る。
【0010】本願発明者は、このような問題を解決すべ
く、半導体チップと枠体との隙間量を検討し気泡発生の
解を検討したが、それだけではボンディングワイヤの曲
がり不良や断線不良を低減することは困難であると判明
した。
【0011】しかも、近年、半導体集積回路装置におい
ては、半導体チップの大形化に伴って半導体チップと枠
体との隙間量が小さくなってきており、その隙間に封止
材料が入り難くなっているとともに、リードピン数の増
加要求によってボンディングワイヤの径およびがワイヤ
ボンディングを行うパッド間隔が微細化される傾向にあ
るため、上述の問題は顕著になっている。
【0012】本発明の目的は、チップ実装基板上に実装
された半導体チップを、それを取り囲む枠体と、枠体の
開口部を塞ぐキャップと、枠体の中空領域内に流入され
る封止材料とによって封止してなる半導体集積回路装置
の歩留りおよび信頼性を向上させることのできる技術を
提供することにある。
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0015】本発明の半導体集積回路装置は、半導体チ
ップを実装するチップ実装基板と、前記半導体チップの
周囲を取り囲むように配置された枠体と、前記枠体の中
空領域を塞ぐキャップと、前記中空領域内に一端が配置
され、他端が外部端子と電気的に接続された配線とを備
え、前記半導体チップのボンディングパッドと、前記中
空領域内に配置された配線の一端とをボンディングワイ
ヤによって電気的に接続するとともに、前記半導体チッ
プおよびボンディングワイヤを中空領域内に注入した封
止材料によって封止してなる半導体集積回路装置であっ
て、前記チップ実装基板において、前記枠体と前記半導
体チップとの間の隙間領域にあたる位置に、前記中空領
域内に封止材料を注入する場合にその封止材料が流れる
貫通孔を設けたものである。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する(なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する)。
【0017】(実施の形態1)図1は本発明の一実施の
形態である半導体集積回路装置の断面図、図2は図1の
半導体集積回路装置の要部拡大断面図、図3は図1の半
導体集積回路装置の平面図、図4および図5は図3の変
形例を示す図1の半導体集積回路装置の平面図、図6〜
図9は図1の半導体集積回路装置の製造工程を模式的に
示す断面図、図10および図11は図1の半導体集積回
路装置の他の製造方法を説明するための半導体集積回路
装置の製造工程を模式的に示す断面図である。
【0018】まず、本実施の形態1における半導体集積
回路装置の構造を図1〜図5によって説明する。なお、
図3〜図5においては図面を見易くするためベースの開
口部を塞ぐキャップを取り外した状態を示す。
【0019】半導体チップ1は、例えば平板状のシリコ
ン(Si)単結晶の小片からなり、その主面には、例え
ばマイクロプロセッサ等のような論理回路やDRAM
(Dynamic Random Access Memory)等のような記憶回路
等、所定の集積回路が形成されている。
【0020】この集積回路の電極は、半導体チップ1の
主面における外周近傍に配置された複数のボンディング
パッドBPを通じて半導体チップ1の外部に引き出され
るようになっている。なお、このボンディングパッドB
Pは、例えばアルミニウム(Al)からなる。
【0021】このような半導体チップ1は、その主面を
図1および図2の下方に向けた状態で平板状の熱拡散板
2の中央に実装されている。この熱拡散板2は、集積回
路の動作時に半導体チップ1で発生した熱をパッケージ
の外部に効率良く放散させる部材であり、例えば銅(C
u)等のような熱伝導率の高い金属からなる。
【0022】熱拡散板2の主面の外周には、枠状のベー
ス(枠体)3が接着剤4によって接合されており、これ
によって半導体チップ1の周囲が取り囲まれている。た
だし、半導体チップ1の側面とベース3の内壁面との間
には、例えば0.2mm程度の隙間があいている。
【0023】このベース3は、複数枚の枠状の絶縁板3
a(図2参照)を接着剤を介してその厚さ方向に積み重
ねることで構成されている。この絶縁板3aは、例えば
ガラスエポキシ樹脂またはビスマレイミドトリアジン樹
脂等のようなプラスチック材料からなる。
【0024】各絶縁板3aの間には、例えばCu等から
なる配線3b(図2参照)が所定形状にパターン形成さ
れている。また、ベース3の裏面においてその外周側に
は、複数のバンプ下地パターン3cが形成されている。
【0025】このバンプ下地パターン3cは、例えばC
u等からなり、バンプ5aが接合されている。このバン
プ5aは、例えば鉛(Pb)−錫(Sn)等からなり、
ベース3の裏面に規則的に配置されている(図3参
照)。なお、このバンプ5aは、所定のプリント配線基
板上のランド等と接合されるようになっている。
【0026】このような配線3bとバンプ5aとは、絶
縁板3aの上下面間を導通する接続部3dを通じて互い
に電気的に接続されている。この接続部3dは、絶縁板
3aの面間を貫通する接続孔内に、例えばCu等のよう
な金属が埋め込まれて形成されている。
【0027】このようなベース3の中空部は階段状に形
成されており、その階段部の上面に前記した配線3bの
一端が露出している。なお、この配線3bの露出端の表
面には、例えばニッケル(Ni)−金(Au)メッキ処
理が施されている。
【0028】この配線3bの一端は、ボンディングワイ
ヤ6を通じて半導体チップ1のボンディングパッドBP
と電気的に接続されている。すなわち、半導体チップ1
の集積回路の電極は、ボンディングパッドBP、からボ
ンディングワイヤ6、配線3bおよび接続部3dを通じ
てバンプ5aに引き出されるようになっている。なお、
ボンディングワイヤ6は、例えばAuまたはAl等から
なる。
【0029】ベース3の開口部は、キャップ7によって
塞がれている。キャップ7は、例えばAl等からなり、
ベース3の裏面において開口部の近傍に塗布された接着
剤8によってベース3と接合されている。
【0030】さらに、このような熱拡散板2、ベース3
およびキャップ7によって囲まれた中空領域(以下、キ
ャビティという)内には、例えばシリコーンゲル等のよ
うな封止材料9が注入されている。
【0031】これにより、半導体チップ1およびボンデ
ィングワイヤ6が被覆され、その耐湿性を向上させるこ
とが可能となっている。なお、本実施の形態1において
は、図面を見易くするため、封止材料9にハッチングを
付す。
【0032】ところで、本実施の形態1においては、熱
拡散板2において、半導体チップ1の側面とベース3の
中空内壁面との間に当たる位置に、熱拡散板2の上下面
を貫通する貫通孔10が穿孔されており、例えばここか
ら封止材料を注入することが可能な構造となっている。
【0033】このため、その封止材料9が、半導体チッ
プ1の側面と、ベース3の中空内壁面との間の極めて狭
い隙間にも充分に充填されている。したがって、その隙
間に封止材料9が充分に流れ込まず気泡ができることに
起因して、その気泡が製品評価等の熱処理時において膨
張し、ボンディングワイヤ6を曲げたり、切断してしま
ったりするのを防止することが可能となっている。
【0034】この貫通孔10は、図3に示すように、例
えば半導体チップ1の四辺に沿って延在されている。た
だし、貫通孔10の形状、個数等は、半導体チップ1と
ベース3との間の隙間の形状に合わせて形成すれば良く
種々変更可能であり、例えば図4および図5に示すよう
にしても良い。
【0035】すなわち、図4においては、貫通孔10
が、半導体チップ1の角部から半導体チップ1の各辺の
中央近傍にまで延在されている。したがって、気泡が溜
まり易いと考えられる半導体チップ1の角部とベース3
の中空部の角部との間の隙間にも充分に流し込むことが
可能となっている。
【0036】また、図5においては、貫通孔10が平面
円形状に形成されているとともに、半導体チップ1を取
り囲むように規則的な間隔で複数個穿孔されている。こ
の場合も半導体チップ1の角部近傍に貫通孔10を配置
することで、半導体チップ1の角部とベース3の中空部
の角部との間の隙間にも封止材料を充分に流し込むこと
が可能となる。
【0037】これらの他、図3および図5の貫通孔10
の組み合わせ、あるいは図3および図4の貫通孔10の
組み合わせでも良い。例えば図3の半導体チップ1の角
部近傍に図5のような円形状の貫通孔10を穿孔しても
良い。
【0038】次に、このような半導体集積回路装置の製
造方法の一例を図6〜図11によって説明する。なお、
図6〜図11においては図面を見易くするため封止材料
9にハッチングを付す。また、図6〜図11は封止材料
の注入工程を判り易くするために模式的に記した図であ
る。
【0039】図6は、半導体集積回路装置の製造工程中
における断面図を示している。この段階では、既に、ワ
イヤボンディング工程を経て、ベース3の開口部がキャ
ップ7によって塞がれている。
【0040】まず、このような半導体集積回路装置を、
その熱拡散板2が図6の上方を向くように載置した後、
封止材料9を熱拡散板2に穿孔された貫通孔10から半
導体集積回路装置のキャビティ内に注入する。封止材料
9を注入するには、例えば次のようにする。
【0041】すなわち、図6に示すように、ニードル1
1aの先端を貫通孔10の開口部に位置合わせした後、
シリンジ11bに詰められた封止材料9を空気圧等によ
って押圧することによりニードル11aの先端から押し
出し、図7に示すように、貫通孔10を通じて半導体集
積回路装置のキャビティ内に注入する。
【0042】このため、本実施の形態1においては、封
止材料9を半導体チップ1とベース3との間の隙間にも
良好に充填することができるので、その隙間に生じた気
泡に起因するボンディングワイヤの曲折や断線不良等を
防止することが可能となっている。
【0043】続いて、図8に示すように、ニードル11
aの先端を、他の貫通孔10に位置合わせした後、上述
と同様にして、その貫通孔10を通じて封止材料9を半
導体集積回路装置のキャビティ内に注入する。
【0044】このような処理を各貫通孔10毎に行い、
図9に示すように、封止材料9を半導体集積回路装置の
キャビティ内に所定量注入し終えたら封止材料9の注入
処理を終了する。
【0045】ただし、封止材料9の注入方法は、これに
限定されるものではなく種々変更可能であり、例えば図
10および図11に示すようにしても良い。すなわち、
例えば次の通りである。
【0046】図10は、半導体集積回路装置の製造工程
中における断面図を示している。この段階では、既に、
ワイヤボンディング工程を終了している。ただし、この
段階では、ベース3の開口部がキャップ7によって塞が
れていない。
【0047】まず、このような半導体集積回路装置を、
その熱拡散板2が図10の上方を向くように載置した
後、封止材料9を熱拡散板2に穿孔された貫通孔10か
ら半導体集積回路装置のキャビティ内に注入する。ただ
し、ここでは、封止材料9が半導体チップ1とベース3
との間の狭い隙間内に充填される程度にしておく。
【0048】続いて、このような処理を各貫通孔10に
おいて行った後、図11に示すように、半導体集積回路
装置を、その熱拡散板2が図11の下方となるように載
置する。
【0049】その後、前記したニードル11aよりも内
径の大きなニードル11a1 の先端を半導体チップ1の
主面上方に移動させた後、シリンジに詰められた封止材
料9を空気圧等によって押圧することによりニードル1
1a1 の先端から押し出し、半導体チップ1の主面側か
ら流し込む。これにより、封止材料9の注入処理を上述
の場合よりも速く行うことが可能となる。
【0050】以上、本実施の形態1によれば、以下の効
果を得ることが可能となる。
【0051】(1).熱拡散板2において、半導体チップ1
の外周とベース3の中空内周との間に当たる位置に、熱
拡散板2の上下面を貫通する貫通孔10を設け、ここか
ら封止材料9をキャビティ内に注入することにより、そ
の封止材料9を、半導体チップ1の側面と、ベース3の
中空内壁面との間の極めて狭い隙間にも充分に充填する
ことが可能となる。
【0052】(2).前記(1) により、半導体チップ1の側
面と、ベース3の中空内壁面との間の隙間に封止材料9
が充分に流れ込まず気泡ができることに起因して、その
気泡が製品評価等の熱処理時において膨張し、ボンディ
ングワイヤ6を曲げたり、切断してしまったりするのを
防止することが可能となる。
【0053】(3).前記(1) および(2) により、半導体集
積回路装置の歩留りおよび信頼性を向上させることが可
能となる。
【0054】(実施の形態2)図12は本発明の一実施
の形態である半導体集積回路装置の断面図である。
【0055】本実施の形態2は、例えば図12に示すよ
うなPGA(Pin Grid Array)パッケージ形の半導体集
積回路装置に本発明を適用した場合を説明する例であ
る。ただし、半導体集積回路装置と外部の電子装置とを
接続する外部端子として、バンプ電極に代えてリードピ
ン5bを用いている以外は前記実施の形態1と同じであ
る。
【0056】リードピン5aは、例えばコバール等のよ
うな金属からなり、ベース3の上下面を貫通する接続孔
3e内に挿入され固定されている。リードピン5aは、
その接続孔3e内において配線3b(図2参照)と電気
的に接続され、この配線3bおよびボンディングワイヤ
6を通じて半導体チップ1の集積回路と電気的に接続さ
れている。
【0057】このような本実施の形態2の半導体集積回
路装置においても熱拡散板2にキャビティに通じる貫通
孔10が前記実施の形態1と同様に穿孔されており、例
えばここからキャビティ内に封止材料9を注入すること
が可能となっている。したがって、本実施の形態1にお
いても、前記実施の形態1と同じ効果を得ることが可能
となる。
【0058】(実施の形態3)図13は本発明の一実施
の形態である半導体集積回路装置の断面図である。
【0059】本実施の形態3は、例えば図13に示すよ
うに、キャビティが実装面の上方に配置される、いわゆ
るキャビティアップパッケージ形の半導体集積回路装置
に本発明を適用した場合を説明する例であり、それ以外
は、前記実施の形態1と同じである。
【0060】半導体チップ1は、パッケージ基板(チッ
プ実装基板)12の主面中央に実装されている。パッケ
ージ基板12は、例えばガラスエポキシ樹脂またはビス
マレイミドトリアジン樹脂等のようなプラスチック材料
からなり、その裏面にはバンプ5aが配置されている。
【0061】このパッケージ基板12とベース3とは一
体的に成形されている。なお、パッケージ基板12にお
いて、半導体チップ1が実装される部分に熱拡散板を設
けても良い。
【0062】このような本実施の形態3の半導体集積回
路装置においては、パッケージ基板12において、半導
体チップ1の側面とベース3の中空内壁面との間の隙間
に当たる位置に、キャビティに通じる貫通孔10が穿孔
されており、例えばここからキャビティ内に封止材料9
を注入することが可能となっている。したがって、本実
施の形態3においても、前記実施の形態1と同じ効果を
得ることが可能となる。
【0063】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態1〜3に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0064】例えば前記実施の形態1〜3においては、
熱拡散板やパッケージ基板の外壁面において貫通孔の開
口部を塞いでいないが、キャビティ内の封止材料が貫通
孔を通じて外部に洩れるのを防止するために、その開口
部をキャップで塞いでも良い。
【0065】また、その封止材料洩れ防止用のキャップ
に代えて図14に示すように、熱拡散板2の上面に、例
えばAl等からなる放熱フィン13をシリコーンゴム等
によって接着しても良い。これにより、キャビティ内の
封止材料9が貫通孔10を通じて外部に洩れるのを防止
することができるとともに、半導体チップ1における集
積回路の動作時の放熱性を向上させることが可能とな
る。
【0066】また、前記実施の形態1〜3においては、
封止材料を貫通孔を通じてキャビティ内に注入すること
で、半導体チップとベースとの間の隙間に封止材料を充
填させる場合について説明したが、例えばキャビティ内
に封止材料を注入した後、キャビティ内の封止材料を貫
通孔を通じて若干真空引きすることにより、半導体チッ
プとベースとの間の隙間に封止材料を充填させるように
しても良い。
【0067】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるプラス
チックパッケージ形の半導体集積回路装置に適用した場
合について説明したが、それに限定されるものではな
く、例えばベースやパッケージ基板をセラミックで形成
するセラミックパッケージ形の半導体集積回路装置に適
用できる。
【0068】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0069】(1).本発明の半導体集積回路装置によれ
ば、半導体チップと枠体との間の隙間に封止材料を良好
に流し込むことができ、その隙間に気泡が発生するのを
防止することができるので、その気泡の膨張に起因する
ボンディングワイヤの曲折や断線等を防止することが可
能となる。したがって、半導体集積回路装置の歩留りお
よび信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体集積回路装
置の断面図である。
【図2】図1の半導体集積回路装置の要部拡大断面図で
ある。
【図3】図1の半導体集積回路装置の平面図である。
【図4】図3の変形例を示す図1の半導体集積回路装置
の平面図である。
【図5】図3の変形例を示す図1の半導体集積回路装置
の平面図である。
【図6】図1の半導体集積回路装置の製造工程を模式的
に示す断面図である。
【図7】図1の半導体集積回路装置の図6に続く製造工
程を模式的に示す断面図である。
【図8】図1の半導体集積回路装置の図7に続く製造工
程を模式的に示す断面図である。
【図9】図1の半導体集積回路装置の図8に続く製造工
程を模式的に示す断面図である。
【図10】図1の半導体集積回路装置の他の製造方法を
説明するための半導体集積回路装置の製造工程を模式的
に示す断面図である。
【図11】図1の半導体集積回路装置の他の製造方法を
説明するための半導体集積回路装置の図10に続く製造
工程を模式的に示す断面図である。
【図12】本発明の一実施の形態である半導体集積回路
装置の断面図である。
【図13】本発明の一実施の形態である半導体集積回路
装置の断面図である。
【図14】本発明の一実施の形態である半導体集積回路
装置の断面図である。
【符号の説明】
1 半導体チップ 2 熱拡散板(チップ実装基板) 3 ベース(枠体) 3a 絶縁板 3b 配線 3c バンプ下地パターン 3d 接続部 3e 接続孔 4 接着剤 5a バンプ(外部端子) 5b リードピン(外部端子) 6 ボンディングワイヤ 7 キャップ 8 接着剤 9 封止材料 10 貫通孔 11a, 11a1 ニードル 11b シリンジ 12 パッケージ基板(チップ実装基板) 13 放熱フィン BP ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 卓 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 宝蔵寺 裕之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを実装するチップ実装基板
    と、前記半導体チップの周囲を取り囲むように配置され
    た枠体と、前記枠体の中空領域を塞ぐキャップと、前記
    中空領域内に一端が配置され、他端が外部端子と電気的
    に接続された配線とを備え、前記半導体チップのボンデ
    ィングパッドと、前記中空領域内に配置された配線の一
    端とをボンディングワイヤによって電気的に接続すると
    ともに、前記半導体チップおよびボンディングワイヤを
    中空領域内に注入した封止材料によって封止してなる半
    導体集積回路装置であって、前記チップ実装基板におい
    て、前記枠体と前記半導体チップとの間の隙間領域にあ
    たる位置に、前記中空領域内に封止材料を注入する場合
    にその封止材料が流れる貫通孔を設けたことを特徴とす
    る半導体集積回路装置。
  2. 【請求項2】 請求項1記載の半導体集積回路装置にお
    いて、前記貫通孔を、前記半導体チップの角部近傍に設
    けたことを特徴とする半導体集積回路装置。
  3. 【請求項3】 請求項1または2記載の半導体集積回路
    装置において、前記チップ実装基板は熱拡散板であり、
    前記外部端子は前記枠体において前記キャップの設置面
    側に設けられたことを特徴とする半導体集積回路装置。
  4. 【請求項4】 半導体チップを実装するチップ実装基板
    と、前記半導体チップの周囲を取り囲むように配置され
    た枠体と、前記枠体の中空領域を塞ぐキャップと、前記
    中空領域内に一端が配置され、他端が外部端子と電気的
    に接続された配線とを備え、前記半導体チップのボンデ
    ィングパッドと、前記中空領域内に配置された配線の一
    端とをボンディングワイヤによって電気的に接続すると
    ともに、前記半導体チップおよびボンディングワイヤを
    中空領域内に注入した封止材料によって封止してなる半
    導体集積回路装置の製造方法であって、前記チップ実装
    基板において前記枠体と前記半導体チップとの間の隙間
    領域にあたる位置に前記チップ実装基板の裏面と前記中
    空領域とが連通するように設けられた貫通孔を通じて、
    前記封止材料を前記中空領域内に注入する工程を有する
    ことを特徴とする半導体集積回路装置の製造方法。
JP5986996A 1996-03-18 1996-03-18 半導体集積回路装置およびその製造方法 Pending JPH09252062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5986996A JPH09252062A (ja) 1996-03-18 1996-03-18 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5986996A JPH09252062A (ja) 1996-03-18 1996-03-18 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09252062A true JPH09252062A (ja) 1997-09-22

Family

ID=13125614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5986996A Pending JPH09252062A (ja) 1996-03-18 1996-03-18 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09252062A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861758B2 (en) 2018-07-31 2020-12-08 Mitsubishi Electric Corporation Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861758B2 (en) 2018-07-31 2020-12-08 Mitsubishi Electric Corporation Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3277996B2 (ja) 回路装置、その製造方法
JP2875139B2 (ja) 半導体装置の製造方法
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
JP2000323623A (ja) 半導体装置
JPH11312712A (ja) 半導体装置及びその製造方法
JP2014013908A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JP3428591B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3366460B2 (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPH09252062A (ja) 半導体集積回路装置およびその製造方法
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
JP3274343B2 (ja) 半導体装置
KR20090071681A (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JP2003174123A (ja) 半導体装置およびその製造方法
JP2005135969A (ja) 放熱板付きbga型半導体装置および製造方法
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JP2003007924A (ja) 樹脂封止型半導体装置およびその製造方法
JP3936234B2 (ja) 半導体装置製造方法及び半導体装置
TWI231590B (en) Window-type semiconductor package and fabrication method thereof
JP3058142B2 (ja) 半導体装置とその製造方法
JPH0964252A (ja) 半導体装置
JP2002237551A (ja) 半導体装置