KR20090071681A - 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법 - Google Patents

반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법 Download PDF

Info

Publication number
KR20090071681A
KR20090071681A KR1020070139547A KR20070139547A KR20090071681A KR 20090071681 A KR20090071681 A KR 20090071681A KR 1020070139547 A KR1020070139547 A KR 1020070139547A KR 20070139547 A KR20070139547 A KR 20070139547A KR 20090071681 A KR20090071681 A KR 20090071681A
Authority
KR
South Korea
Prior art keywords
resin
molding
substrate
discharge gate
semiconductor chip
Prior art date
Application number
KR1020070139547A
Other languages
English (en)
Other versions
KR100963151B1 (ko
Inventor
이민우
정운갑
손은숙
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070139547A priority Critical patent/KR100963151B1/ko
Publication of KR20090071681A publication Critical patent/KR20090071681A/ko
Application granted granted Critical
Publication of KR100963151B1 publication Critical patent/KR100963151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조용 몰드 금형 및 이를 이용한 몰딩 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 반도체 패키지의 경우, 플립 칩(flip chip)을 사이에 둔 반도체 칩과 기판 사이의 미세공간에 몰딩수지가 채워지지 않아 보이드(void)가 발생되는 바, 이 보이드 발생 현상을 방지할 수 있도록 한 반도체 패키지 제조용 몰드 금형 및 이를 이용한 몰딩 방법에 관한 것이다.
이를 위해, 본 발명은 반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 반도체 패키지 제조용 몰딩 금형에 있어서, 상기 몰딩 금형의 수지 공급게이트가 위치된 곳에서 그 반대쪽 위치에 수지 배출게이트를 관통 형성하고, 이 배출게이트의 출구에 수지의 최종 충진 공간이 되는 필름층을 부착한 것을 특징으로 하는 반도체 패키지 제조용 몰드 금형 및, 이를 이용한 몰딩 방법을 제공한다.
반도체 패키지, 몰딩, 보이드, 몰딩 금형, 필름, 수지, 배출게이트

Description

반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법{Mold for manufacturing semiconductor package and method for molding using the same}
본 발명은 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 반도체 패키지의 경우, 플립 칩(flip chip)을 사이에 둔 반도체 칩과 기판 사이의 미세공간에 몰딩수지가 채워지지 않아 보이드(void)가 발생되는 바, 이 보이드 발생 현상을 방지할 수 있도록 한 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법에 관한 것이다.
통상적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등의 기판을 이용하여, 기판의 칩부착 영역에 반도체 칩을 부착하는 칩부착 공정, 반도체 칩과 기판간을 전기적 신호 교환을 위하여 골드 와이어 등으로 연결하는 와이어 본딩 공정, 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지로 몰딩하는 몰딩 공정 등을 통하여 제조된다.
상기 인쇄회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 경우에도 여러가지 구조로 설계/제조되며, 그 중 하나가 첨부한 도 4에 도시한 바와 같은 구조로 제조된다.
도 4에 도시된 반도체 패키지(100)의 구성을 간략히 살펴보면, 인쇄회로기판(10)과; 고집적화의 실현을 위하여 상기 인쇄회로기판(10)의 칩 부착영역에 부착되는 복수개의 반도체 칩(12)과; 상기 반도체 칩(12)의 저면에 형성된 본딩패드와, 상기 기판(10)의 칩부착영역상에 형성된 전도성 회로패턴을 전기적 신호 교환 가능하게 연결하는 다수의 플립 칩(14)과; 상기 반도체 칩(12)과 플립 칩(14) 등을 외부로부터 보호하기 위하여 기판(10)상의 몰딩영역에 몰딩된 몰딩 컴파운드 수지(16)와; 상기 기판(10)의 저면에 노출된 볼랜드에 융착되어 반도체 칩(12)의 최종적인 입출력 단자가 되는 솔더볼(18) 등을 포함하여 구성되어 있다.
상기와 같이, 플립 칩을 반도체 칩과 기판간의 전기적 신호 교환 수단으로 사용한 패키지의 경우, 도 3의 시뮬레이션 이미지에서 보는 바와 같이 몰딩 공정중에 보이드(void)가 발생하는 문제점이 있다
즉, 몰딩 컴파운트 수지가 몰딩금형의 공급 게이트를 통하여 반도체 칩과 플립 칩을 포함하는 기판의 몰딩영역으로 공급되며 흐르게 될 때, 플립 칩(14)이 존재하는 반도체 칩(12)과 기판(10)간의 상하간격이 약 100㎛이하로 매우 미세하여, 수지의 흐름이 더디게 진행되고, 그에 따라 어느 부분에서 수지의 흐름이 끊겨 보이드(void)가 발생되는 문제점이 있고, 특히 복수개의 반도체 칩중 수지의 흐름 영역이 보다 넓은 크기가 큰 반도체 칩의 저면에서 보이드가 잘 발생된다.
보다 상세하게는, 도 4에서 보듯이 플립 칩(14)이 존재하는 공간, 즉 반도체 칩(12)과 기판(10)의 사이 공간을 따라 몰딩수지(16)의 흐름이 다른 몰딩영역(반도체 칩과 기판 사이 공간을 제외한 영역)에 비하여 더디게 진행되는 바, 수지 흐름의 선단부는 플립 칩(14)이 존재하는 반도체 칩(12)과 기판(10)의 사이 공간을 빠져나가서 그 흐름속도가 좀 더 빨라지는 동시에 이내 몰딩 영역의 최종 영역에 막히게 그 흐름이 중단되는 바, 이때 수지 흐름의 후단부는 플립 칩이 존재하는 공간에 계속 존재하므로, 수지 흐름이 빠른 선단부와 느린 후단부간의 흐름이 끊기면서 보이드가 발생되는 것이다.
이러한 점을 감안하여, 반도체 칩과 기판간을 연결하고 있는 플립 칩 존재 공간에 몰딩재의 일종인 인캡슐런트(Encapsulant)를 미리 주입하여 충전함으로써, 플립 칩에 대한 보호 및 기계적인 보강력을 제공하는 언더필(underfill) 공정이 적용되고 있다.
상기 언더필 공정은 대개 모세관 현상을 이용한 주입방법이 사용되고 있으나, 이는 공정속도가 느린 등 여러 가지 단점이 있고, 마찬가지로 언더필 공정시 공기가 제대로 배출되지 않을 경우 공기로 인해 언더필 층에 보이드(Void)가 발생될 수 있으며, 또한 언더필 공정에 사용되는 액상물질은 고가이기 때문에 반도체 패키지의 제조 단가를 상승시키는 단점이 있으므로, 보이드 현상이 발생되지 않는 전제하에서는 몰딩 컴파운드 수지로 몰딩하는 방법이 바람직하다 하겠다.
즉, 상기 몰딩 컴파운드 수지로 플립 칩이 존재하는 반도체 칩과 기판 사이공간을 몰딩하되, 수지의 흐름을 원할하게 유도하여 보이드(void) 발생을 방지할 수 있는 방법이 바람직할 것이다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 패키지의 몰딩 공정에 있어서, 몰딩용 금형의 수지 공급게이트 이외에, 이 수지 공급게이트의 반대쪽에 수지 배출게이트를 형성하는 동시에 이 배출게이트의 출구쪽에 최종적으로 수지가 채워지게 되는 필름층을 부착하여, 플립 칩을 사이에 둔 반도체 칩과 기판 사이의 미세공간을 따라 수지의 흐름을 원할하게 유도하는 동시에 계속해서 수지의 선단부 및 후단부 속도에 관계없이 수지가 배출게이트 및 필름층까지 더 흘러가 충진되도록 함으로써, 반도체 칩과 기판 사이 공간에 보이드가 발생되는 것을 방지할 수 있도록 한 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 반도체 패키지 제조용 몰딩 금형에 있어서, 상기 몰딩 금형의 수지 공급게이트가 위치된 곳에서 그 반대쪽 위치에 수지 배출게이트를 관통 형성하고, 이 배출게이트의 출구에 수지의 최종 충진 공간이 되는 필름층을 부착한 것을 특징으로 하는 반도체 패키지 몰딩용 금형을 제공한 다.
바람직한 구현예로서, 상기 필름층의 수지 충진용 공간의 두께는 상기 반도체 칩과 기판의 사이 공간 두께와 유사한 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 수지 공급게이트가 위치된 곳에서 그 반대쪽 위치에 수지 배출게이트가 관통 형성되고, 이 배출게이트의 출구에 충진 공간을 갖는 필름층이 부착된 몰딩 금형의 제공 단계와; 플립 칩에 의하여 반도체 칩과 전기적 신호 연결된 기판을 상기 몰딩 금형에 탑재시키는 단계와; 상기 몰딩 금형의 수지 공급게이트를 통하여 몰딩 컴파운드 수지를 주입 공급하여, 상기 반도체 칩과 플립 칩을 포함하는 기판상의 몰딩영역에 수지가 채워지는 몰딩 단계와; 상기 기판상의 몰딩영역을 몰딩시킨 후, 수지가 몰딩 금형의 배출게이트를 통하여 계속 흐르는 동시에 상기 배출게이트를 빠져나온 수지가 상기 필름층의 내부까지 흘러가서 충진되는 보이드 제거 단계; 로 이루어진 것을 특징으로 하는 반도체 패키지 몰딩용 금형을 이용한 몰딩 방법을 제공한다.
바람직한 구현예로서, 상기 몰딩 단계에서, 상기 플립 칩이 존재하는 반도체 칩과 기판의 사이 공간을 빠져나온 수지의 선단부 흐름과, 상기 반도체 칩과 기판의 사이 공간에 계속 존재하는 수지의 후단부 흐름간의 속도 차이로 인하여, 수지의 흐름이 끊겨 보이드가 발생되고; 상기 보이드 제거 단계에서, 상기 수지의 선단부 흐름이 상기 배출게이트 및 필름층내로 계속 흘러가 충진되는 동시에 상기 수지의 후단부 흐름이 배출게이트쪽으로 진행되어 상기 보이드 발생 부위가 수지로 채워져 보이드가 제거되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 패키지의 몰딩 공정을 수지 공급게이트 및 배출게이트를 가지고, 배출게이트의 출구에 최종 수지 충진 공간이 되는 필름층이 부착된 몰딩 금형을 이용하여 진행함으로써, 수지의 흐름 속도 차이에 의하여 반도체 칩과 기판 사이공간에 보이드가 형성되는 것을 완전히 방지할 수 있는 효과를 제공한다.
결국, 몰딩 공정시 보이드 방지로 반도체 패키지의 신뢰성을 증대시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 플립 칩을 이용하여 반도체 칩과 기판을 연결한 구조의 반도체 패키지의 몰딩 공정시, 보이드 발생을 방지시킬 수 있도록 한 점에 주안점이 있으며, 이를 위한 몰딩 금형은 첨부한 도 1에 도시된 바와 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법을 설명하는 개략도이다.
본 발명의 몰딩용 금형(200)은 플립 칩(14))을 이용하여 반도체 칩(12)과 기판(10)간을 전기적으로 연결한 구조의 반도체 패키지(100) 몰딩 공정시 보이드 방지에 유용하게 적용될 수 있으며, 그 구조를 보면 수지의 공급 게이트(202)가 형성된 곳에서 그 반대쪽 위치에 수지 배출게이트(204)가 관통 형성되고, 이 배출게이트(204)의 출구에 수지의 최종 충진 공간이 되는 필름층(206)이 형성된 점에 특징이 있다.
이때, 상기 필름층(206)의 수지 충진용 내부공간 두께는 상기 반도체 칩(12)과 기판(10)의 사이 공간 두께와 동일한 약 6㎛이며, 두께를 동일하게 적용한 이유는 후술하는 몰딩 공정에서 이해될 수 있을 것이다.
한편, 상기 몰딩용 금형(200)은 상형(208)과 하형(210)으로 구분할 수 있으며, 상기 하형(210)은 플립 칩(14)에 의하여 반도체 칩(12)이 칩 부착영역에 실장된 기판(10)이 안착되는 곳으로서, 기판(10)의 평평한 저면이 안착되도록 평평한 블록 타입으로 만들어진 것이고, 상기 상형(208)은 그 저면 중앙에 몰딩수지(16)가 채워지는 캐비티가 형성되는 동시에 양측 위치에는 상기와 같은 수지 공급게이트(202) 및 배출게이트(204)가 형성된 구조로 만들어진 것이다.
여기서, 본 발명에 따른 몰딩용 금형을 이용한 몰딩 방법을 순서대로 설명하면 다음과 같다.
기판(10)상의 칩탑재영역에 반도체 칩(12)을 부착하되, 반도체 칩(12)의 저면에 형성된 본딩패드와, 기판(10)의 전도성 회로패턴간을 미세 볼 형상의 플립 칩(14)을 이용하여 서로 연결시킨다.
이렇게 플립 칩(14)에 의하여 반도체 칩(12)과 전기적 신호 연결된 기판(10)을 상기 몰딩 금형(200)의 하형(210)상에 안착시키고, 이어서 몰딩용 금형(200)의 상형(208)을 하형(210)에 클램핑시킨다.
다음으로, 실질적인 몰딩 단계로서, 상기 몰딩 금형(200)의 상형(208)에 형성된 수지 공급게이트(202)를 통하여 몰딩 컴파운드 수지(16)를 소정의 압력으로 공급하면, 상기 반도체 칩(12)과 플립 칩(14)을 포함하는 기판(10)상의 몰딩영역(상형의 캐비티)에 수지(16)가 채워지며 반도체 칩(12)과 플립 칩(14) 등이 수지(16)로 감싸여지며 몰딩된다.
이러한 몰딩 단계와 더불어, 수지(16)가 몰딩 금형(200)의 상형(208)에 형성된 배출게이트(204)를 통하여 계속 흐르는 동시에 상기 배출게이트(204)를 빠져나온 수지가 상기 필름층(206)의 내부까지 흘러가서 충진됨으로써, 몰딩 단계시 생성되는 보이드가 용이하게 제거될 수 있는 바, 이를 구체적으로 설명하면 다음과 같다.
전술한 바와 같이, 플립 칩(14)이 존재하는 반도체 칩(12)과 기판(10)의 사이 공간은 그 두께가 약 100㎛ 이하로 미세하기 때문에 수지의 흐름이 다른 몰딩영역에 비하여 더딘 속도로 진행된다.
이에, 상기 플립 칩(14)이 존재하는 반도체 칩(12)과 기판(10)의 사이 공간을 빠져나온 수지(16)의 선단부 흐름은 보다 빨라지게 되고, 수지(16)의 후단부 흐름은 상기 반도체 칩(12)과 기판(10)의 사이 공간에 계속 존재하며 더딘 속도를 갖게 되어, 결국 수지의 전단부 및 후단부 흐름간의 수지 흐름 속도 차이로 인하여, 수지의 흐름이 끊길 수 있으며, 그 수지 흐름이 끊긴 자리에 보이드가 발생할 수 있다.
이러한 보이드를 제거하기 위하여, 상기 반도체 칩(12)과 기판(10)의 사이 공간을 빠져나온 수지(16)의 선단부 흐름이 상기 배출게이트(204) 및 필름층(206)내로 계속 진행되어, 최종적으로 수지(16)가 배출게이트(204) 및 필름층(206)내로 충진되는 바, 상기 필름층(206)의 내부공간 두께가 상기 반도체 칩(12)과 기판(10)의 사이 공간 두께와 동일한 약 100㎛ 이하이므로 상기 수지(16)의 선단부 흐름 속도는 필름층(206)내에서 다시 더딘 속도를 내며 필름층(206)내에 채워지게 된다.
이와 동시에, 수지(16)의 후단부 흐름은 플립칩(14)이 있는 반도체 칩(12)과 기판(10)의 사이 공간에서 더디게 진행되지만, 수지(16)의 선단부와 같이 반도체 칩(12)과 기판(10)의 사이 공간을 빠져나오면 보다 빠른 속도로 배출게이트(204)쪽으로 흐르게 된다.
즉, 수지(16)의 선단부가 배출게이트(204) 및 필름층(206)으로 충진되며 빠져나간 그 후미 공간을 상기 수지(16)의 후단부가 다시 메꾸면서 배출게이트(204)쪽으로 흐르게 된다.
이때, 상기 수지(16)의 후단부 흐름에 의하여 보이드가 발생되었던 부분이 수지(16)로 채워지게 되어, 보이드를 제거하는 작용을 하게 된다.
이러한 보이드 제거 작용을 실제와 같이 시뮬레이션 해 본 결과, 첨부한 도 2에 도시된 바와 같이 보이드 부분이 수지로 채워져 제거될 수 있음을 알 수 있었다.
보다 상세하게는, 도 2의 붉은색 부분은 수지의 흐름 방향상, 수지가 먼저 채워진 부분을 파란색 부분은 수지가 나중에 채워진 부분을 나타내는데, 보이드가 발생하였던 부분이 수지의 후단부 흐름에 의하여 나중에 수지로 채워지며 제거됨을 알 수 있었다.
이와 같이, 언더필 영역이 되는 상기 반도체 칩(12)과 기판(10) 사이 공간 및 그 두께와, 상기 필름층(206) 내의 면적 및 두께를 유사하게 형성하여, 상기 필름층(206)내에 충진되는 수지(16)의 선단부 흐름 속도와, 상기 반도체 칩(12)과 기판(10) 사이 공간을 흐르는 수지(16)의 후단부 흐름속도를 거의 유사한 속도를 갖도록 하고, 수지(16)의 흐름방향상 수지(16)의 선단부가 상기 필름층(206)내에 채워짐과 함께 상기 배출게이트(204)쪽으로 흐르는 수지(16)의 후단부 흐름에 의하여 보이드 부분이 수지(16)로 채워지게 되어, 결국 보이드가 없는 반도체 패키지를 제공할 수 있게 된다.
도 1은 본 발명에 따른 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법을 설명하는 개략도,
도 2는 본 발명에 따른 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법을 시뮬레이션한 결과의 이미지도,
도 3은 종래의 몰딩 방법을 시뮬레이션한 결과로서, 반도체 칩과 기판 사이공간에 보이드가 발생된 것을 보여주는 이미지도,
도 4는 플립 칩을 이용한 반도체 패키지에 대한 하나의 예를 보여주는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 반도체 칩
14 : 플립 칩 16 : 수지
18 : 솔더볼 100 : 반도체 패키지
200 : 몰딩용 금형 202 : 공급게이트
204 : 배출게이트 206 : 필름층
208 : 상형 210 : 하형

Claims (4)

  1. 반도체 칩과 기판간의 전기적 신호 연결이 플립 칩으로 이루어진 반도체 패키지 제조용 몰딩 금형에 있어서,
    상기 몰딩 금형의 수지 공급게이트가 위치된 곳에서 그 반대쪽 위치에 수지 배출게이트를 관통 형성하고, 이 배출게이트의 출구에 수지의 최종 충진 공간이 되는 필름층을 부착한 것을 특징으로 하는 반도체 패키지 몰딩용 금형.
  2. 청구항 1에 있어서,
    상기 필름층의 수지 충진용 공간의 두께는 상기 반도체 칩과 기판의 사이 공간 두께와 유사한 것을 특징으로 하는 반도체 패키지 몰딩용 금형.
  3. 수지 공급게이트가 위치된 곳에서 그 반대쪽 위치에 수지 배출게이트가 관통 형성되고, 이 배출게이트의 출구에 충진 공간을 갖는 필름층이 부착된 몰딩 금형의 제공 단계와;
    플립 칩에 의하여 반도체 칩과 전기적 신호 연결된 기판을 상기 몰딩 금형에 탑재시키는 단계와;
    상기 몰딩 금형의 수지 공급게이트를 통하여 몰딩 컴파운드 수지를 주입 공 급하여, 상기 반도체 칩과 플립 칩을 포함하는 기판상의 몰딩영역에 수지가 채워지는 몰딩 단계와;
    상기 기판상의 몰딩영역을 몰딩시킨 후, 수지가 몰딩 금형의 배출게이트를 통하여 계속 흐르는 동시에 상기 배출게이트를 빠져나온 수지가 상기 필름층의 내부까지 흘러가서 충진되는 보이드 제거 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 몰딩용 금형을 이용한 몰딩 방법.
  4. 청구항 3에 있어서,
    상기 몰딩 단계에서, 상기 플립 칩이 존재하는 반도체 칩과 기판의 사이 공간을 빠져나온 수지의 선단부 흐름과, 상기 반도체 칩과 기판의 사이 공간에 계속 존재하는 수지의 후단부 흐름간의 속도 차이로 인하여, 수지의 흐름이 끊겨 보이드가 발생되고;
    상기 보이드 제거 단계에서, 상기 수지의 선단부 흐름이 상기 배출게이트 및 필름층내로 계속 흘러가 충진되는 동시에 상기 수지의 후단부 흐름이 배출게이트쪽으로 진행되어 상기 보이드 발생 부위가 수지로 채워져 보이드가 제거되는 것을 특징으로 하는 반도체 패키지 몰딩용 금형을 이용한 몰딩 방법.
KR1020070139547A 2007-12-28 2007-12-28 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법 KR100963151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139547A KR100963151B1 (ko) 2007-12-28 2007-12-28 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139547A KR100963151B1 (ko) 2007-12-28 2007-12-28 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법

Publications (2)

Publication Number Publication Date
KR20090071681A true KR20090071681A (ko) 2009-07-02
KR100963151B1 KR100963151B1 (ko) 2010-06-15

Family

ID=41328986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139547A KR100963151B1 (ko) 2007-12-28 2007-12-28 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법

Country Status (1)

Country Link
KR (1) KR100963151B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403924B1 (ko) * 2012-12-20 2014-06-12 쏠라퓨전 주식회사 태양전지모듈 및 그 제작방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111430B1 (ko) 2010-07-30 2012-02-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지 몰딩 방법
KR101902996B1 (ko) 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002590U (ko) * 1997-06-27 1999-01-25 김영환 패키지용 금형
JP4630449B2 (ja) * 2000-11-16 2011-02-09 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403924B1 (ko) * 2012-12-20 2014-06-12 쏠라퓨전 주식회사 태양전지모듈 및 그 제작방법

Also Published As

Publication number Publication date
KR100963151B1 (ko) 2010-06-15

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP3277996B2 (ja) 回路装置、その製造方法
JP2002270638A (ja) 半導体装置および樹脂封止方法および樹脂封止装置
CN101266962B (zh) 半导体器件及其制造方法
CN109545754B (zh) 一种芯片的封装结构、封装方法、显示装置
JPH11312712A (ja) 半導体装置及びその製造方法
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
US20100271792A1 (en) Electronic component package and method of manufacturing the same
US20060076695A1 (en) Semiconductor package with flash-absorbing mechanism and fabrication method thereof
US20060214275A1 (en) Semiconductor device
US20110291244A1 (en) Semiconductor device and method of manufacturing the same
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
TWI452660B (zh) 非陣列凸塊之覆晶模封構造
KR101111430B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지 몰딩 방법
JPH10261741A (ja) 半導体装置及び半導体装置の製造方法
CN105304587A (zh) 一种提高芯片可靠性的封装结构及其圆片级制作方法
JP2007220740A (ja) 半導体装置及びその製造方法
US6875639B2 (en) Semiconductor device and method of manufacturing the same
TWI567910B (zh) 薄膜覆晶封裝體及薄膜封裝基板
JP2003174123A (ja) 半導体装置およびその製造方法
JP3648238B2 (ja) 半導体装置の製造方法
JP2001291795A (ja) 基板及びこれを用いた半導体装置の製造方法
KR100612328B1 (ko) 반도체 패키지 몰딩 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 10