TWI452660B - 非陣列凸塊之覆晶模封構造 - Google Patents

非陣列凸塊之覆晶模封構造 Download PDF

Info

Publication number
TWI452660B
TWI452660B TW100110862A TW100110862A TWI452660B TW I452660 B TWI452660 B TW I452660B TW 100110862 A TW100110862 A TW 100110862A TW 100110862 A TW100110862 A TW 100110862A TW I452660 B TWI452660 B TW I452660B
Authority
TW
Taiwan
Prior art keywords
mold flow
bumps
mold
flip
pads
Prior art date
Application number
TW100110862A
Other languages
English (en)
Other versions
TW201240042A (en
Inventor
Shou Chian Hsu
Chih Ming Ko
Hung Hsin Hsu
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100110862A priority Critical patent/TWI452660B/zh
Publication of TW201240042A publication Critical patent/TW201240042A/zh
Application granted granted Critical
Publication of TWI452660B publication Critical patent/TWI452660B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

非陣列凸塊之覆晶模封構造
本發明係有關於半導體裝置的封裝結構與技術，特別係有關於一種非陣列凸塊之覆晶模封構造。
目前半導體產業中，覆晶封裝技術(Flip Chip Package Technology)因具有縮小封裝面積與縮短訊號傳輸路徑等諸多優點，而被廣泛地應用在晶片封裝領域。為了將晶片全面與基板結合，早期通常會使用一底部填充膠(underfill)填入晶片與基板之間，以克服因晶片與基板間的熱膨脹係數差所產生的應力造成凸塊的斷裂，並保護晶片與基板間的介面使其免於受到環境(例如濕氣)的影響。
惟，傳統底部填充膠係在晶片側邊以點膠(dispensing)方式並利用毛細作用(capillary effect)作為驅動力，將呈液態之底部填充膠滲透並填滿基板與晶片間的間隙。此一製程的具有下列缺點：(1)充填緩慢，在毛細作用的驅動下，充填時間約略與距離的平方成正比，並視底部填充膠的溫度使充填時間達到約須數分鐘至十數分鐘；(2)一組底膠填充設備一次只能對單一個晶片做點膠，如果要同時對二個(含)以上的晶片做點膠，勢必要準備多組點膠設備，增加成本的負擔。此外，底部填充膠僅能填滿覆晶間隙，晶片的背面仍為顯露。
有人嘗試在覆晶接合之後導入模封製程，以模封膠體(epoxy molding compound,EMC)取代底部填充膠。模封膠體係以轉移成形方式(transfer molding)利用模具將呈液態之模封膠體注入模穴內，可以同時密封二個(含)以上的晶片而無上述底部填充膠技術中充填緩慢與成本增加的問題。然而在模封過程中要填滿基板與晶片間的間隙相當困難，特別是晶片的凸塊為非陣列配置時，無凸塊的空白區域的模流流速會比較快，固化後之模封膠體內容易有殘存氣泡(void)或有氣洞(air trap)的問題發生。即使習知覆晶晶片之凸塊係為矩陣排列，凸塊的存在仍會干涉覆晶間隙的模流，導致上下模流的不平衡，仍有可能發生氣泡或氣洞的問題。
並且，為了降低晶片製造成本在積體電路製程中會省略或改變重配置線路層的製作，使晶片凸塊係為非陣列或/與不對稱的配置，並使得凸塊之間的間距越來越小。依模流分析，模封膠體之模流速度在凸塊密集區會產生明顯的流動阻力，故覆晶間隙的模流產生至少兩種不同的流速，致使模流產生"部份領先-部份落後"的現象(lead-lag flow)，導致模封膠體領先部份與落後部份間的空氣為領先部份所包覆、堵塞，而形成氣洞。此一具有氣洞或氣泡的半導體封裝產品將減弱了產品的機械強度。並且，模封膠體內有氣泡或氣洞時，在熱循環製程中容易產生晶片與基板間熱膨脹而爆裂情形，而衍生品質可靠度(reliability)等問題。
有鑒於此，本發明之主要目的係在於提供一種非陣列凸塊之覆晶模封構造，在模封製程中，能導引模流與平衡流速，使模流間隙內無氣泡或氣洞產生，特別適用於金屬柱焊接的晶片連接(Metal Post Solder-Chip Connection,MPS-C2)架構之大量模封封裝。
本發明之次一目的係在於提供一種非陣列凸塊之覆晶模封構造，能增快封裝製程之速度且使覆晶模封構造內之模封膠體不易有空孔或氣泡產生，提高產品的機械強度。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種非陣列凸塊之覆晶模封構造，包含一基板、一晶片以及一模封膠體。該基板係具有一覆蓋有一防焊層之上表面，該上表面係設有複數個顯露於該防焊層之接墊與至少一模流導條，其中該模流導條係設於該些接墊之間的無接墊空白區域並具有一超過該些接墊與該防焊層之高度而為突出狀。該晶片係具有複數個非陣列配置之凸塊，該晶片係覆晶接合於該基板上，使該些凸塊接合於該些接墊，並且該晶片與該基板之間係形成有一模流間隙。該模封膠體係形成於該基板之該上表面，以密封該晶片，並且該模封膠體係更填滿該模流間隙，以密封該些凸塊與該模流導條。本發明還揭示適用於前述之非陣列凸塊之覆晶模封方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的覆晶模封構造中，該模流導條係可設置於該防焊層上，使該模流導條之突出高度大於該模流間隙之二分之一，但小於該模流間隙，以避免接觸至該晶片。
在前述的覆晶模封構造中，可另包含有複數個銲料，係焊接該些凸塊與該些接墊。
在前述的覆晶模封構造中，該些凸塊係可為柱狀凸塊，以提供一供該些銲料焊接之平坦端面並避免該些銲料焊接到該些凸塊之柱側壁。
在前述的覆晶模封構造中，該模流導條之高度係可更超過該些銲料之高度。
在前述的覆晶模封構造中，該模流導條之設置數量係可為複數個，該些凸塊邊緣至邊緣之間隙係小於相鄰模流導條之間的最小距離並且大於該模流導條至最鄰近凸塊邊緣之間隙。
在前述的覆晶模封構造中，該些接墊可為對稱配置，並且兩兩相鄰之模流導條係可為相互平行。
在前述的覆晶模封構造中，該些接墊可為非對稱配置，並且兩兩相鄰之模流導條係可為相互不平行。
在前述的覆晶模封構造中，該模流導條在該上表面之形狀係可為往尾端漸寬之細長條狀。
由以上技術方案可以看出，本發明之非陣列凸塊之覆晶模封構造與方法，具有以下優點與功效：
一、可藉由在基板上表面之無接墊空白區域設有突出狀之模流導條作為其中之一技術手段，使模流導條的高度高於接墊與防焊層，在模封製程中，能導引模流與平衡流速，使模流間隙內無氣泡或氣洞產生，特別適用於金屬柱焊接的晶片連接(MPS-C2)架構之大量模封封裝。
二、可藉由凸塊邊緣至邊緣之間隙小於相鄰模流導條之間的最小距離並且大於模流導條至最鄰近凸塊邊緣之間隙作為其中之一技術手段，可避免在模封時相鄰模流導條之間的模封膠體過量地爬過模流導條並進而填入至凸塊之間所造成的模封回包問題。
三、可藉由模流導條在上表面之形狀為往尾端漸寬之細長條狀作為其中之一技術手段，使得相鄰模流導條之間形成為模流入口大於模流出口的模流空間，藉以減緩在相鄰模流導條之間的模流速度。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例，一種非陣列凸塊之覆晶模封構造舉例說明於第1圖之截面示意圖與第2圖基板之立體示意圖。該非陣列凸塊之覆晶模封構造100主要包含一基板110、一晶片120以及一模封膠體130。
該基板110係具有一覆蓋有一防焊層112之上表面111，該上表面111係設有複數個顯露於該防焊層111之接墊113與至少一模流導條114。如第2圖所示，該模流導條114係設於該些接墊113之間的無接墊空白區域A。該無接墊空白區域A之最小寬度應大於該些接墊113在接墊密集區之相鄰間距。該模流導條114並具有一超過該些接墊113與該防焊層111之高度H而為突出狀。
詳細而言，該基板110係可為一基板條(strip)內陣列排列之一單元，大致上為一無孔洞或是孔洞率低於20%之實體板片。經過單體化裁切之後而可形成如本實施例之基板。該基板110係可為印刷電路板(printed circuit board,PCB)、陶瓷電路板(ceramic wiring substrate)、軟性膠膜(flexible film)或為一供晶片承載之母晶片。該上表面111係為晶片設置面。該防焊層112即是俗稱之「綠漆」(solder mask or solder resist)，主要是以液態方式塗佈於基板之表面，用以提供該基板110之表面絕緣保護，並防止內部跡線外露被污染而短路。該防焊層112係為一種低成本絕緣性油墨，以環氧樹脂及感光樹脂為主要成份，可調整其稠度以控制形成厚度。但該防焊層112不限定綠色，亦可為黑色、紅色、藍色或其它任意顏色等。該模流導條114之材質係可相同於該防焊層112，可利用圖案化多層塗佈(patterned multi-layer coating)方法形成該模流導條114。該些接墊113係可由導電金屬材質，如鋁、銅、鋁合金或與銅合金之中的任一者所製成，屬於該基板之內部線路層之部分，其表面可電鍍鎳金(圖中未繪出)，以作為基板電路的輸出/輸入接點。該些接墊113係可呈多排排列或是局部陣列型態，即無全面的陣列。在本實施例中，如第2圖所示，該些接墊113可為對稱配置，並且兩兩相鄰之模流導條114係可為相互平行。該些接墊113係位於該基板110之周邊區域並可為單或多排線性排列，該基板110之中間區域係形成該無接墊空白區域A，該模流導條114係設置在該無接墊空白區域A內，該模流導條114係可為長條形，並由一模流入口11往模流出口延伸，以導引模流與平衡流速，使模流間隙內無氣泡或氣洞產生。當該無接墊空白區域A之最小寬度大於該些接墊113在密集區之相鄰間距數倍以上時，該模流導條114的設置數量可為複數個。在一變化實施例中，如第3圖所示，該些接墊113’可為非對稱配置，使相鄰之模流導條114間亦可設置有至少一之該些接墊113’，並且該無接墊空白區域A之形狀為排除方形、矩形等之不規則形。而兩兩相鄰之模流導條114係可為相互不平行，即該模流導條114係依該些接墊113’之設置位置而調整位置，使無凸塊佈置區域之模流速度因該些模流導條114之導引與阻隔而平衡流速，使模流間隙內無氣泡或氣洞產生。較佳地，該模流導條114在該上表面111之形狀係可為往尾端漸寬之細長條狀，使得相鄰模流導條114之間形成為模流入口11大於模流出口的模流空間，藉以導引模流並預先填滿該模流間隙內可能形成氣泡或氣洞的位置。
再如第1圖所示，該晶片120係具有複數個非陣列配置之凸塊121，該晶片120係覆晶接合於該基板110上，使該些凸塊121接合於該些接墊113，並且該晶片120與該基板110之間係形成有一模流間隙S。較佳地，該模流導條114係可設置於該防焊層112上，並且該模流間隙S係大於該模流導條114之突出高度H，故該模流導條114能以較小的設置厚度達到最佳的突出高度H，例如可採用多層防焊層的組合以構成該模流導條114。此外，以此高度只會發揮模流導流的作用，不會影響覆晶接合也不會完全阻絕模流。在本實施例中，該模流導條114之突出高度H係應等於或大於該模流間隙S之二分之一，但不超過或等於該模流間隙S。例如，該模流間隙S係介於25~110微米，該模流導條114之突出高度H係介於10~80微米，而該些凸塊121之高度係介於20~100微米。
具體而言，該晶片120係為半導體材質並包含有各式微小型元件而為主動元件，例如積體電路、微機電元件、光電元件等。該晶片120係具有一主動面122以及一相對向之背面123。該主動面122係具有複數個銲墊124並為積體電路或主動元件的設置表面。該些銲墊124係可為單排或多排排列在該晶片120之該主動面122。該些凸塊121係非陣列型態設置在該些銲墊124上，該晶片120係利用該些凸塊121覆晶接合至該基板110，達到晶片設置與電性連接之目的。該些銲墊124之設置位置係對應於該些接墊113。在本發明中，該些凸塊121的非陣列型態可省略或簡化一重配置線路層(RDL,redistribution layer)之製作。換言之，該些凸塊121是不需要藉由重配置線路達到在晶片表面的均勻分散，而集中在該晶片120之該主動面122之某一或某些區域，例如集中於晶片兩側之周邊凸塊，。
在本實施例中，該些凸塊121係可為非迴焊凸塊，可利用電鍍(electroplating)或打線方法形成，該些凸塊121係可為單一金屬材質，例如電鍍銅、電鍍金、電鍍銀或是打線形成之金線頭；或可為複合金屬，例如電鍍形成之鎳金、鋁錫或是銅鎳金。在其他之實施例中，該些凸塊121亦可為迴焊性凸塊(reflow bump)，可利用球置法(ball attach)、植球法(ball placement)、網版印刷或銲料槍(solder jet)來形成。
細部而言，如第1圖所示，該覆晶模封構造100可另包含有複數個銲料140，如錫鉛或無鉛銲劑(如錫96.5%-銀3%-銅0.5%之焊接材料)，該些銲料140係焊接該些凸塊121與該些接墊113，藉以防止該晶片120受到模流壓力而位移。較佳地，該些凸塊121係可為柱狀凸塊，以提供一供該些銲料140焊接之平坦端面並避免該些銲料140焊接到該些凸塊121之柱側壁，該些凸塊121可微間距配置，以構成金屬柱焊接的晶片連接(MPS-C2)之封裝架構。在另一變化實施例中，當該些凸塊121具有較大的凸塊間距，該些凸塊121亦可為打線形成之結線凸塊(stud bump)或是銲球凸塊。本發明的非陣列凸塊之覆晶模封構造雖不限制其封裝架構，然以金屬柱焊接的晶片連接(MPS-C2)封裝架構為較佳，可有效界定該模流間隙S，以其略大於或等於該些凸塊121之突出高度而能大於該模流導條114之突出高度，以避免該晶片120碰觸到該模流導條114，並有效限制該些銲料140對該些凸塊121之焊接面積，以避免該些銲料140在相鄰凸塊121之間橋接短路。在本實施例中，該模流導條114之高度H係可更超過該些銲料140之高度，有效發揮模流導流之作用。
再如第1圖所示，該模封膠體130係形成於該基板110之該上表面111，以密封該晶片120，並且該模封膠體130係更填滿該模流間隙S，以密封該些凸塊121與該模流導條114，提供適當的封裝保護以防止電性短路與塵埃污染。具體而言，該封膠體130係為一環氧模封化合物(epoxy molding compound,EMC)，以轉移成形方式(transfer molding)覆蓋於該基板110之該上表面111，在模封製程中，該模流導條114能導引模流與平衡流速，使模流間隙內無氣泡或氣洞產生。在本實施例中，該模封膠體130在該晶片120上的厚度(由該模封膠體130之外表面至該晶片120之背面之間的距離)係不大於該模流間隙S，以達到上下模流平衡。
因此，在較佳實施例中，本發明之覆晶接合是利用凸塊之外的銲料焊接，除了具有晶片固著力強之優點，亦不會有回焊造成凸塊呈球狀的現象，非常適用於非陣列凸塊之微間距配置。該些銲料140係可藉由印刷法、電鍍法或沾印法將該些銲料140形成在該些凸塊121上，以利後續經由回焊(reflowing)以使銲料140熔化接合至該基板110之該些接墊113並形成電性藕接與機械結合關係。
此外，該模流導條114之設置數量係可為複數個，該些凸塊121邊緣至邊緣之間隙係小於相鄰模流導條114之間的最小距離並且大於該模流導條114至最鄰近凸塊121邊緣之間隙，以避免在模封時填入相鄰模流導條114之間的模封膠體130過量地爬過該模流導條114並進而填入至該些凸塊121之間所造成的模封回包問題。
請參閱第4A至4D圖所示，本發明進一步說明前述之非陣列凸塊之覆晶模封方法，以彰顯本案的功效。
首先，如第4A圖所示，提供一上述之基板110，可為一基板條之某一單元。該基板110係具有一覆蓋有一防焊層112之上表面111，該上表面111係設有複數個顯露於該防焊層112之接墊113與至少一模流導條114，其中該模流導條114係設於該些接墊113之間的無接墊空白區域A並具有一超過該些接墊113與該防焊層112之高度H而為突出狀。在本步驟中，該基板110係可為一基板條之複數個基板單元之其中之一，在封裝之後再切割成個別半導體封裝構造。因此，可以理解的，根據本發明較佳實施例之覆晶模封方法的圖示僅繪示單一基板，但在應用上本發明的每一步驟亦可同時實施在一基板條上的所有基板。
接著，如第4B與4C圖所示，覆晶接合一上述之晶片120於該基板110上，該晶片120之該些凸塊121係接合於該些接墊113，並且該晶片120與該基板110之間係形成有一模流間隙S，其係大於該模流導條114之突出高度H。在本實施例中，在上述覆晶接合步驟中，係藉由該些銲料140焊接該些凸塊121與該些接墊113，在進行迴焊之前，該晶片120之該些凸塊121係對準對應該些接墊113，可採用超音波接合、熱壓接合或上述兩種方法之組合等方式，將該晶片120之該些凸塊121電性連接至該基板110。並且在上述覆晶接合步驟之後，該方法另包含一迴焊步驟，以去除該些銲料140內揮發性物質。在具體操作中，當在到達回焊溫度約攝氏217度以上，最高溫約為攝氏245度時能產生焊接之濕潤性，而且該些凸塊121則必須具有高於上述回焊溫度之金屬熔點，以避免變形。
最後，如第4C與4D圖所示，形成一上述之模封膠體130於該基板110之該上表面111，以密封該晶片120，並且該模封膠體130係更填滿該模流間隙S，以密封該些凸塊121與該模流導條114。具體而言，該模封膠體130是以一模具10以轉移成型(transfer molding)或稱壓模的技術加以形成，當該基板110與該晶片120容置於該模具10所形成之一模穴之後，在適當之昇溫條件與注膠壓力下，該模封膠體130之前驅物能填充入該模穴中，以密封保護該晶片120以及該些凸塊121。之後，再適當烘烤以固化成形。較佳地，在該迴焊步驟中之加熱溫度係大於上述形成該模封膠體130步驟中之模封溫度並且小於該模流導條114之熔點，如此便能使該模封溫度小於該些銲料140迴焊後之熔點與該模流導條114之熔點，模封時注膠壓力不會造成該晶片120與該模流導條114之位移並在模封時高溫下維持該模流導條114之形狀。
在該晶片120與該基板110覆晶接合之過程中，因該些凸塊121在非全佈或不對稱的狀態下，故在後續形成該模封膠體130的步驟中，利用該模流導條114的高度H高於該些接墊113與該防焊層112，有效導引該模封膠體130之模流，以填滿無接墊空白區域之空間與凸塊之間的空隙，在無凸塊佈置區域之模流速度因該些模流導條114之導引而達到上下與左右中間的模流平衡，使該模流間隙內無氣泡或氣洞產生。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
H．．．模流導條之高度
S．．．模流間隙
A．．．無接墊空白區域
10．．．模具
11．．．模流入口
100．．．非陣列凸塊之覆晶模封構造
110．．．基板
111．．．上表面
112．．．防焊層
113．．．接墊
113’．．．接墊
114．．．模流導條
120．．．晶片
121．．．凸塊
122．．．主動面
123．．．背面
124．．．銲墊
130．．．模封膠體
140．．．銲料
第1圖：依據本發明之一具體實施例的一種非陣列凸塊之覆晶模封構造之截面示意圖。
第2圖：依據本發明之一具體實施例的非陣列凸塊之覆晶模封構造中基板之立體示意圖。
第3圖：依據本發明之一變化實施例的非陣列凸塊之覆晶模封構造中基板之立體示意圖。
第4A至4D圖：依據本發明之一具體實施例的非陣列凸塊之覆晶模封構造於各步驟中元件之截面示意圖。
H．．．模流導條之高度
S．．．模流間隙
A．．．無接墊空白區域
100．．．非陣列凸塊之覆晶模封構造
110．．．基板
111．．．上表面
112．．．防焊層
113．．．接墊
114．．．模流導條
120．．．晶片
121．．．凸塊
122．．．主動面
123．．．背面
124．．．銲墊
130．．．模封膠體
140．．．銲料

Claims (8)

  1. 一種非陣列凸塊之覆晶模封構造，包含：一基板，係具有一覆蓋有一防焊層之上表面，該上表面係設有複數個顯露於該防焊層之接墊與至少一模流導條，其中該模流導條係設於該些接墊之間的無接墊空白區域並具有一超過該些接墊與該防焊層之高度而為突出狀；一晶片，係具有複數個非陣列配置之凸塊，該晶片係覆晶接合於該基板上，使該些凸塊接合於該些接墊，並且該晶片與該基板之間係形成有一模流間隙；以及一模封膠體，係形成於該基板之該上表面，以密封該晶片，並且該模封膠體係更填滿該模流間隙，以密封該些凸塊與該模流導條；其中該模流導條之設置數量係為複數個，該些凸塊邊緣至邊緣之間隙係小於相鄰模流導條之間的最小距離並且大於該模流導條至最鄰近凸塊邊緣之間隙。
  2. 根據申請專利範圍第1項所述之非陣列凸塊之覆晶模封構造，其中該模流導條係設置於該防焊層上，使該模流導條之突出高度大於該模流間隙之二分之一，但小於該模流間隙，以避免接觸至該晶片。
  3. 根據申請專利範圍第2項所述之非陣列凸塊之覆晶模封構造，另包含有複數個銲料，係焊接該些凸塊 與該些接墊。
  4. 根據申請專利範圍第3項所述之非陣列凸塊之覆晶模封構造，其中該些凸塊係為柱狀凸塊，以提供一供該些銲料焊接之平坦端面並避免該些銲料焊接到該些凸塊之柱側壁。
  5. 根據申請專利範圍第4項所述之非陣列凸塊之覆晶模封構造，其中該模流導條之高度係更超過該些銲料之高度。
  6. 根據申請專利範圍第1至5項之任一項所述之非陣列凸塊之覆晶模封構造，其中該些接墊為對稱配置，並且兩兩相鄰之模流導條係為相互平行。
  7. 根據申請專利範圍第1至5項之任一項所述之非陣列凸塊之覆晶模封構造，其中該些接墊為非對稱配置，並且兩兩相鄰之模流導條係為相互不平行。
  8. 根據申請專利範圍第1至5項之任一項所述之非陣列凸塊之覆晶模封構造，其中該模流導條在該上表面之形狀係為往尾端漸寬之細長條狀。
TW100110862A 2011-03-29 2011-03-29 非陣列凸塊之覆晶模封構造 TWI452660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100110862A TWI452660B (zh) 2011-03-29 2011-03-29 非陣列凸塊之覆晶模封構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100110862A TWI452660B (zh) 2011-03-29 2011-03-29 非陣列凸塊之覆晶模封構造

Publications (2)

Publication Number Publication Date
TW201240042A TW201240042A (en) 2012-10-01
TWI452660B true TWI452660B (zh) 2014-09-11

Family

ID=47599693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110862A TWI452660B (zh) 2011-03-29 2011-03-29 非陣列凸塊之覆晶模封構造

Country Status (1)

Country Link
TW (1) TWI452660B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559477B (zh) * 2014-06-03 2016-11-21 力成科技股份有限公司 縮短支撐柱之金屬柱銲接晶片連接結構
TWI567910B (zh) * 2015-05-19 2017-01-21 南茂科技股份有限公司 薄膜覆晶封裝體及薄膜封裝基板
JP7045052B2 (ja) * 2018-02-01 2022-03-31 ナミックス株式会社 半導体実装方法
GB2603216B (en) 2021-01-29 2024-06-05 Cirrus Logic Int Semiconductor Ltd A chip scale package
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845346A (en) * 2007-05-10 2008-11-16 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
TW201110252A (en) * 2009-06-11 2011-03-16 Qualcomm Inc Method for manufacturing tight pitch, flip chip integrated circuit packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845346A (en) * 2007-05-10 2008-11-16 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
TW201110252A (en) * 2009-06-11 2011-03-16 Qualcomm Inc Method for manufacturing tight pitch, flip chip integrated circuit packages

Also Published As

Publication number Publication date
TW201240042A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
JP5043743B2 (ja) 半導体装置の製造方法
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
US7579676B2 (en) Leadless leadframe implemented in a leadframe-based BGA package
JP2009520366A (ja) 積層型モールド成形パッケージ及び同パッケージの形成方法
JP2010251347A (ja) 半導体装置の製造方法
TWI452660B (zh) 非陣列凸塊之覆晶模封構造
CN102709259B (zh) 非数组凸块的覆晶模封构造与方法
WO2006035541A1 (ja) 半導体装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
JP2007042762A (ja) 半導体装置およびその実装体
US10361135B2 (en) Semiconductor package including landing pads extending at an oblique angle toward a through-hole in the package substrate
US8648455B2 (en) Semiconductor device and method of manufacturing the same
US20090017582A1 (en) Method for manufacturing semiconductor device
JP2012028513A (ja) 半導体装置及びその製造方法
JP3857574B2 (ja) 半導体装置及びその製造方法
JP5328837B2 (ja) 非アレイバンプのフリップチップモールドの構造体
JP2007189005A (ja) 半導体装置の実装構造
TWI613776B (zh) 散熱件及具有散熱件之晶片封裝
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
KR20120032764A (ko) 플립칩 패키지용 기판 및 이를 이용한 플립칩 패키지의 제조 방법
JP2007220740A (ja) 半導体装置及びその製造方法
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees