JP5328837B2 - 非アレイバンプのフリップチップモールドの構造体 - Google Patents

非アレイバンプのフリップチップモールドの構造体 Download PDF

Info

Publication number
JP5328837B2
JP5328837B2 JP2011112474A JP2011112474A JP5328837B2 JP 5328837 B2 JP5328837 B2 JP 5328837B2 JP 2011112474 A JP2011112474 A JP 2011112474A JP 2011112474 A JP2011112474 A JP 2011112474A JP 5328837 B2 JP5328837 B2 JP 5328837B2
Authority
JP
Japan
Prior art keywords
mold
chip
mold flow
flow guide
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011112474A
Other languages
English (en)
Other versions
JP2012243947A (ja
Inventor
守謙 徐
志明 柯
宏欣 徐
Original Assignee
力成科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股▲分▼有限公司 filed Critical 力成科技股▲分▼有限公司
Priority to JP2011112474A priority Critical patent/JP5328837B2/ja
Publication of JP2012243947A publication Critical patent/JP2012243947A/ja
Application granted granted Critical
Publication of JP5328837B2 publication Critical patent/JP5328837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の実装構造及び技術に関し、特に非アレイバンプのフリップチップモールドの構造体に関する。
目前の半導体産業において、フリップチップ実装技術は、実装面積の縮小と信号伝送ルートの短縮などの利点が有り、チップ実装領域に広く応用されている。チップを基板に全面的に結合させるため、早期にチップと基板との間に充填するアンダーフィル充填が広く普及しており、チップと基板との間の熱膨張係数による応力によるバンプ断裂の発生を防止し、環境(例えば湿気)の影響が無いようにチップと基板との間の界面を保護している。
従来、チップ側辺におけるアンダーフィル充填工程は、ディスペンス(dispense)方式及び毛管作用(capillary effect)による駆動力を利用して液体のアンダーフィル充填剤をチップと基板との間の間隙に浸透充填する。しかし、下記の欠点が有る。(1)充填緩慢であり、毛管作用の駆動力に基づいて充填時間は距離と略正比例し、アンダーフィル充填剤の温度に応じ充填時間は約数分〜十数分程度に達する。(2)アンダーフィル充填設備は回ごとに単一チップのみにディスペンスすることであり、同時に二個以上のチップにディスペンスする場合、多数のディスペンス設備を用意しなければならず、コストの増加につながる。なお、フリップチップ間隙に十分にアンダーフィル充填することができるものの、チップ背面では依然として露出している。
フリップチップ接合後にモールド工程の導入を試す場合、アンダーフィル充填剤の代わりにモールド封止材(epoxy molding compound,EMC)を採用し、トランスファーモールド(transfer mold)で液体モールド封止材(EMC)を金型のキャビティに注入し、二個以上のチップを同時密封することができ、上述アンダーフィル充填方式による充填緩慢とコスト増加の問題を改善し得る。しかし、モールド工程において、チップと基板との間の間隙に十分充填することはかなり困難であり、特にチップのバンプは非アレイ配置となる場合、バンプ無し空白区域におけるモールド流れ速度は比較的速く、硬化したモールド封止材(EMC)の内部にはボイドやエアートラップ(air trap)の残留問題が起き易くなる。たとえば従来のフリップチップのバンプはアレイ配置となる場合、フリップチップ間隙におけるモールド流れは依然としてバンプの存在によって干渉され、上下モールド流れのバランスが取れず、ボイドやエアートラップの残留問題が依然として起きるおそれがある。
また、チップの製造コストを下げるため、集積回路製造過程には再配線の製造を省略したり修正し、チップのバンプを非アレイ或は/又は非対称に配置させ、かつバンプ間のピッチを短くさせる。モールド流れ分析により、バンプ密集区でのモールド流れは明かに抵抗力を生じることで、フリップチップ間隙におけるモールド流れは、少なくとも2つの速度が有り一部早まったり一部遅れたり(lead-lag flow)する現象を発生し、早まりと遅れとの間の空気は早まった部分に覆われ閉塞されてエアートラップを形成する。ボイドやエアートラップを有する半導体製品の機械強度は弱くなり、かつボイドやエアートラップを有するモールド封止材(EMC)は、熱循環工程中にチップと基板との間に熱膨張を生じ易く亀裂現象が発生し、品質信頼度などの問題が起きる。
従って、本発明の主な目的は、非アレイバンプのフリップチップモールドの構造体を提供して、モールド工程において、モールド流れの導きと流速バランス取りが可能となって、モールド流れの間隙内にボイドやエアートラップの発生が無く、特に金属ポストを有するはんだのチップ接続(Metal Post Solder-Chip Connection,MPS-C2)構造の大量モールド実装に適用することである。
本発明のもう1つの目的は、非アレイバンプのフリップチップモールドの構造体を提供して、実装作業を速めることができ、フリップチップモールド構造内部のモールド封止材(EMC)にボイドやエアートラップを容易に発生させることなく、製品の機械強度を向上することである。
本発明は非アレイバンプのフリップチップモールド構造体を開示し、主に基板、チップ、及びモールド封止材(EMC)を含む。基板は、はんだマスク層に覆われる上表面を有し、はんだマスク層に露出する複数のパッドからなるパッド群と少なくとも1つのモールド流れガイドバーを上表面に設置する。ここで、モールド流れガイドバーは、パッド同士の間のパッド無し空白区域に設置され、かつパッドとはんだマスク層を越える高さを有して突起状に形成される。チップは非アレイ配置になる複数個のバンプからなるバンプ群を有し、かつ基板上にフリップチップ接合されることで、バンプ群をパッド群に接合させ、チップと基板との間にモールド流れ間隙を形成する。モールド封止材(EMC)は基板の上表面に形成されてチップを密封し、さらにモールド流れ間隙に十分充填されてバンプ群とモールド流れガイドバーを密封している
上述のフリップチップモールド構造体において、モールド流れガイドバーは、はんだマスク層の上に設置され、チップに接触することを避けるため、モールド流れガイドバーの突起高さをモールド流れ間隙の二分の一より大きく、かつ、モールド流れ間隙より小さくさせる。
上述のフリップチップモールド構造体において、バンプ群とパッド群とを接合するため、さらに複数のはんだ材を含む。
上述のフリップチップモールド構造体において、バンプ群は、ポスト状バンプ塊であり、はんだ材のはんだ接合平坦面を提供し、はんだ材は、バンプ群のポスト側壁にはんだ接合することを避ける。
上述のフリップチップモールド構造体において、モールド流れガイドバーの高さは、さらにはんだ材の高さより高くなる。
上述のフリップチップモールド構造体において、モールド流れガイドバーは複数個設置され、バンプ群の縁部から縁部までの間隙は隣接するモールド流れガイドバーの間の最小距離より小さくなり、かつモールド流れガイドバーから最も近いバンプの縁部までの間隙より大きくなる。
上述のフリップチップモールド構造体において、パッド群は対称配置になり、隣接するモールド流れガイドバーは相互に平行してもよい。
上述のフリップチップモールド構造体において、パッド群は非対称配置になり、隣接するモールド流れガイドバーは相互に平行しなくてもよい。
上述のフリップチップモールド構造体において、モールド流れガイドバーの上表面は尾部へ行く程広くなる細長形状であってもよい。
上述した技術により、本発明の非アレイバンプのフリップチップモールドの構造体は、下記の幾つかのメリットと効用を有する。
一、技術手段として、基板上表面のバンプ無し空白区域に突起状のモールド流れガイドバーを設置し、モールド流れガイドバーはパッドとはんだマスク層より高くなり、モールド工程において、モールド流れの導きと流速バランス取りが可能となって、モールド流れの間隙内にボイドやエアートラップの発生が無くなり、特に金属ポストを有するはんだ接合のチップ接続(MPS-C2)構造の大量モールド実装に適用することができる。
二、技術手段として、バンプ群の縁部から縁部までの間隙は隣接するモールド流れガイドバーの間の最小距離より小さくなり、かつモールド流れガイドバーから最も近いバンプの縁部までの間隙より大きくなり、モールドする時に隣接するモールド流れガイドバーの間のモールド封止材(EMC)はオーバーモールドのためモールド流れガイドバーを越え、バンプ同士の間にも充填することができる。
三、技術手段として、モールド流れガイドバーは上表面に位置し尾部へ行く程広くなる細長形状であり、モールド流れ入口はモールド流れ出口より大きくなるモールド流れ空間を隣接するモールド流れガイドバーの間に形成することで、隣接するモールド流れガイドバーの間のモールド流れを遅らせることができる。
本発明の一実施形態の非アレイバンプのフリップチップモールド構造体を示す断面図である。 本発明の一実施形態の非アレイバンプのフリップチップモールド構造体の基板を示す斜視図である。 本発明の一変形例の非アレイバンプのフリップチップモールド構造体の基板を示す斜視図である。 本発明の一実施形態の非アレイバンプのフリップチップモールド構造体における各ステップの素子を示す断面図である。 本発明の一実施形態の非アレイバンプのフリップチップモールド構造体における各ステップの素子を示す断面図である。 本発明の一実施形態の非アレイバンプのフリップチップモールド構造体における各ステップの素子を示す断面図である。 本発明の一実施形態の非アレイバンプのフリップチップモールド構造体における各ステップの素子を示す断面図である。
以下、添付された図面を参照して、本発明の実施形態について説明する。図面においては、本発明の基本構成や実施方法を示す概略図であり、本発明に係る要素と構成だけを示し、実際に実施する部材の個数、外形、寸法を一定の比率で記載するものではなく、説明の便宜及び明確性のために簡略または誇張されている。一方、実際に使われる個数、外形、寸法は様々な設計に応じ、部材の配置はより複雑になる可能性がある。
本発明の実施形態によれば、一種の非アレイバンプのフリップチップモールド構造体を例に挙げて図1の断面図と図2の基板立体図で説明する。該非アレイバンプのフリップチップモールド構造体100は主に基板110、チップ120とモールド封止材(EMC)130を含む。
基板110は、はんだマスク層112に覆われる上表面111を有し、はんだマスク層112に露出する複数個のパッド113と少なくとも1つのモールド流れガイドバー114を上表面111に設置する。図2に示すように、モールド流れガイドバー114はパッド113群の間のパッド無し空白区域Aに設置され、パッド無し空白区域Aの最小幅はパッド113群がパッド密集区における隣接ピッチより大きくなるべきである。モールド流れガイドバー114はパッド113群とはんだマスク層112を越える高さHを有して突起状に形成されている。
詳しく言えば、基板110は、基板ストリップ(strip)内におけるアレイ配列の単一ユニットであってよいし、空穴無し或は空穴率が20%以下の実体板塊であり、個別の基板ごとにダイシングした後に本実施形態のような基板を形成している。また、基板110は、印刷回路基板(printed circuit board, PCB)、セラッミク回路基板(ceramic wiring substrate)、フレキシブルフィルム(flexible film)或はチップ搭載用のマザーチップであってよいし、上表面111はチップ設置面となっている。はんだマスク層112は、いわゆるソルダマスク(solder mask)或はソルダレジスト(solder resist)であり、液体方式で基板の表面を塗布して基板110の表面に絶縁保護を提供するとともに、内部トレイスの露出による汚染で短絡することを防止する。また、はんだマスク層112は、低コストの絶縁性インクであり、主にエポキシと感光樹脂から構成され、稠密度の調整で形成厚みが制御可能である。ここで、はんだマスク層112は緑色に限らず、黒色、赤色、青色或は他任意の色でもよい。
モールド流れガイドバー114は、はんだマスク層112と同様な材質でもよく、パターン化多層塗布(patterned multi-layer coating)方式で形成される。パッド113は、導電金属材質、例えばAl、Cu、Al合金或はCu合金の中の任意の1つから形成され、基板の内部線路層部分に属し、表面ではNi−Auメッキ(図に示せず)となって基板回路の出力/入力接点として利用されている。パッド113群は、多列配置或は一部アレイ形態のようになり、すなわち非全面アレイ配置である。本実施形態において、図2に示すように、パッド113群は対称配置になり、隣接するモールド流れガイドバー114は相互に平行している。パッド113群は、基板110の周辺区域に位置し単列や多列の線形配列になり、基板110の中間区域にはパッド無し空白区域Aを形成している。
モールド流れガイドバー114は、パッド無し空白区域A内に設置され、細長形状になり、モールド流れ入口11からモールド流れ出口へ延びてモールド流れの導きと流速バランス取りで、モールド流れの間隙内にボイドやエアートラップの発生が無くなる。パッド無し空白区域Aの最小幅はパッド113群が密集区における相隣ピッチの数倍以上より大きくなる時に、モールド流れガイドバー114は複数個設置される。
また、図3に示すよう、一変形例では、パッド113’群は非対称配置になってよく、隣接するモールド流れガイドバー114の間に少なくとも1つのパッド113’を設置してもよく、パッド無し空白区域Aの形状は正方形、矩形など以外の不規則形になり、隣接するモールド流れガイドバー114は相互に平行しなくてもよく、すなわちパッド113’群の位置によりモールド流れガイドバー114の位置が調整され、そのようにしてモールド流れガイドバー114の導きと阻止を介してパッド無し空白区域におけるモールド流れのバランス取りができ、モールド流れの間隙内にボイドやエアートラップの発生が無くなる。モールド流れガイドバー114は、上表面111に位置し、尾部へ行く程広くなる細長形状であり、モールド流れ入口11はモールド流れ出口より大きくなるモールド流れ空間を隣接するモールド流れガイドバー114の間に形成することで、モールド流れを導いてモールド流れの間隙内でのボイドやエアートラップの発生可能位置に予め充填させる。
図1に示すように、チップ120は、非アレイ配置になる複数のバンプ121を有し、基板110の上にフリップチップ接合されることにより、バンプ121群はパッド113群と接合し、チップ120と基板110との間にモールド流れ間隙Sが形成されている。モールド流れガイドバー114は、はんだマスク層112の上に設置されるのが好ましく、かつモールド流れ間隙Sはモールド流れガイドバー114の突起高さHより大きくなるので、モールド流れガイドバー114の設置厚みを薄くすることで、最良な突起高さHに達する。例えば、多層はんだマスク層の組合せを採用してモールド流れガイドバー114を構成することができる。なお、このような高さはモールド流れの導き作用を発揮することのみであり、フリップチップ接合に影響することが無く、モールド流れを完全に阻止しない。本実施形態において、モールド流れガイドバー114の突起高さHは、モールド流れ間隙Sの二分の一に等しく或はより大きくさせるべきである。しかし、モールド流れ間隙Sに等しく或はより大きくすることはない。例えば、モールド流れ間隙Sは約25〜110μm、モールド流れガイドバー114の突起高さHは約10〜80μm、バンプ121群の高さは約20〜100μmである。
具体的に言えば、チップ120は、半導体材質であり、主動素子としての様々な微小型素子、例えば集積回路、MEMS(Micro-Electro-Mechanical-Systems)素子、光電素子などを含む。チップ120は、主動面122と主動面122に対向する背面123が有る。主動面122は、複数のボンディングパッド124を有し、集積回路や主動素子の設置表面になる。ボンディングパッド124群は、チップ120の主動面122に単列や多列に配列される。バンプ121群は、ボンディングパッド124群の上に非アレイ形態設置される。チップ120は、バンプ121群を利用して基板110にフリップチップ接合されることにより、チップ設置と電気接続の目的に達する。ボンディングパッド124群は、パッド113群と対応して設置される。本発明において、バンプ121群の非アレイ形態は再配線(redistribution layer,RDL)の製作を省略や簡略することができる。すなわち、バンプ121群は、再配線を介してチップ表面の均一分散に達することは必要ではなく、チップ120の主動面122の一ヶ所や何ヶ所に集中し、例えばチップ両側に集中する周辺バンプである。
本実施形態において、バンプ121群は、非リフローバンプであってもよく、メッキ(electroplating)やワイヤボンディング方式で形成され、単一金属材質であってもよく、例えばCuメッキ、Auメッキ、Agメッキ或はワイヤボンディングで形成した金線などが有る。或は複合金属であってもよく、例えばメッキで形成したNi−Au、Al−Sn或はCu−Ni−Auなどが有る。他の実施形態において、バンプ121群は、リフローバンプ(reflow bump)であってもよく、ボールアタッチ(ball attach)、ボールプレースメント(ball placement)、スクリーン印刷或はソルダジェット(solder jet)などを利用して形成される。
細かく言えば、図1に示すように、フリップチップモールド構造体100は、さらに複数個のはんだ材140を含み、例えばSn−Pbや無鉛はんだ剤(Sn96.5%−Ag3%−Cu0.5%)が有る。はんだ材140は、バンプ121群とパッド113群とのはんだ接合として用いられ、それにより、チップ120はモールド流れの圧力を受けて位置ずれすることが防止される。バンプ121群は、ポスト状バンプ塊であれば好ましく、はんだ材140のはんだ接合平坦面を提供する。はんだ材140は、バンプ121群のポスト側壁にはんだ接合することを避ける。バンプ121群は、微細ピッチの配置が可能であるため、金属ポストを有するはんだのチップ接続(Metal Post Solder-Chip Connection,MPS-C2)実装構造を構成することができる。
他の実施形態において、バンプ121群は、比較的大きいバンプピッチを有する場合、ワイヤボンディングで形成したスタッドバンプ(stud bump)やボールバンプであってもよい。本発明の非アレイバンプのフリップチップモールド構造体は、実装構成に限らず、金属ポストを有するはんだのチップ接続(MPS-C2)実装構造であれば好ましく、有効にモールド流れ間隙Sを制限することができ、すなわちモールド流れ間隙Sをバンプ121群の突起高さに等しく或はより略大きくさせ及びモールド流れガイドバー114の突起高さより大きくさせると制限することで、モールド流れガイドバー114はチップ120との接触を避け、バンプ121群のはんだ接合面積を有効に制限して隣接するバンプ121の間にはんだ材140によるブリッジ短絡を避ける。本実施形態において、モールド流れガイドバー114の突起高さHをさらにはんだ材140の高さより高くすることができ、モールド流れの導き作用を向上させることができる。
図1に示すように、モールド封止材(EMC)130は基板110の上表面111に形成されてチップ120を密封し、さらにモールド流れ間隙Sに十分充填されてバンプ121群とモールド流れガイドバー114を密封し、適当なパッケージ保護を提供して電気短絡とほこり汚染を防止する。具体的に言えば、モールド封止材(EMC)130は、エポキシモールド合成物(epoxy molding compound,EMC)であり、トランスファモールディング(transfer molding)方式で基板110の上表面111に覆われる。モールド工程において、モールド流れガイドバー114は、モールド流れの導きと流速バランス取りを行うことができ、モールド流れの間隙内にボイドやエアートラップの発生をさせない。本実施形態において、チップ120の上におけるモールド封止材(EMC)130の厚み(モールド封止材(EMC)130の外表面からチップ120の背面までの距離)はモールド流れ間隙Sより大きくならないので、上下モールド流れのバランス取りに達する。
従って、好ましい実施形態において、本発明のフリップチップ接合はバンプ以外のはんだ材を利用してはんだ接合し、強力なチップ固着性を有する利点を持つとともに、リフローによる球状バンプ現象が無くなり、非アレイバンプの微細ピッチ配置に好適である。はんだ材140は、印刷法、メッキ法或は粘着法を介してバンプ121群の上に形成され、後続のリフロー工程ではんだ材140を溶融して基板110のパッド113群に接合させ、電気接続と機械結合を形成する。
なお、モールド流れガイドバー114の設置数量は複数個であってもよく、バンプ121群の縁部から縁部までの間隙は隣接するモールド流れガイドバー114の間の最小距離より小さくなり、かつモールド流れガイドバー114から最も近いバンプ121の縁部までの間隙より大きくなり、モールドする時に隣接するモールド流れガイドバー114の間に充填したモールド封止材(EMC)130はオーバーモールドのためモールド流れガイドバー114を越え、バンプ121同士の間にも充填する。
図4A−4Dを参照しながら、本発明の上述した非アレイバンプのフリップチップモールド方法を説明する。
先ず、図4Aに示すように、上述基板110を提供し、該基板110は、基板ストリップのある単位であってもよく、はんだマスク層112に覆われる上表面111を有し、はんだマスク層112に露出する複数個のパッド113と少なくとも1つのモールド流れガイドバー114を上表面111に設置する。ここで、モールド流れガイドバー114は、パッド113同士の間のパッド無し空白区域Aに設置され、かつパッド113とはんだマスク層112の高さより高くなる高さを有し突起状に形成される。本ステップにおいて、基板110は、基板ストリップの複数個の基板単位の1つであってもよく、実装の後に個別の半導体パッケージに分割される。本発明の好ましい実施形態に開示したフリップチップモールド方法の図面では単一基板のみを示している。しかし、実際応用として本発明の各ステップは、基板ストリップ上の全ての基板に同時実施することができる。
次に、図4B−4Cに示すように、上述のチップ120を基板110の上にフリップチップ接合する。チップ120のバンプ121群は、パッド113群に接合され、かつチップ120と基板110との間にモールド流れ間隙Sを形成し、このモールド流れ間隙Sはモールド流れガイドバー114の突起高さHより大きくなる。上述のフリップチップ接合ステップにおいて、はんだ材140を利用してバンプ121群とパッド113群とをはんだ接合し、リフローする前にチップ120のバンプ121群とパッド113群とを位置合わせし、超音波接合、熱圧接合、或はこの2つ方法の組合せなどの方式を採用してチップ120のバンプ121群を基板110に電気接続させる。上述のフリップチップ接合ステップの後に、さらにはんだ材140内の揮発性物資を除去するため、リフローステップを含む。具体操作において、リフロー温度約217℃以上、最高温度約245℃に達すればはんだ接合の濡れ性が生じ、バンプ121群は、変形現象を避けるため上述のリフロー温度より高い金属融点を具備しなければいけない。
最後に、図4C−4Dに示すように、基板110の上表面111に上述のモールド封止材(EMC)130を形成してチップ120を密封し、このモールド封止材(EMC)130は、さらにモールド流れ間隙に十分充填されてバンプ121群とモールド流れガイドバー114を密封する。具体的に言えば、モールド封止材(EMC)130は、金型10を利用してトランスファモールディング(transfer molding)或は圧着モールディングとも呼ばれる技術で形成される。基板110とチップ120とを金型10に形成したキャビティに置いた後、適当な温度上昇条件と封止材注入圧力を維持することを考慮し、溶融モールド封止材(EMC)130をキャビティに注入してチップ120とバンプ121群を密封して保護する。次に、適当なベーキングにより硬化成形を得る。リフローステップの加熱温度は、上述のモールド封止材(EMC)130成形ステップのモールド温度より高くなり及びモールド流れガイドバー114の融点より低くなれば好ましい。この結果、モールド温度を、リフローしたはんだ材140の融点とモールド流れガイドバー114の融点より低くさせることができ、モールドする時の封止材注入圧力はチップ120とモールド流れガイドバー114との位置ズレを起こすことが無く、かつモールドする時の高温でモールド流れガイドバー114の形状を維持することができる。
チップ120と基板110とのフリップチップ接合工程において、バンプ121群は非全体や非対称に配置されるため、後続のモールド封止材(EMC)130形成ステップにおいて、モールド流れガイドバー114の突起高さHはパッド113群とはんだマスク層112との高さより高くなることを利用し、モールド封止材(EMC)130の流れを有効に導き、パッド無し空白区域の空間とバンプ同士の間隙に十分充填できるので、パッド無し空白区域のモールド流れ速度はモールド流れガイドバー114の導きにより上下と左右中間のバランス取りに達し、モールド流れの間隙内にボイドやエアートラップの発生が無くなる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどのような変更や修正も本発明の保護範囲に属する。
10 ・・・・・金型
11 ・・・・・モールド流れ入口
100 ・・・・非アレイバンプのフリップチップモールド構造体
110 ・・・・基板
111 ・・・・上表面
112 ・・・・はんだマスク層
113 ・・・・パッド
113’ ・・・パッド
114 ・・・・モールド流れガイドバー
120 ・・・・チップ
121 ・・・・バンプ
122 ・・・・主動面
123 ・・・・背面
124 ・・・・ボンディングパッド
130 ・・・・モールド封止材(EMC)
140 ・・・・はんだ材
H ・・・・・・モールド流れガイドバーの突起高さ
S ・・・・・・モールド流れ間隙
A ・・・・・・パッド無し空白区域

Claims (8)

  1. 基板、チップ及びモールド封止材を備え、
    前記基板は、はんだマスク層に覆われる上表面を有し、前記はんだマスク層に露出する複数個のパッドからなるパッド群と少なくとも1つのモールド流れガイドバーを上表面に設置し、
    前記モールド流れガイドバーは、パッド同士の間のパッド無し空白区域に設置されかつ前記パッド群と前記はんだマスク層を越える高さを有して突起状に形成され、
    前記チップは、非アレイ配置になる複数個のバンプからなるバンプ群を有し、前記基板上にフリップチップ接合されることで前記バンプ群を前記パッド群に接合させ、前記チップと前記基板との間にモールド流れ間隙を形成し、
    前記モールド封止材は、前記基板の上表面に形成されて前記チップを密封し、さらに前記モールド流れ間隙に十分充填されて前記バンプ群と前記モールド流れガイドバーを密封し、
    前記モールド流れガイドバーは複数個設置され、
    前記バンプ群の縁部から縁部までの間隙は、隣接する前記モールド流れガイドバーの間の最小距離より小さくなり、かつ前記モールド流れガイドバーから最も近い前記バンプの縁部までの間隙より大きくなることを特徴とする非アレイバンプのフリップチップモールド構造体。
  2. 前記モールド流れガイドバーは、前記はんだマスク層の上に設置され、前記チップに接触することを避けるため、前記モールド流れガイドバーの突起高さを前記モールド流れ間隙の二分の一より大きく、かつ、前記モールド流れ間隙より小さくさせることを特徴とする請求項1記載の非アレイバンプのフリップチップモールド構造体。
  3. 前記バンプ群を前記パッド群に接合させるため、さらに複数個のはんだ材を備えることを特徴とする請求項2記載の非アレイバンプのフリップチップモールド構造体。
  4. 前記バンプ群は、ポスト状バンプ塊であり、前記はんだ材のはんだ接合平坦面を提供し、
    前記はんだ材は、前記バンプ群のポスト側壁にはんだ接合することを避けることを特徴とする請求項3記載の非アレイバンプのフリップチップモールド構造体。
  5. 前記モールド流れガイドバーの高さは、さらに前記はんだ材の高さより高くなることを特徴とする請求項4記載の非アレイバンプのフリップチップモールド構造体。
  6. 前記パッド群は対称配置になり、
    隣接する前記モールド流れガイドバーは相互に平行することを特徴とする請求項1〜5のいずれか一項に記載の非アレイバンプのフリップチップモールド構造体。
  7. 前記パッド群は非対称配置になり、
    隣接する前記モールド流れガイドバーは相互に平行しないことを特徴とする請求項1〜5のいずれか一項に記載の非アレイバンプのフリップチップモールド構造体。
  8. 前記モールド流れガイドバーの上表面は、尾部へ行く程広くなる細長形状であることを特徴とする請求項1〜のいずれか一項に記載の非アレイバンプのフリップチップモールド構造体。
JP2011112474A 2011-05-19 2011-05-19 非アレイバンプのフリップチップモールドの構造体 Expired - Fee Related JP5328837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011112474A JP5328837B2 (ja) 2011-05-19 2011-05-19 非アレイバンプのフリップチップモールドの構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011112474A JP5328837B2 (ja) 2011-05-19 2011-05-19 非アレイバンプのフリップチップモールドの構造体

Publications (2)

Publication Number Publication Date
JP2012243947A JP2012243947A (ja) 2012-12-10
JP5328837B2 true JP5328837B2 (ja) 2013-10-30

Family

ID=47465322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011112474A Expired - Fee Related JP5328837B2 (ja) 2011-05-19 2011-05-19 非アレイバンプのフリップチップモールドの構造体

Country Status (1)

Country Link
JP (1) JP5328837B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150005290A (ko) * 2013-07-05 2015-01-14 삼성전기주식회사 Emc 플로우를 개선한 몰드
CN110383440A (zh) * 2017-02-17 2019-10-25 索尼半导体解决方案公司 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294897A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2000294600A (ja) * 1999-04-06 2000-10-20 Fujitsu Ltd 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置
JP2001223241A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 半導体実装構造
JP4973016B2 (ja) * 2006-06-07 2012-07-11 富士通株式会社 半導体装置およびその製造方法
JP4986523B2 (ja) * 2006-07-20 2012-07-25 三洋電機株式会社 半導体装置およびその製造方法
JP4861907B2 (ja) * 2007-06-18 2012-01-25 アルプス電気株式会社 半導体モジュールの製造方法及び半導体モジュール

Also Published As

Publication number Publication date
JP2012243947A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
TWI529851B (zh) Manufacturing method of semiconductor device
JP4740765B2 (ja) 半導体装置及びその製造方法
US9698072B2 (en) Low-stress dual underfill packaging
CN102709259B (zh) 非数组凸块的覆晶模封构造与方法
TWI452660B (zh) 非陣列凸塊之覆晶模封構造
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP2000323624A (ja) 半導体装置およびその製造方法
US20110291244A1 (en) Semiconductor device and method of manufacturing the same
KR100871710B1 (ko) 플립 칩 패키지 및 그 패키지 제조방법
JP7189672B2 (ja) 半導体装置及びその製造方法
JP5328837B2 (ja) 非アレイバンプのフリップチップモールドの構造体
JP2012028513A (ja) 半導体装置及びその製造方法
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP3857574B2 (ja) 半導体装置及びその製造方法
JP3997903B2 (ja) 回路基板および半導体装置
JP2007294560A (ja) 半導体装置およびその製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2006310477A (ja) 半導体装置及びその製造方法
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
US20160064356A1 (en) Semiconductor device package with organic interposer
KR20090071681A (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
CN215896372U (zh) 一种设置有基板绿油的封装结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees