JP5328837B2 - 非アレイバンプのフリップチップモールドの構造体 - Google Patents
非アレイバンプのフリップチップモールドの構造体 Download PDFInfo
- Publication number
- JP5328837B2 JP5328837B2 JP2011112474A JP2011112474A JP5328837B2 JP 5328837 B2 JP5328837 B2 JP 5328837B2 JP 2011112474 A JP2011112474 A JP 2011112474A JP 2011112474 A JP2011112474 A JP 2011112474A JP 5328837 B2 JP5328837 B2 JP 5328837B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- chip
- mold flow
- flow guide
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
上述のフリップチップモールド構造体において、バンプ群とパッド群とを接合するため、さらに複数のはんだ材を含む。
上述のフリップチップモールド構造体において、バンプ群は、ポスト状バンプ塊であり、はんだ材のはんだ接合平坦面を提供し、はんだ材は、バンプ群のポスト側壁にはんだ接合することを避ける。
上述のフリップチップモールド構造体において、モールド流れガイドバーは複数個設置され、バンプ群の縁部から縁部までの間隙は隣接するモールド流れガイドバーの間の最小距離より小さくなり、かつモールド流れガイドバーから最も近いバンプの縁部までの間隙より大きくなる。
上述のフリップチップモールド構造体において、パッド群は対称配置になり、隣接するモールド流れガイドバーは相互に平行してもよい。
上述のフリップチップモールド構造体において、モールド流れガイドバーの上表面は尾部へ行く程広くなる細長形状であってもよい。
上述した技術により、本発明の非アレイバンプのフリップチップモールドの構造体は、下記の幾つかのメリットと効用を有する。
先ず、図4Aに示すように、上述基板110を提供し、該基板110は、基板ストリップのある単位であってもよく、はんだマスク層112に覆われる上表面111を有し、はんだマスク層112に露出する複数個のパッド113と少なくとも1つのモールド流れガイドバー114を上表面111に設置する。ここで、モールド流れガイドバー114は、パッド113同士の間のパッド無し空白区域Aに設置され、かつパッド113とはんだマスク層112の高さより高くなる高さを有し突起状に形成される。本ステップにおいて、基板110は、基板ストリップの複数個の基板単位の1つであってもよく、実装の後に個別の半導体パッケージに分割される。本発明の好ましい実施形態に開示したフリップチップモールド方法の図面では単一基板のみを示している。しかし、実際応用として本発明の各ステップは、基板ストリップ上の全ての基板に同時実施することができる。
11 ・・・・・モールド流れ入口
100 ・・・・非アレイバンプのフリップチップモールド構造体
110 ・・・・基板
111 ・・・・上表面
112 ・・・・はんだマスク層
113 ・・・・パッド
113’ ・・・パッド
114 ・・・・モールド流れガイドバー
120 ・・・・チップ
121 ・・・・バンプ
122 ・・・・主動面
123 ・・・・背面
124 ・・・・ボンディングパッド
130 ・・・・モールド封止材(EMC)
140 ・・・・はんだ材
H ・・・・・・モールド流れガイドバーの突起高さ
S ・・・・・・モールド流れ間隙
A ・・・・・・パッド無し空白区域
Claims (8)
- 基板、チップ及びモールド封止材を備え、
前記基板は、はんだマスク層に覆われる上表面を有し、前記はんだマスク層に露出する複数個のパッドからなるパッド群と少なくとも1つのモールド流れガイドバーを上表面に設置し、
前記モールド流れガイドバーは、パッド同士の間のパッド無し空白区域に設置されかつ前記パッド群と前記はんだマスク層を越える高さを有して突起状に形成され、
前記チップは、非アレイ配置になる複数個のバンプからなるバンプ群を有し、前記基板上にフリップチップ接合されることで前記バンプ群を前記パッド群に接合させ、前記チップと前記基板との間にモールド流れ間隙を形成し、
前記モールド封止材は、前記基板の上表面に形成されて前記チップを密封し、さらに前記モールド流れ間隙に十分充填されて前記バンプ群と前記モールド流れガイドバーを密封し、
前記モールド流れガイドバーは複数個設置され、
前記バンプ群の縁部から縁部までの間隙は、隣接する前記モールド流れガイドバーの間の最小距離より小さくなり、かつ前記モールド流れガイドバーから最も近い前記バンプの縁部までの間隙より大きくなることを特徴とする非アレイバンプのフリップチップモールド構造体。 - 前記モールド流れガイドバーは、前記はんだマスク層の上に設置され、前記チップに接触することを避けるため、前記モールド流れガイドバーの突起高さを前記モールド流れ間隙の二分の一より大きく、かつ、前記モールド流れ間隙より小さくさせることを特徴とする請求項1記載の非アレイバンプのフリップチップモールド構造体。
- 前記バンプ群を前記パッド群に接合させるため、さらに複数個のはんだ材を備えることを特徴とする請求項2記載の非アレイバンプのフリップチップモールド構造体。
- 前記バンプ群は、ポスト状バンプ塊であり、前記はんだ材のはんだ接合平坦面を提供し、
前記はんだ材は、前記バンプ群のポスト側壁にはんだ接合することを避けることを特徴とする請求項3記載の非アレイバンプのフリップチップモールド構造体。 - 前記モールド流れガイドバーの高さは、さらに前記はんだ材の高さより高くなることを特徴とする請求項4記載の非アレイバンプのフリップチップモールド構造体。
- 前記パッド群は対称配置になり、
隣接する前記モールド流れガイドバーは相互に平行することを特徴とする請求項1〜5のいずれか一項に記載の非アレイバンプのフリップチップモールド構造体。 - 前記パッド群は非対称配置になり、
隣接する前記モールド流れガイドバーは相互に平行しないことを特徴とする請求項1〜5のいずれか一項に記載の非アレイバンプのフリップチップモールド構造体。 - 前記モールド流れガイドバーの上表面は、尾部へ行く程広くなる細長形状であることを特徴とする請求項1〜5のいずれか一項に記載の非アレイバンプのフリップチップモールド構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112474A JP5328837B2 (ja) | 2011-05-19 | 2011-05-19 | 非アレイバンプのフリップチップモールドの構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112474A JP5328837B2 (ja) | 2011-05-19 | 2011-05-19 | 非アレイバンプのフリップチップモールドの構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243947A JP2012243947A (ja) | 2012-12-10 |
JP5328837B2 true JP5328837B2 (ja) | 2013-10-30 |
Family
ID=47465322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112474A Expired - Fee Related JP5328837B2 (ja) | 2011-05-19 | 2011-05-19 | 非アレイバンプのフリップチップモールドの構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5328837B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150005290A (ko) * | 2013-07-05 | 2015-01-14 | 삼성전기주식회사 | Emc 플로우를 개선한 몰드 |
CN110383440A (zh) * | 2017-02-17 | 2019-10-25 | 索尼半导体解决方案公司 | 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294897A (ja) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | 回路基板ならびにそれを用いた表示装置および電子機器 |
JP2000294600A (ja) * | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置 |
JP2001223241A (ja) * | 2000-02-07 | 2001-08-17 | Hitachi Ltd | 半導体実装構造 |
JP4973016B2 (ja) * | 2006-06-07 | 2012-07-11 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP4986523B2 (ja) * | 2006-07-20 | 2012-07-25 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
JP4861907B2 (ja) * | 2007-06-18 | 2012-01-25 | アルプス電気株式会社 | 半導体モジュールの製造方法及び半導体モジュール |
-
2011
- 2011-05-19 JP JP2011112474A patent/JP5328837B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012243947A (ja) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103715150B (zh) | 芯片帽及戴有芯片帽的倒装芯片封装 | |
TWI529851B (zh) | Manufacturing method of semiconductor device | |
JP4740765B2 (ja) | 半導体装置及びその製造方法 | |
US9698072B2 (en) | Low-stress dual underfill packaging | |
CN102709259B (zh) | 非数组凸块的覆晶模封构造与方法 | |
TWI452660B (zh) | 非陣列凸塊之覆晶模封構造 | |
JP2011166081A (ja) | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 | |
US8889483B2 (en) | Method of manufacturing semiconductor device including filling gap between substrates with mold resin | |
JP2000323624A (ja) | 半導体装置およびその製造方法 | |
US20110291244A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100871710B1 (ko) | 플립 칩 패키지 및 그 패키지 제조방법 | |
JP7189672B2 (ja) | 半導体装置及びその製造方法 | |
JP5328837B2 (ja) | 非アレイバンプのフリップチップモールドの構造体 | |
JP2012028513A (ja) | 半導体装置及びその製造方法 | |
JP4942420B2 (ja) | フリップチップボンデッドパッケージ | |
JP3857574B2 (ja) | 半導体装置及びその製造方法 | |
JP3997903B2 (ja) | 回路基板および半導体装置 | |
JP2007294560A (ja) | 半導体装置およびその製造方法 | |
JP2010147225A (ja) | 半導体装置及びその製造方法 | |
JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
JP2006310477A (ja) | 半導体装置及びその製造方法 | |
JP5400116B2 (ja) | フリップチップキャリア、及びこれを用いた半導体実装方法 | |
US20160064356A1 (en) | Semiconductor device package with organic interposer | |
KR20090071681A (ko) | 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법 | |
CN215896372U (zh) | 一种设置有基板绿油的封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130610 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |