JP2000294600A - 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置 - Google Patents

回路基板への半導体装置の実装方法および実装構造ならびに半導体装置

Info

Publication number
JP2000294600A
JP2000294600A JP9931499A JP9931499A JP2000294600A JP 2000294600 A JP2000294600 A JP 2000294600A JP 9931499 A JP9931499 A JP 9931499A JP 9931499 A JP9931499 A JP 9931499A JP 2000294600 A JP2000294600 A JP 2000294600A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
bga
adhesive
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9931499A
Other languages
English (en)
Inventor
Hitoshi Kaneko
等 金子
Hiromi Kikuchi
広実 菊地
Kazuhiko Ota
和彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9931499A priority Critical patent/JP2000294600A/ja
Publication of JP2000294600A publication Critical patent/JP2000294600A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路基板に半田付け接続された半導体装置の
パッケージ面と回路基板との対向間を接着させる接着剤
を対向間へ効果的に流入させる。 【解決手段】 回路基板面に配列形成された半導体装
置のBGA端子接続用パターンの隣接するパターン間を
一端から他端側へ絶縁材で形成された線状の仕切り区画
8を回路基板面に並列形成してなる回路基板11と、B
GA端子3がパッケージ2面に形成された半導体装置1
と、からなり、半導体装置のBGA端子が回路基板のパ
ターンそれぞれに半田付け接続されるとともに回路基板
と半導体装置のパッケージ面間に接着剤6が流入接着さ
れてなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板への半導
体装置の実装方法および実装構造ならびに半導体装置に
関する。本明細書においては、プリント配線板などの回
路基板の回路パターンへ半導体装置や電子部品などを半
田付け接続させること、さらには、接着剤により接着固
定させることを実装と称する。
【0002】電子・通信装置などの分野においては、小
型化と高密度実装化が推進されているが、局舎などの屋
内設置または屋外において防水筐体内に設置運用される
ものは振動や衝撃を受ける程度が一定の試験条件を満た
していることにより、装置としての運用基準が認められ
る。
【0003】しかしながら、移動しながら運用される装
置にあっては車などの振動や衝撃、とりわけ人手によっ
て携帯され運用される端末装置などにあっては携行中、
障害物や他の物体に当たったり、机上などに載置する際
の不注意な衝撃、さらには、どうかするはずみに取り落
としたりする、などによる不測の衝撃を受けることがあ
る。
【0004】携帯状態で使用される装置は、上記したよ
うな衝撃に対してもケースや操作部品および内部回路が
動作運用に耐えるように考慮し対応させているが、微小
な電子部品などはその半田付け強度によって十分である
ものの、比較的に大型な電子部品であるSMT型のBG
A型半導体装置などについては、半田付けのみでは、半
田付け接続部分にひび(クラック)などの接続不良が生
じることから、種々な対応策が図られている。
【0005】このようなことから、携帯状態で使用され
る装置には、各種の情報処理装置としての端末装置や、
無線通信装置、携帯型電話機、などがあり本発明はこれ
らの装置に適用される。
【0006】BGA(Ball Grid Arra
i)型のLSIであるところの半導体装置は、他のSM
D型の部品に比して接続用のリード端子などが周囲に張
り出さないことから、回路基板上に占める実装スペース
が少なく、それだけ高密度実装が可能なものである。
【0007】図11にBGA型の半導体装置1を拡大し
た外観図に示す。図11の図(a)は側面図、図(b)
は裏面図、であり、内部にLSI回路を内蔵する合成樹
脂などでなるパッケージ2の裏面側には、半田ボールで
なるBGA端子3が所定間隔の格子状に配列形成されて
いる。これらの大きさや間隔、数量などは規模や種類に
応じてそれぞれ異なる。
【0008】図12に、このBGA端子3の大きさや位
置、寸法関係について図示ならびに表示する。下方の表
には代表的なBGA型の半導体装置について3種類
(1)(2)(3)を例示してあるが、BGA端子3を
便宜上ボールと略称してある。
【0009】図12の図(a)は、図11に示した側面
図と対応させたBGA型の半導体装置1の要部拡大の側
面図であり、図(b)は回路基板4に半田付け実装させ
た状態の側面図である。なお、表中のXはパッケージ2
の紙面方向の長さであるが、Yは紙面と直交方向のパッ
ケージ2の長さである。
【0010】BGA端子(ボール)3は、図(a)によ
るとパッケージ2側の図示されない回路接続用パターン
に半田付け接続されることにより、そのパッケージ面側
は球状ではなく平坦で、その分ボール径Dに対してh1
と低くなっている。
【0011】また、図(b)によると回路基板4側の図
示していない回路接続用パターンに半田付け接続される
ことにより、同様に回路基板4側は球状でなくなり平坦
で、その分h1よりも低いh2となる。
【0012】このように、BGA型の半導体装置1を回
路基板4に半田付け実装させることについて、図13を
参照して説明する。図13の図(a)は回路基板4の要
部側面図であり、回路基板4の面にはBGA端子3に対
応した位置に図示していない回路接続用のパターンが形
成されており、このパターン上にそれぞれペースト状の
半田、すなわち、半田ペースト5が印刷法などによって
塗布形成される。
【0013】この回路基板4上にBGA型の半導体装置
1がロボットハンドなどによって運ばれ、正確な位置決
め手段で位置合わせされて図(b)に図示される状態に
載置搭載される。
【0014】もちろん、図示していない他の電子回路部
品なども、それぞれの搭載位置に付与されたペースト半
田上に載置され、この状態で回路基板4が半田付け用炉
中に移動搬入される。半田の溶融温度に設定された炉中
に所定時間維持された後に、搬出され、室温にまで冷却
される過程で溶融された半田は回路基板4の回路接続用
パターンと接続されて固化される。この状態が図(c)
に示される。すなわち、図12の図(b)に示される状
態でもある。
【0015】このようにして回路基板4上に搭載実装さ
れた半導体装置1には、既述したように、携帯型の通信
装置でもある端末装置などにおいての不測の高い衝撃に
耐えるような対応策として、図(d)に示されるような
手段が採用される。
【0016】すなわち、パッケージ2と回路基板4との
対向面間に接着剤6を、一種の毛管現象によって流入さ
せるとともに、硬化処理させることにより両面間が接着
固定され、確実な補強対策が講じられる。このような対
策手段は接着剤によるアンダフィルとも称されているこ
とである。
【0017】
【従来の技術】以上のようにして半田付け実装されたB
GA型の半導体装置1のパッケージ2と回路基板4の対
向間の間隔は、図12の符号h2として示されるよう
に、きわめて狭く、その割には対向間の面積が広いこと
にもとづいて、全面に流入浸透することは期待通りにな
らない。
【0018】図14は、図(a)に示されるよう半田付
け実装ならびに接着固定された半導体装置1を回路基板
4から強制的に破断状態に剥離した状態を図(b)の裏
面図に示してある。なお、図(a)ではBGA端子3が
接着剤6で覆われるのであるが、位置を明確に理解し得
るような都合により実線で示してある。
【0019】接着剤6を、半導体装置1のパッケージ2
の並行する両端2方向の周囲から流入させたものである
が、BGA端子3が障害となることと、平面方向へ拡が
ることにより、他の2方向の周囲にも沿って流れ込む結
果、接着剤6は斜線に示される範囲周囲4方向を取り囲
むように流れ拡がり、大部分を占める中央部分に空気溜
まりが生じてしまいこの部分が接着されないこととなっ
た。
【0020】このようなことが判明したことから回路基
板4の実装領域の中央部に貫通孔を設け、空気の逃げ孔
とすることより空気溜まりの部分を相当に縮小し得るよ
うにすることができた。
【0021】
【発明が解決しようとする課題】上記従来の手段による
と、パッケージ2と回路基板4との対向間全面に接着剤
6を一様に流入させたいのであるが、不規則に流入する
ことと、内部に広範囲な空気溜まり部分が生じて浸透す
べき流入が阻害される。
【0022】中央部に空気を逃がすための貫通孔を設け
ることは好結果が得られるが、多層にして高密度な回路
構造の回路基板4の構成に悪影響をおよぼすことから避
けたいことである。たとえ貫通孔を設けたとしても貫通
孔が接着剤6によって塞がれると空気溜まりが生じるこ
とになる。
【0023】流入された接着剤6の流入状態を確認ない
しは推定することは、X線による透視では検出し得ず、
半導体装置1を回路基板4から剥離する以外に現状では
不可能なことから、実際的ではない。
【0024】パッケージ2の周囲から接着剤6を供給す
る際に、周辺のSMD部品との間に所定間隔の距離を設
けているが、それでも、上記のようなことから接着剤6
がそれらの部品側周辺に流出することがあり、パッケー
ジ2の面内へ有効に流入されない。
【0025】本発明は上記のような従来の種々の問題点
にかんがみて、回路基板に半田付け接続された半導体装
置のパッケージ面と回路基板との対向間を接着させる接
着剤を、対向間へ効果的に流入させることが確実な、回
路基板への半導体装置の実装方法および実装構造ならび
に半導体装置、の提供を発明の課題とするものである。
【0026】
【課題を解決するための手段】上記課題を解決させるた
めの本発明構成要旨とするところの、第1の手段は、回
路基板面に配列形成された半導体装置のBGA端子接続
用パターンの隣接するパターン間を一端から他端側へ絶
縁材でなる線状の仕切り区画を回路基板面に並列形成
し、このパターンに半導体装置のBGA端子を半田付け
接続した状態で回路基板面の仕切り区画列の一端または
両端から接着剤を流入させ、回路基板面と半導体装置の
パッケージ面とを接着させる回路基板への半導体装置の
実装方法である。
【0027】この第1の手段によると、回路基板面のパ
ターンに半田付け接続された半導体装置のパッケージ面
間に流入された接着剤は、線状の仕切り区画に沿って案
内されるようにして側方へ拡がることなく効果的に流入
浸透することとなる結果、従来のような空気溜まりを生
じることがなくなる。
【0028】パッケージの一端から流入された接着剤は
他方の端部に流出することになり,確認が容易に行なえ
る。両端から同時に流入される場合には中央部で合流す
るようになり、その分流入の時間が短縮される。
【0029】本発明構成要旨の第2の手段は、回路基板
面に配列形成された半導体装置のBGA端子接続用パタ
ーンの隣接するパターン間を一端から他端側へ絶縁材で
形成された線状の仕切り区画を回路基板面に並列形成し
てなる回路基板と、BGA端子がパッケージ面に形成さ
れた半導体装置と、からなり、半導体装置のBGA端子
が回路基板のパターンそれぞれに半田付け接続され回路
基板と半導体装置のパッケージ面間に接着剤が流入接着
されてなる回路基板への半導体装置の実装構造である。
【0030】この第2の手段によると、回路基板面にB
GA端子間に沿った線状の仕切り区画が形成されている
ことから、パッケージ面との対向間に流入された接着剤
が仕切り区画に沿って流入することで平均して全面に行
き渡り、確実な接着強度が保証され、不測の衝撃などに
対してもBGA端子の半田付け接続が破断したり剥離し
たりするなどの不都合が防止され、高い信頼性が確保さ
れる。
【0031】本発明構成要旨の第3の手段は、回路基板
面に配列形成された半導体装置のBGA端子接続用パタ
ーンの隣接するパターン間を一端から他端側へ絶縁材で
形成された線状の仕切り区画ならびに仕切り区画の端部
に仕切り区画とは直交方向に形成された線状の区画の形
成された回路基板と、BGA端子がパッケージ面に形成
された半導体装置と、からなり、半導体装置のBGA端
子が回路基板のパターンそれぞれに半田付け接続され回
路基板と半導体装置のパッケージ面間に接着剤が流入接
着されてなる回路基板への半導体装置の実装構造であ
る。
【0032】この第3の手段によると、BGA端子間を
区画する仕切り区画の端部に直交方向の線状の区画を形
成させたことにより、この直交方向の区画によってパッ
ケージの端部に供給される接着剤が有効にパッケージ面
と回路基板面の対向面内の方向へ流入され、外部方向へ
流出することが防止されるので、周囲の回路基板上に実
装されている部品などが接着剤で覆われることがなくな
る。
【0033】この直交方向の区画を仕切り区画の両端に
設けることは、流入された接着剤が他端側に流出される
に際してせきとめるといった格別な作用効果を奏する
し、接着剤をパッケージの両側から流入させるにも好都
合なものとなる。
【0034】本発明構成要旨の第4の手段は、BGA端
子の隣接間を一端から他端側へ絶縁材でなる線状の仕切
り区画を半導体装置のパッケージ面に並列形成し、回路
基板面に配列形成された半導体装置のBGA端子接続用
パターンに半導体装置のBGA端子を半田付け接続した
状態で仕切り区画の一端または両端から接着剤を流入さ
せ、回路基板面と半導体装置のパッケージ面とを接着さ
せる回路基板への半導体装置の実装方法である。
【0035】この第4の手段によると、回路基板面のパ
ターンに半田付け実装された半導体装置のパッケージ面
間に流入された接着剤は、パッケージ面の線状の仕切り
区画に沿って案内されるようにして側方へ拡がることな
く効果的に流入浸透する。
【0036】パッケージの一端から流入される接着剤は
他方の端部に流出することになり、確認が容易に行なえ
るし、両端から流入される場合には中央部で合流するよ
うになり、その分流入時間が短縮される。
【0037】本発明構成要旨の第5の手段は、回路基板
面に半導体装置のBGA端子接続用パターンが配列形成
された回路基板と、BGA端子の隣接間を一端から他端
へ絶縁材でなる線状の仕切り区画がパッケージ面に並列
形成された半導体装置と、からなり、半導体装置のBG
A端子が回路基板のパターンそれぞれに半田付け接続さ
れ、回路基板と半導体装置のパッケージ面間に接着剤が
流入接着されてなる回路基板への半導体装置の実装構造
である。
【0038】この第5の手段によると、パッケージ面に
BGA端子間に沿った線状の仕切り区画が形成されてい
ることから、回路基板面との対向間に流入された接着剤
が線状の仕切り区画に沿いながら平均して全面に行き渡
り、確実な接着強度が保証され、不測の衝撃などに対し
てもBGA端子の半田付け接続が破断されたり剥離した
りするなどの不都合が防止され、高い信頼性が確保され
る。
【0039】本発明構成要旨の第6の手段は、BGA端
子の隣接間を一端から他端側へ絶縁材でなる線状の仕切
り区画を半導体装置のパッケージ面に並列形成した半導
体装置である。
【0040】この第6の手段によると、回路基板への半
田付け接続にともなう接着剤流入のための仕切り区画を
半導体装置のパッケージ面に形成しておくことにより、
実装ならびに取り扱い性が良好に行なえるものとなる。
【0041】
【発明の実施の形態】以下、本発明について、構成要旨
にもとづいた実施の形態につき、図を参照しながら具体
的詳細に説明する。なお、全図を通じて理解を容易とす
るために同様箇所には、同一符号を付して示すものとす
る。
【0042】図1は、本発明第1の一実施の形態である
ところの回路基板面に形成させた線状の仕切り区画の平
面図である。回路基板11はこの形態の場合、普通に使
用される多層構造のプリント配線板である。
【0043】この回路基板11の面には図示のように、
BGA型の半導体装置1のBGA端子3に対応する位置
に基板内部の回路パターンに接続されている、BGA端
子接続用パターン7が配列形成されている。なお、BG
A型の半導体装置1は図11、図12で説明と同様な構
成である。
【0044】このBGA端子接続用パターン7の隣接す
るパターン間を一端から他端側へ、図示縦方向に延び絶
縁材でなる線状の仕切り区画8が、この実施の形態にあ
っては各パターン列間ごとに配列形成され、その両端は
二点鎖線に示される半導体装置1のパッケージ2の両側
へ突出される長さに設定されている。
【0045】仕切り区画8はBGA端子接続用パターン
7の隣接間のみならず、実際には最両側のパターン7
の、その外側にもそれぞれ形成させていることにより、
すべてのBGA端子3の両側は仕切り区画8が設けら
れ、BGA端子3の列はこれらによって囲まれているこ
とになる。
【0046】仕切り区画8の両端は、仕切り区画8とは
図示左右方向の直交方向に形成された線状の区画9に接
続されて枠状に一体化される。つまり、仕切り区画8と
線状の区画9とは、公知なスクリーン印刷法により合成
樹脂からなる電気絶縁材で印刷形成されたものである。
【0047】したがって、BGA端子3は、縦列方向に
はそれぞれの仕切り区画8に沿って一直線上に連続して
いるが、直交する横方向には仕切り区画8で仕切られ区
画された状態となっており、仕切り区画8の両端末は線
状の区画9により結合されていることになる。
【0048】以上の構成で、図13の図(a)で説明の
ように、図1のすべてのパターン7上に適宜手段、たと
えば、印刷法あるいはデイスペンサなどにより、半田ペ
ースト5を供給塗布させる。
【0049】ついで、図13の図(b)で説明したよう
にして、BGA型の半導体装置1を搭載載置させ、この
状態で回路基板11を半田付け用炉中に搬送させ、所定
時間経過後に半田付け用炉から搬出させ、溶融半田を固
化させることによりパターン7とBGA端子3とが電気
的に接続される。この状態は図12の図(b)で説明と
同じである。
【0050】このようにして回路基板11の電気回路と
半田付け接続されたBGA型の半導体装置1の、パッケ
ージ2の面と回路基板11の面との対向間に接着剤6を
流入させることについて、図2の要部拡大の側面図を参
照して説明する。
【0051】図2によると、一方、たとえば図示右側の
線状の区画9とパッケージ2の端部との間に接着剤6を
供給するのであるが、この際並列して露出している仕切
り区画8それぞれの列間に入り込むよう複数のノズルな
どの細管によって接着剤6を同時に流し入れる。供給さ
れた接着剤6は、回路基板11の面と半導体装置のパッ
ケージ2の面との対向間の隙間に流入し、図示左方向に
一種の毛管現象によって流入浸透する。
【0052】この対向間への流入は仕切り区画8が並列
していることにより、接着剤6が平面方向へ拡がること
なく仕切り区画8に沿って、あるいは、仕切り区画8を
ガイドとして直線方向へ並行状態に流入浸透し、ついに
は、左端側の線状の区画9へ図示状態に到達するから、
対向間へ効果的に接着剤6が浸透流入されたことを確認
し得る。
【0053】以上のようなことを、要部拡大の断面図を
参照しながら以下詳細に説明する。図3は回路基板11
の断面図であり、仕切り区画8の延びる方向に対して直
交方向の断面が示される。
【0054】図3から明らかなように、回路基板11上
には多層の内部回路パターンに回路接続されたBGA端
子接続用パターン7を避けるようにして半田レジスト層
12が形成されており、線状の仕切り区画8はこの半田
レジスト層12の上面に設けられ、その断面寸法は幅が
0.2mm、高さが0.05mm〜0.1mm程度の凸
形ないしは台形状である。
【0055】この回路基板11上に半田付け接続される
半導体装置1のBGA端子3との関係については、図4
の同じく拡大の断面図によれば、半導体装置1のパッケ
ージ2の面上にBGA端子用のパターン13が形成され
ており、このパターン13の周囲面上を覆うようにして
半田レジスト層14が形成されている。BGA端子3は
半田レジスト層14で覆われていないパターン13の面
に半田付け接続されていることによりBGA端子型の半
導体装置1が構成されている。
【0056】回路基板11のパターン7に半田付け接続
されたBGA端子3は、図示のように回路基板11側の
パターン7の面、ならびに、その周囲に融着した状態に
接続されることにより、図12を参照して説明のように
ボール形状の高さが低くなるように変形される。
【0057】図4によれば、回路基板11側の半田レジ
スト層12の厚さAは、20μm〜50μm、その上に
形成された仕切り区画8の高さBは、50μm〜100
μm、半導体装置1側の半田レジスト層14の面と仕切
り区画8の上面との間隔Cは、50μm〜250μm、
半導体装置1面の半田レジスト層14の面と回路基板1
1側の半田レジスト層12の面との間隔Dは、150μ
m〜300μm、であり、これらの値の範囲内で最適状
態が得られるよう適宜に選択設定される。
【0058】図5は、接着剤6が流入浸透する際の対向
間の隙間との関係を要部拡大の側断面図と、その関係式
とを示す。図4で説明のように半導体装置1と回路基板
11との対向間の隙間はDであるのに対し、半導体装置
1の面と仕切り区画8との隙間はCと狭く構成されてい
る。
【0059】隙間DとCとの関係を図5に示されている
関係式の、隙間hにそれぞれあてはめてチエックするこ
とができる。このようなことは、隙間Dと隙間Cとの相
互間に流入進行時間tの明らかな相違となる。すなわ
ち、Dは150μm〜300μmに対して、Cは100
μm〜200μmと狭くなっていることにより、それぞ
れに遅速の差異を生じる。
【0060】ここで重要なことは、隙間Dの部分は途中
にBGA端子3が所定間隔に多数点在されており、仕切
り区画8の部分は直線状に連続した一定の隙間Cが確保
されていることにある。
【0061】このために、D部分に流入する接着剤6は
BGA端子3が障壁となってることによって、従来接着
剤6が横方向に拡がろうとしていたことを、C部分を流
入する接着剤6は一直線上を進行し、これがD部分を流
入する接着剤6を進行方向へ牽引するように合流誘導す
ることとなる。このことによっても、効果的な流入状態
が得られる。
【0062】ちなみに、接着剤6は加熱硬化型の、一液
性のエポキシ系接着剤であり、その比重は1.1〜1.
2程度、粘度μは2000〜5000cp、硬化の条件
は温度150℃で時間は5〜10分、のものを適用して
いる。
【0063】つぎに、流入の条件について説明すると、
図2で説明のように一方側から接着剤6を流入させた場
合には他方側から流出することにより確認し得るから問
題はないが、より効率的に、かつ短時間に流入させるに
は、両側から同時に接着剤6を流入させることが可能で
ある。
【0064】しかしながら、両側から流入させたのでは
実際に全体面に流入浸透したかどうかは、直接的に確認
することができない。そこでこのように両側から流入さ
せた状態を確認するために、接着剤硬化後の半導体装置
1を実際に回路基板11から強制的に剥離破断させた状
態を、その裏面側の写真に撮って拡大し、書き写したも
のを図6に示す。この半導体装置1は、図12の表
(2)に示されるBGA端子(ボール)数が320のも
のである。
【0065】図6によれば、接着剤6が両側から流入浸
透したことにより回路基板11側の仕切り区画8が接着
剤6とともに破断され、付着していることがよく示され
ている。
【0066】接着剤6の流れは斜線で塗りつぶされた範
囲、図示上下から中央部分に到り、横方向に細長く中央
がくびれた状態の斜線が施されていない部分、すなわち
空気溜まり15を形成しており、その図示左側にパッケ
ージ2の外側に通じる通路16により溜まる空気が外部
に排出されていることが判明した。
【0067】このことを、図14で説明の従来の状態と
比較することにより、いかに効果的に接着剤6が流入さ
れるかを如実に示している。
【0068】つぎに、本発明第2の一実施の形態を図7
の平面図により説明する。図7は、回路基板21の面に
BGA型の半導体装置1のBGA端子3に対応する位置
にBGA端子接続用パターン7が配列形成されている。
これについても、BGA型の半導体装置1は図11、図
12で説明と同様な構成である。
【0069】このBGA端子接続パターン7の隣接する
端子間を一端から他端側へ、図示縦方向に伸び絶縁材で
なる線状の第1の仕切り区画22が、この実施の形態に
あっては各端子間ごとに配列形成され、その両端は二点
鎖線に示される半導体装置1のパッケージ2の両側へわ
ずかに突出される長さに設定されている。
【0070】BGA端子接続用パターン7の最両側のパ
ターン7の、その外側にはそれぞれ線状の第2の仕切り
区画23が並行して形成され、この第2の仕切り区画2
3の両端には、第1の仕切り区画22とは図示左右方向
の直交方向に形成された線状の区画24が一体に接続さ
れ枠形を形成してなる。この線状の区画24と第1の仕
切り区画22の両側端部との間には、それぞれに図示さ
れるような間隔が設けられている。
【0071】以上のような第1、第2の仕切り区画2
2、23と線状の区画24とは、公知なスクリーン印刷
法により合成樹脂からなる電気絶縁材で一括して印刷形
成される。
【0072】したがって、パターン7は、縦列方向には
それぞれの第1、第2の仕切り区画22、23で仕切ら
れた状態となっており、第1の仕切り区画22の両端末
は線状の区画24で囲まれるようである。
【0073】以上の構成で、図13の図(a)で説明の
ように、図7のすべてのパターン7上に適宜手段、たと
えば、印刷法あるいはデイスペンサなどにより、半田ペ
ースト5を供給塗布させる。
【0074】ついで、図13の図(b)で説明のように
して、BGA型の半導体装置1を載置搭載させ、この状
態で回路基板21を半田付け用炉中に搬送させ、所定時
間経過後に半田付け用炉から搬出させ、溶融半田を固化
させることによりパターン7とBGA端子3とが電気的
に接続される。この状態は図12の図(b)で説明と同
じである。
【0075】このようにして、回路基板21の電気回路
と半田付け接続されたBGA型の半導体装置1の、パッ
ケージ2の面と回路基板21の面との対向間に接着剤6
を流入させることについては、図2を参照して説明と同
様であるが、本実施の形態にあっては、パッケージ2の
一方、または両側から接着剤6を供給するに際して、第
1の仕切り区画22と線状の区画24との間には、回路
基板21の面のみが線状の区画24に沿っており、した
がって、接着剤6をこの回路基板21面上へ線状の区画
24に沿って供給することができ、作業性が良好で効率
的である。
【0076】しかしながら、接着剤6の流入浸透状況に
ついては図2ないし図6によって説明と同様であり、そ
の効果も同じであることから、ここでの説明は省略する
ので必要に応じて既述の説明を図とともに参照された
い。
【0077】さらに、本発明第3の一実施の形態を図8
の半導体装置25の外観図により説明する。図8は、半
導体装置25のパッケージ26の裏面側に、図4で説明
のようにBGA端子用のパターン13と半田レジスト層
14とが形成されており、このパターン13上にBGA
端子3が半田付け接続により形成されている。
【0078】このパッケージ26面のBGA端子3の隣
接する端子間を一端から他端側へ、図示縦方向に延び絶
縁材でなる線状の仕切り区画27が、この実施の形態に
あっては各端子3ごとに配列形成される。この仕切り区
画27は公知なスクリーン印刷法により合成樹脂からな
る電気絶縁材で印刷形成される。
【0079】この仕切り区画27の形成方法は、図4と
は符号が異なるものの、図4を参照しながら読み替えて
説明すると、パッケージ26の面にBGA端子用パター
ン13ならびに半田レジスト層14が形成された段階で
仕切り区画27を印刷形成し、その後BGA端子3をパ
ターン13に半田付け接続させることにより図示状態に
完成させることができる。
【0080】このBGA端子3は、縦列方向にはそれぞ
れ仕切り区画27に沿って一直線上に連続しているが、
直交する横方向には仕切り区画27で仕切られ囲まれた
状態となっている。
【0081】このBGA型の半導体装置25が実装され
る回路基板が図9の平面図に示される。回路基板31の
面には図示のように、BGA型の半導体装置25のBG
A端子3に対応する位置にBGA端子接続用パターン7
が配列形成されている。
【0082】このBGA端子接続用パターン7列の両外
側には並行する部分と、その両端の延長された端部を結
合する部分とにより線状の区画枠32が、やはりスクリ
ーン印刷法により、合成樹脂からなる電気絶縁材で印刷
形成されている。
【0083】以上の構成で、図13の図(a)で説明の
ように、図9のすべてのパターン7上に適宜手段、たと
えば、印刷法あるいはデイスペンサなどにより、半田ペ
ースト5を供給塗布させる。
【0084】ついで、図13の図(b)で説明したよう
にして、上記BGA型の半導体装置25を搭載載置さ
せ、この状態で回路基板31を半田付け用炉中に搬送さ
せ、所定時間経過後に半田付け用炉から搬出させ、溶融
半田を固化させることによりパターン7とBGA端子3
とが電気的に接続される。
【0085】この状態は図12の図(b)で説明と同じ
であるが、この実施の形態による回路基板31と半導体
装置25との半田付け接続された状態の平面図は図10
に示されるようである。
【0086】すなわち、半導体装置25の仕切り区画2
7と回路基板31の線状の区画枠32の両側の並行部分
とは同一の並行方向になるように設定される。半導体装
置25のBGA端子3列の外側に線状の区画枠32の並
行部分が位置されることにより、この両外側のBGA端
子3列は仕切り区画27と線状の区画枠32の並行部分
とにより列方向が囲まれる。
【0087】このようにして回路基板31の電気回路と
半田付け接続されたBGA型の半導体装置25の、パッ
ケージ2の面と回路基板31の面との対向間に接着剤6
を流入させることについて、図10により説明する。
【0088】図10から明らかなように、半導体装置2
5の仕切り区画27の延びる方向の両端、すなわち、パ
ッケージ26の端面と線状の区画枠32の線状の区画3
3との間には、線状の区画33に沿って回路基板31の
面が露出されており、その両端は線状の区画枠32の並
行部分によって囲まれ、丁度接着剤溜まりが形成されて
いる。
【0089】この回路基板1の露出部分34内に接着剤
6をノズルなどの細管によって流入させ供給することが
できる。露出部分34は両側に形成されていることか
ら、接着剤6をいずれか一方、あるいは両側から,選択
的に選定して供給し得る。
【0090】一方から供給する場合には、基本的には図
2で説明と同様であって、反対側の露出部分34に流出
することにより状況を確認し得るし、両側から供給する
場合には、やはり基本的に図6で説明の状態が得られ
る。
【0091】本実施の形態においても、供給された接着
剤6は、回路基板31の面と半導体装置25のパッケー
ジ26の対向間の隙間に流入し、仕切り区画27の延在
される方向に一種の毛管現象によって流入浸透する。
【0092】この対向間への流入は仕切り区画27が並
列していることにより、接着剤6が平面方向へ拡がるこ
となく仕切り区画27に沿って、あるいは、仕切り区画
27をガイドとして直線方向へ並行状態に流入浸透し、
ついには、他端側あるいは中央部分で合流するように到
達するから、対向間へ効果的に接着剤6が浸透流入され
る。
【0093】以上のようなことは、既述の図3、図4、
図5を参照して説明のようであって基本的に同様の作
用、効果が得られることである。
【0094】以上、本発明それぞれの各実施の形態は、
BGA端子列それぞれの間に仕切り区画を形成するよう
にしたが、かならずしも、すべての列間に形成すること
に限定するものではなく、二列ごとに形成すること、あ
るいは、3列ごと、さらには不均一な列間など、任意間
に形成することを含むものである。
【0095】
【発明の効果】以上、詳細に説明のように本発明によれ
ば、回路基板面のパターンに半田付け接続された半導体
装置のパッケージ面間に流入された接着剤は、線状の仕
切り区画に沿って案内されるようにして側方へ拡がるこ
となく効果的に流入浸透されるので、従来のような空気
溜まりを生じない。
【0096】パッケージの一端から流入される接着剤は
他方の端部に流出するから確実に浸透したことを確認し
得るし、両端から同時に流入させると中央部で合流する
ようになり流入時間を短縮し得る。
【0097】このようにして回路基板面にパッケージ面
が接着固定された半導体装置によると、確実な接着強度
が保証されるから、衝突や落下などによる不測の衝撃な
どに対してもBGA端子の半田付け接続部が破断された
り剥離するなどの不都合がなくなり、高い信頼性が確保
される。
【0098】仕切り区画の端部に直交方向の線状の区画
を形成させることは、パッケージの端部に供給させる接
着剤がパッケージ面と回路基板面の対向面内に有効に流
入されるから、外部方向へ流出することをなくすること
ができるし、両端に設けることは、流入された接着剤が
他端側においてせきとめ、それ以上の流出を防止する。
また、両側からの流入にも好都合なものとなる。
【0099】回路基板面に仕切り区画を形成することに
代えて、パッケージ面側に仕切り区画を形成することも
可能であり、同様の作用、効果を奏する。
【0100】このように、本発明は、簡易構成であるに
もかかわらず、各種の携帯型装置などに適用してその実
用上の効果はきわめて顕著である。
【図面の簡単な説明】
【図1】本発明第1の一実施形態における回路基板の平
面図である。
【図2】本発明第1の一実施形態の要部拡大側面図であ
る。
【図3】本発明第1の一実施形態における回路基板の要
部拡大断面図である。
【図4】回路基板に半田付け接続された半導体装置の要
部拡大断面図である。
【図5】接着剤が隙間を流入することの説明図である。
【図6】回路基板から剥離した状態の半導体装置面であ
る。
【図7】本発明第2の一実施形態における回路基板の平
面図である。
【図8】本発明第3の一実施形態における半導体装置の
外観図である。
【図9】本発明第3の一実施形態における回路基板の平
面図である。
【図10】本発明第3の一実施形態の拡大平面図であ
る。
【図11】本発明にかかるBGA型の半導体装置の外観
図である。
【図12】BGA型の半導体装置の代表的な種類とその
各部の寸法である。
【図13】BGA型の半導体装置を回路基板に半田付け
実装させる手順である。
【図14】回路基板への半導体装置の実装についての従
来の説明図である。
【符号の説明】
1 半導体装置 2 パッケージ 3 BGA端子 4 回路基板 5 半田ペースト 6 接着剤 7 BGA端子接続用パターン、パターン、 8 仕切り区画 9 線状の区画 11 回路基板 12 半田レジスト層 13 BGA端子用のパターン、パターン、 14 半田レジスト層 15 空気溜まり 16 通路 21 回路基板 22 第1の仕切り区画 23 第2の仕切り区画 24 線状の区画 25 半導体装置 26 パッケージ 27 仕切り区画 31 回路基板 32 線状の区画枠 33 線状の区画 34 露出部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 和彦 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5F044 KK01 LL01 RR18 RR19 5F061 AA01 BA04 CA05

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 回路基板面に配列形成された半導体装置
    のBGA端子接続用パターンの隣接するパターン間を一
    端から他端側へ絶縁材でなる線状の仕切り区画を回路基
    板面に並列形成し、上記パターンに半導体装置のBGA
    端子を半田付け接続した状態で上記仕切り区画列の一端
    または両端から接着剤を流入させ、上記回路基板面と半
    導体装置のパッケージ面とを接着させることを特徴とす
    る回路基板への半導体装置の実装方法。
  2. 【請求項2】 回路基板面に配列形成された半導体装置
    のBGA端子接続用パターンの隣接するパターン間を一
    端から他端側へ絶縁材で形成された線状の仕切り区画を
    回路基板面に並列形成してなる回路基板と、BGA端子
    がパッケージ面に形成された半導体装置と、からなり、 上記半導体装置のBGA端子が上記回路基板のパターン
    それぞれに半田付け接続され回路基板と半導体装置のパ
    ッケージ面間に接着剤が流入接着されてなることを特徴
    とする回路基板への半導体装置の実装構造。
  3. 【請求項3】 回路基板面に配列形成された半導体装置
    のBGA端子接続用パターンの隣接するパターン間を一
    端から他端側へ絶縁材で形成された線状の仕切り区画な
    らびに該仕切り区画の端部に仕切り区画とは直交方向に
    形成された線状の区画の形成された回路基板と、BGA
    端子がパッケージ面に形成された半導体装置と、からな
    り、 上記半導体装置のBGA端子が上記回路基板のパターン
    それぞれに半田付け接続され回路基板と半導体装置のパ
    ッケージ面間に接着剤が流入接着されてなることを特徴
    とする回路基板への半導体装置の実装構造。
  4. 【請求項4】 BGA端子の隣接間を一端から他端側へ
    絶縁材でなる線状の仕切り区画を半導体装置のパッケー
    ジ面に並列形成し、回路基板面に配列形成された半導体
    装置のBGA端子接続用パターンに半導体装置のBGA
    端子を半田付け接続した状態で上記仕切り区画の一端ま
    たは両端から接着剤を流入させ、上記回路基板面と半導
    体装置のパッケージ面とを接着させることを特徴とする
    回路基板への半導体装置の実装方法。
  5. 【請求項5】 回路基板面に半導体装置のBGA端子接
    続用パターンが配列形成された回路基板と、BGA端子
    の隣接間を一端から他端側へ絶縁材でなる線状の仕切り
    区画がパッケージ面に並列形成された半導体装置と、か
    らなり、 上記半導体装置のBGA端子が上記回路基板のパターン
    それぞれに半田付け接続され回路基板と半導体装置のパ
    ッケージ面間に接着剤が流入接着されてなることを特徴
    とする回路基板への半導体装置の実装構造。
  6. 【請求項6】 BGA端子の隣接間を一端から他端側へ
    絶縁材でなる線状の仕切り区画を半導体装置のパッケー
    ジ面に並列形成したことを特徴とする半導体装置。
JP9931499A 1999-04-06 1999-04-06 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置 Pending JP2000294600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9931499A JP2000294600A (ja) 1999-04-06 1999-04-06 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9931499A JP2000294600A (ja) 1999-04-06 1999-04-06 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2000294600A true JP2000294600A (ja) 2000-10-20

Family

ID=14244187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9931499A Pending JP2000294600A (ja) 1999-04-06 1999-04-06 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置

Country Status (1)

Country Link
JP (1) JP2000294600A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158081A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP2007329229A (ja) * 2006-06-07 2007-12-20 Fujitsu Ltd 半導体装置およびその製造方法
JP2010205946A (ja) * 2009-03-04 2010-09-16 Nec Corp プリント配線基板
JP2012142443A (ja) * 2010-12-28 2012-07-26 Fujitsu Ltd 積層ウエハ、樹脂封止方法、及び半導体装置の製造方法
JP2012243947A (ja) * 2011-05-19 2012-12-10 Powertech Technology Inc 非アレイバンプのフリップチップモールドの構造体及び方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158081A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP2007329229A (ja) * 2006-06-07 2007-12-20 Fujitsu Ltd 半導体装置およびその製造方法
JP2010205946A (ja) * 2009-03-04 2010-09-16 Nec Corp プリント配線基板
JP2012142443A (ja) * 2010-12-28 2012-07-26 Fujitsu Ltd 積層ウエハ、樹脂封止方法、及び半導体装置の製造方法
JP2012243947A (ja) * 2011-05-19 2012-12-10 Powertech Technology Inc 非アレイバンプのフリップチップモールドの構造体及び方法

Similar Documents

Publication Publication Date Title
US7667299B2 (en) Circuit board and method for mounting chip component
US5400948A (en) Circuit board for high pin count surface mount pin grid arrays
JP3554533B2 (ja) チップオンフィルム用テープおよび半導体装置
US20100212939A1 (en) Module, circuit board, and module manufacturing method
CN101431867B (zh) 安装结构体
US20120086111A1 (en) Semiconductor device
KR20070078711A (ko) 배선 기판 및 반도체 장치
US6169022B1 (en) Method of forming projection electrodes
JP2009188086A (ja) 回路基板、これを用いた電子機器及び回路基板の製造方法
US20090130838A1 (en) Method of forming conductive bumps
JP2000068409A (ja) 半導体装置の製造方法及び回路基板の製造方法及び半導体製造装置
KR102600022B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US6395995B1 (en) Apparatus for coupling integrated circuit packages to bonding pads having vias
JPH11186322A (ja) フリップチップ実装用基板及びフリップチップ実装構造
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP2000294600A (ja) 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
KR101128645B1 (ko) 솔더 볼 실장용 마스크 프레임 장치
JP5229267B2 (ja) 電子装置
JP2020188174A (ja) 配線基板、電子機器及び配線基板の設計方法
JP3487411B2 (ja) 突起電極の形成方法
JPH10178144A (ja) Bga型電子部品の同軸電極構造
JP3334958B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041126

A131 Notification of reasons for refusal

Effective date: 20041207

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308