KR102600022B1 - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR102600022B1
KR102600022B1 KR1020190025947A KR20190025947A KR102600022B1 KR 102600022 B1 KR102600022 B1 KR 102600022B1 KR 1020190025947 A KR1020190025947 A KR 1020190025947A KR 20190025947 A KR20190025947 A KR 20190025947A KR 102600022 B1 KR102600022 B1 KR 102600022B1
Authority
KR
South Korea
Prior art keywords
ground
area
electronic device
substrate
pad
Prior art date
Application number
KR1020190025947A
Other languages
English (en)
Other versions
KR20200107200A (ko
Inventor
옥창호
엄민렬
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190025947A priority Critical patent/KR102600022B1/ko
Priority to US16/437,410 priority patent/US10950464B2/en
Priority to CN201910962003.6A priority patent/CN111668185B/zh
Publication of KR20200107200A publication Critical patent/KR20200107200A/ko
Application granted granted Critical
Publication of KR102600022B1 publication Critical patent/KR102600022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 실시예에 따른 전자 소자 모듈은, 서로 이격 배치되는 다수의 접지 패드를 포함하는 접지 영역을 구비하는 기판, 상기 기판 상에 실장되며 상기 접지 영역에 접합되는 접지 단자를 구비하는 전자 소자, 및 상기 접지 패드와 상기 접지 단자를 상호 접합하는 도전성 접착제를 포함하며, 상기 도전성 접착제의 상부면은 상기 접지 단자에 접합되는 하나의 접합면으로 구성되고, 하부면은 각각의 상기 접지 패드에 접합되는 다수의 접합면으로 구성되며, 상기 접지 패드들 사이에는 상기 전자 소자를 상기 기판에 실장하는 과정에서 발생되는 가스가 배출되는 에어 패스가 구비될 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{MANUFACTURING METHOD OF ELECTRONIC DEVICE MODULE}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
솔더 페이스트와 같은 도전성 페이스트는 용융되면서 페이스트에 포함되는 플럭스 등이 기화되어 가스가 발생한다.
따라서 솔더링 공정에서 넓은 면적의 패드를 구비하는 회로 기판에 전자 소자를 접합하는 경우, 상기 넓은 면적의 패드에 도포된 솔더 페이스트가 용융 및 경화되는 과정에서 가스(gas)가 원활하게 배출되지 못하고 내부에 갇히는 경우가 쉽게 발생되며, 이 경우 경화된 도체 내부에 보이드(void)가 존재하게 된다.
전자 소자가 실장된 모듈이 상기한 보이드 등을 포함하고 있더라도 초기에는 정상적으로 동작할 수 있다. 그러나 반복적인 동작을 통해 물리적 혹은 환경적인 스트레스(흡습, 열충격 등)가 가해질 경우에는 접합 부위가 파손되는 등의 문제가 발생될 수 있다.
한국공개특허 제2013-0009441호
본 발명은 솔더링 공정에서 발생할 수 있는 여러 불량들에 대한 영향을 최소화할 수 있는 전자 소자 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 서로 이격 배치되는 다수의 접지 패드를 포함하는 접지 영역을 구비하는 기판, 상기 기판 상에 실장되며 상기 접지 영역에 접합되는 접지 단자를 구비하는 전자 소자, 및 상기 접지 패드와 상기 접지 단자를 상호 접합하는 도전성 접착제를 포함하며, 상기 도전성 접착제의 상부면은 상기 접지 단자에 접합되는 하나의 접합면으로 구성되고, 하부면은 각각의 상기 접지 패드에 접합되는 다수의 접합면으로 구성되며, 상기 접지 패드들 사이에는 상기 전자 소자를 상기 기판에 실장하는 과정에서 발생되는 가스가 배출되는 에어 패스가 구비될 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 에어 패스에 의해 다수의 접지 패드로 구분되는 접지 영역을 구비하는 기판을 마련하는 단계, 상기 접지 영역에 도전성 페이스트를 도포하는 단계, 상기 도전성 페이스트 상에 전자 소자를 안착하는 단계, 및 리플로우 공정을 수행하여 상기 도전성 페이스를 용융 및 경화시키는 단계를 포함하며, 상기 도전성 페이스트를 도포하는 단계는, 서로 이격 배치되는 다수의 도포 영역에 상기 도전성 페이스트를 도포하는 단계를 포함하며, 상기 다수의 도포 영역은 각각 적어도 일부가 상기 접지 패드의 외측에 배치될 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 접지 영역을 구비하는 기판을 마련하는 단계, 상기 접지 영역에 도전성 페이스트를 도포하는 단계, 상기 도전성 페이스트 상에 전자 소자를 안착하는 단계, 및 리플로우 공정을 수행하여 상기 도전성 페이스를 용융 및 경화시키는 단계를 포함하며, 상기 접지 영역은 이격 배치되는 다수의 접지 패드를 포함하고, 경화된 상기 도전성 페이스트는 상부면이 하나의 접합면으로 구성되어 상기 전자 소자의 접지 단자에 접합되고, 하부면은 각각의 상기 접지 패드에 접합되는 다수의 접합면을 포함할 수 있다.
본 발명은 넓은 면적을 갖는 단자를 기판에 접합할 때, 솔더링 공정 시 도전성 페이스트에서 발생되는 가스를 원활하게 배출할 수 있으므로, 솔더링 공정에서 발생할 수 있는 여러 불량들에 대한 영향을 최소화할 수 있다. 이에 전자 소자와 기판 간의 접합 신뢰성을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1의 분해 사시도.
도 3은 도 2에 도시된 기판의 평면도.
도 4는 도 1에 도시된 전자 소자 모듈의 제조 방법을 나타내는 도면.
도 5는 도전성 페이스트의 도포 영역을 나타내는 평면도.
도 6은 도 4의 비교예를 나타내는 도면.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경 또는 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상의 범위 내에 포함된다고 할 것이다.
아울러, 명세서 전체에서, 어떤 구성이 다른 구성과 '연결'되어 있다 함은 이들 구성들이 '직접적으로 연결'되어 있는 경우뿐만 아니라, 다른 구성을 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함하는 것을 의미한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이고, 도 2는 도 1의 분해 사시도이며, 도 3은 도 2에 도시된 기판의 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 기판(10)은 상부에 전자 소자(1)를 실장하여 전자 소자 모듈(100)을 제조하는데 이용된다.
본 실시예의 전자 소자(1)는 능동 소자와 수동 소자와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 전자 부품들이라면 모두 전자 소자(1)로 이용될 수 있다.
본 실시예에서 전자 소자(1)는 반도체 칩, 예컨대 플랫 패키지(flat package) 소자가 이용될 수 있다. 본 발명에서 플랫 패키지 소자라 함은 통상 윗면 및 바닥면이 평판을 형성하고 리드 단자가 평판에 평행하게 돌출되거나 랜드가 바닥면에 정렬 형성된 집적 회로 패키지 칩을 말한다.
본 발명에서 플랫 패키지 소자는 넓은 면적의 패드를 구비하는 패키지 소자를 포함한다. 예컨대, QFP(Quad Flat Package), QFN(Quad Flat No-LeadSemiconductor Package), MLF(Micro Leadframe Package), LGA(land grid array) 등의 패키지가 적용될 수 있다. 그러나 이에 한정되는 것은 아니다.
전자 소자(1)는 신호 단자(2)와 접지 단자(4)를 구비할 수 있다.
도 2에 도시된 바와 같이, 본 실시예에서 전자 소자(1)는 접지 단자(4)가 신호 단자(2)보다 넓은 면적으로 구성된다.
신호 단자(2)는 기판(10)의 신호 패드(12)에 연결되어 신호를 송수신하며, 접지 단자(4)는 기판(10)의 접지 패드(15)에 연결되어 접지 속성을 확장한다.
기판(10)은 전자 소자(1)를 표면 실장하기 위한 기판으로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄회로기판(PCB), 연성 기판, 세라믹 기판, 유리 기판 등)이 사용될 수 있다.
기판 일면에는 적어도 하나의 전자 소자(1)가 탑재되도록 구성되며, 이를 위해 접지 패드(15)와 신호 패드(12)를 포함한다.
기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴이 형성될 수 있다.
기판(10)의 일면에는 전자 소자들(1)을 실장하기 위한 다수의 신호 패드(12), 다수의 접지 패드(15)가 배치된다.
신호 패드(12)는 후술되는 접지 패드(15)의 주변영역에 배치될 수 있으며, 전자 소자(1)의 신호 단자(2)와 연결된다. 따라서 신호 패드(12)는 전자 소자(1)가 기판(10)에 실장될 때 신호 단자(2)와 대면하는 영역에 배치된다.
신호 패드(12)는 도전성 재질로 형성되며, 예컨대 구리(Cu)로 형성될 수 있다.
또한 신호 패드(12)와 접지 패드(15)는 포토리소그래피 방식 등을 통해 기판(10)의 일면에 동시에 제조될 수 있다.
신호 패드(12)는 각각 신호 전달 경로로 이용된다. 따라서 신호 패드(12)의 크기는 신호를 원활하게 전달함과 동시에 전자 소자(1)의 실장 면적을 최소화하기 위해, 접합 신뢰성을 확보할 수 있는 최소 크기로 형성된다.
접지 패드(15)는 기판(10)에 형성된 접지 속성의 배선이나 패드를 노출시켜 형성할 수 있다. 접지 패드(15)는 전자 소자(1)의 접지 단자(4)와 전기적으로 연결될 수 있다.
접지 패드(15)는 전자 소자(1)의 하부면에 배치되는 접지 단자(4)와 전기적으로 연결된다. 따라서 접지 패드(15)는 전자 소자(1)가 기판(10)에 실장될 때 접지 단자(4)와 대면하는 영역에 배치된다.
본 실시예의 접지 패드(15)는 접지 영역(14) 내에서 다수 개가 이격 배치되는 형태로 형성된다. 그리고 다수의 접지 패드들(15) 사이의 공간은 솔더링 과정에서 발생된 가스가 배출되는 에어 패스(17, air path)로 이용된다. 즉, 다수의 접지 패드들(15)은 에어 패스(17)에 의해 구획 분할된다.
여기서 접지 영역(14)이란 접지 패드들(15)이 배치되는 전체적인 영역으로, 접지 패드(15)와 에어 패스(17)에 의해 구성되는 영역을 의미한다.
도 3을 참조하면, 에어 패스(17)는 접지 영역(14) 내에서 접지 패드들(15)이 격자 형태로 배치되도록 접지 패드들(15) 사이에 위치된다. 이에 따라, 접지 패드들(15)은 다수 개가 가로 방향, 세로 방향을 따라 일정한 간격으로 이격 배치되므로, 접지 영역(14)의 중심부분에서도 솔더링 과정에서 발생되는 가스가 에어 패스(17)를 통해 쉽게 접지 영역(14) 외부로 빠져나갈 수 있게 된다.
본 실시예 따른 기판(10)은 비한정(NonSolder Mask Defined, NSMD)형 패드가 형성된 기판(10)이다. 비한정형(NSMD)이란 솔더레지스트(solder resist)가 패드의 일부를 덮지 않도록 배치되는 방식이다.
접지 패드(15)가 비한정형 패드로 구성됨에 따라, 접지 패드들(15) 사이에는 빈 공간이 구비된다. 따라서 이러한 공간은 에어 패스(17)로 이용된다.
에어 패스(17)를 과도하게 많이 배치하거나 과도하게 넓은 폭으로 형성하는 경우, 상대적으로 접지 패드(15)가 배치되는 영역은 축소된다. 이 경우 실질적인 접합 면적이 축소되어 오히려 접합 신뢰성이 저하될 수 있다. 따라서 본 실시예에서는 각 접지 패드들(15)의 면적의 합을 접지 영역(14) 전체 면적의 50% 이상으로 구성한다. 그러나 이에 한정되는 것은 아니다.
분할된 접지 패드(15)의 개수는 기판(10)에 실장되는 전자 소자(1)의 접지 단자(4) 크기나 그에 대응하는 기판(10)의 접지 영역(14) 크기에 따라 변경될 수 있다. 본 실시예의 경우, 신호 패드(12)는 대략 가로(h1) 180㎛ 세로(v1) 150㎛의 크기로 형성되며, 접지 영역(14)은 전체가 가로(h3) 1040㎛, 세로(v3) 1400㎛의 크기로 형성된다.
이 경우, 접지 패드(15)는 15개의 패드로 분할될 수 있으며, 분할된 각 접지 패드(15)는 대략 가로(h2) 260㎛, 세로(v2) 190㎛의 크기를 가질 수 있다. 또한 도시된 바와 같이 접지 패드(15)들 중 적어도 하나는 크기나 형상이 다르게 구성될 수 있다.
전술한 바와 같이 신호 패드(12)는 신호 전달 및 접합 신뢰성을 확보할 수 있는 최소한의 크기로 형성된다. 따라서 다수 개로 분할된 접지 패드들(15)도 신호 패드(12)의 면적과 동일하거나 신호 패드(12)보다 큰 면적을 갖도록 구성된다.
또한 분할된 각 접지 패드(15)의 면적이 신호 패드(12) 면적의 2배 이상으로 형성되는 경우, 솔더링 과정에서 솔더 내에 보이드(void)가 증가될 수 있다. 따라서 본 실시예에서 각 접지 패드(15)는 신호 패드(12) 면적의 2배 이하의 범위로 형성된다.
접지 패드(15)는 신호 패드(12)와 마찬가지로 도전성 재질로 형성되며, 예컨대 구리(Cu)로 형성될 수 있다.
또한 에어 패스(17)는 접지 패드(15)를 제조하는 과정에서 접지 패드(15)를 형성하는 금속층을 부분적으로 제거함으로써 형성할 수 있다. 이때 금속층의 제거는 식각(예컨대 포토리소그래피)이나 레이저 드릴 등의 방식이 이용될 수 있다.
에어 패스(17)는 접지 패드(15) 사이에 위치하므로 에어 패스(17)의 깊이는 접지 패드의 두께와 동일하게 구성될 수 있다. 또한 본 실시예에서 에어 패스(17)의 폭은 100㎛으로 구성된다. 그러나 이에 한정되는 것은 아니며, 도전성 접착제(40)의 상부면이 하나의 접합면으로 구성될 수 있다면 다양한 폭으로 구성될 수 있다.
이와 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은, 도전성 접착제의 상부면이 접지 단자에 접합되는 하나의 접합면으로 구성되고, 하부면은 각각의 접지 패드에 접합되는 다수의 접합면으로 구성된다. 이에 따라 접지 패드 사이에는 빈 공간이 구비되며, 이러한 빈 공간은 전자 소자를 기판에 실장하는 과정에서 발생되는 가스가 배출되는 에어 패스로 이용된다.
이어서, 전술한 기판(10)을 이용한 전자 소자 모듈 제조 방법을 설명한다.
도 4는 도 1에 도시된 전자 소자 모듈의 제조 방법을 나타내는 도면이다.
본 실시예의 전자 소자(1) 실장 방법은 도 3에 도시된 기판(10)을 마련한다. 전술한 바와 같이 본 실시예의 기판(10)은 접지 패드(15)와 에어 패스(17)에 의해 구성되는 접지 영역을 구비한다.
이어서, (b)에 도시된 바와 같이 기판(10) 상에 인쇄 마스크(50)를 배치한다.
인쇄 마스크(50)는 신호 패드(12)와 접지 영역(14)에 대응하는 위치에 개구(52)가 구비된다. 이러한 개구(52)는 페이스트 형태의 도전성 접착제(40)가 삽입되어 기판(10)에 도포되는 경로로 이용된다.
신호 패드(12) 상에는 배치되는 개구(52a, 이하 신호용 개구)는 인쇄 마스크(50)가 기판(10) 상에 배치되었을 때, 신호 패드(12)와 대면하는 위치에 배치된다. 또한 신호용 개구(52a)는 신호 패드(12)와 동일한 크기로 형성되거나, 신호 패드(12)의 80% 이상을 크기로 형성될 수 있다.
이에 따라 추후 신호 패드(12)에 도포되는 도전성 접착제(40)는 모두 신호 패드(12) 상에만 도포되며, 신호 패드(12)의 외부 영역에는 도포되지 않는다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 신호 패드(12)의 외부에도 부분적으로 도포될 수 있다.
접지 영역(14)에는 다수의 개구(52b, 이하 접지용 개구)가 이격 배치된다.
접지용 개구(52b)는, 인쇄 마스크(50)가 기판(10) 상에 배치되었을 때, 적어도 일부가 접지 패드(15) 상에 위치하고, 적어도 일부가 에어 패스(17)나 접지 영역(도 3의 14) 외부에 위치하도록 배치된다.
도 5는 도전성 페이스트의 도포 영역을 나타내는 평면도로, 도 5의 도포 영역(45)은 인쇄 마스크(50)의 개구(52)를 통해 기판에 도전성 페이스트가 도포되는 위치를 의미한다. 따라서 인쇄 마스크(50)가 기판(10) 상에 배치되었을 때 개구(52)의 위치와 도 5의 도포 영역(45)은 동일한 위치로 이해될 수 있다.
도 5를 함께 참조하면, 가장자리에 배치되는 접지용 개구(52b)는 일부(대략 절반)이 접지 패드(15) 상에 위치하고, 나머지 부분은 접지 영역(14)의 외측에 위치하도록 배치될 수 있다. 그리고 내측에 배치되는 접지용 개구(52b)는 적어도 일부가 에어 패스(17) 상에 배치되고, 나머지 부분은 하나 또는 다수의 접지 패드(15) 상에 위치하도록 배치될 수 있다.
본 실시예에서 접지용 개구들(52a)은 가로 방향, 세로 방향을 따라 일정한 간격으로 이격 배치되는 격자 형상으로 배치된다.
또한 각 접지용 개구들(52a)은 접지 패드(15) 상에 배치되는 면적이 다르게 구성될 수 있으며, 하나의 접지용 개구(52a)는 하나 또는 다수의 접지 패드(15) 상에 배치될 수 있다.
이어서, 도 4의 (c)에 도시된 바와 같이, 도전성 접착제(40)를 도포한다. 여기서 도전성 접착제(40)로는 솔더 페이스트와 같은 도전성 페이스트가 이용될 수 있다.
인쇄 마스크(50)를 통해 도전성 페이스트를 도포하므로, 도전성 페이스트는 인쇄 마스크(50)의 개구(52)와 대응하는 영역에만 도포된다. 따라서 신호 패드(12)가 배치된 영역에서 도전성 페이스트는 신호 패드(12) 상에만 도포된다.
그리고 접지 영역(14)에서 도전성 페이스트는 적어도 일부가 접지 패드(15) 상에 도포되고 나머지 일부는 에어 패스(17) 상에 도포되거나, 접지 영역(14)의 외측에 도포된다.
또한 도 5에 도시된 바와 같이, 접지 영역(14)에서 도전성 페이스트가 도포되는 영역은 서로 이격 배치되는 다수의 영역(이하 도포 영역)으로 구성되며, 이러한 다수의 도포 영역(45)은 격자 형태로 배치될 수 있다.
각 도포 영역들(45)은 동일한 형상으로 형성될 수 있으나, 필요에 따라 서로 다른 형상으로 형성하는 것도 가능하다. 또한 도포 영역들(45)은 접지 패드(15) 상에 배치되는 면적이 다르게 구성될 수 있으며, 하나의 도포 영역(45)은 하나 또는 다수의 접지 영역(14) 상에 배치될 수 있다.
접지 영역(도 3의 14)에 배치되는 도포 영역들(45)이 과도하게 이격되는 경우, 후술되는 리플로우 과정에서 도전성 접착제(40)가 서로 연결되지 않을 수 있다. 테스트 결과, 도포 영역들(45) 간의 이격 거리가 100㎛를 초과하는 경우 상기한 바와 같이 리플로우 과정에서 도전성 접착제(40)가 서로 연결되지 않는 경우가 발생되는 것을 확인하였다.
따라서, 본 실시예에서 도포 영역들(45) 간의 이격 거리는 100㎛ 이하로 구성된다. 이는 인쇄 마스크(50)에서 접지용 개구들(52a) 간의 이격 거리가 100㎛ 미만으로 구성됨을 의미한다.
또한 각 도포 영역들(45)의 면적을 합한 전체 도포 면적이 접지 영역(14)의 면적에 비해 과도하게 작은 경우, 도전성 접착제(40)의 양이 부족하여 오히려 접합 신뢰성이 저하될 수 있다. 테스트 결과, 도포 영역(45)의 전체 면적이 접지 영역(14)의 전체 면적 대비 40% 이하인 경우, 접합 신뢰성이 저하되는 것으로 확인되었다.
따라서 본 실시예에서 상기한 도포 영역(45)의 전체 면적은 접지 영역(14)의 전체 면적 대비 41% 이상으로 구성된다.
또한 도전성 접착제(40)를 과도하게 많이 도포하는 경우, 각 도포 영역(45)에 도포되는 도전성 접착제(40)의 양에 불균형이 발생될 수 있으며, 이로 인해 도전성 페이스트 상에 안착되는 전자 소자(1)가 기판(10)과 평행하지 않고 기울어진 상태로 안착될 수 있다.
테스트 결과, 도포 영역들(45)은 신호 패드(12)의 면적 대비 120% 이하의 면적으로 도포 영역(45)을 구성하는 경우, 상기한 문제가 발생되지 않는 것을 확인하였다. 따라서 본 실시예에서 각 도포 영역들(45)은 신호 패드(12)의 면적 대비 120% 이하의 면적으로 형성된다.
한편, 본 실시예에서 도포 영역(45)은 접지 영역(14)의 외부에도 배치되므로, 이러한 영역은 신호 패드(12)와 매우 가깝게 배치될 수 있다.
이 경우, 리플로우 공정에서 접지 영역(14)의 도전성 접착제(40)와 신호 패드(12)의 도전성 접착제(40)가 연결되어 단락이 발생될 수 있다. 테스트 결과, 신호 패드(12)와 접지 영역(14)의 도포 영역(45) 간의 이격 거리가 200㎛ 미만인 경우 리플로우 과정에서 도전성 접착제(40)가 서로 연결되는 경우가 발생되는 것을 확인하였다.
따라서 본 실시예에서 도포 영역(45)은 신호 패드(12)로부터 200㎛ 이상의 거리로 이격 배치된다.
이상에서 설명한 도포 영역(45)에 대한 한정들은 인쇄 마스크(50)에서 접지용 개구들(52a)과 신호용 개구들(52a)의 배치 위치를 조정함으로써 적용될 수 있다.
이어서, (d)에 도시된 바와 같이, 기판(10) 상에 전자 소자(1)를 안착하고 리플로우(reflow) 공정을 수행하여 도전성 페이스트를 용융 및 경화시킨다. 이에 (e)에 도시된 형상의 도전성 접착제(40)가 완성된다.
본 과정에서 접지 영역(14)의 각 도포 영역(45)에 도포된 도전성 페이스트는 용융되면서 에어 패스(17)나 접지 영역(14) 외측에 배치된 부분이 표면 장력 등에 의해 접지 패드(15) 측으로 당겨지게 된다. 이로 인해 용융된 도전성 페이스트는 표면적이 확장되며 유동하게 되므로 공기와 접촉하면 표면적이 증가하여 가스의 배출이 촉진된다.
또한 용융된 도전성 페이스트에서 방출된 가스는 에어 패스(17)를 통해 접지 영역(14)의 외부로 원활하게 배출될 수 있다.
이에 용융된 도전성 페이스트는 내부의 가스를 최대한 배출하면서 도 5에 도시된 형상으로 경화되어 도전성 접착제(40)를 형성한다.
한편, 도 6은 도 4의 비교예를 나타내는 도면으로, 전술한 실시예와 다르게 도전성 페이스트를 신호 패드(12)와 접지 패드(15) 상에만 도포하는 경우를 예로 들고 있다.
도 6을 참조하면, (d)에 도시된 과정까지는 전술한 실시예와 유사하게 진행되나, 리플로우 공정이 완료된 후, 전자 소자 모듈의 신뢰성 테스트를 진행하게 되면, (e)에 도시된 바와 같이 도전성 접착제(40a) 내에 커다란 보이드가 형성되거나 도전성 접착제(40a) 접지 패드(15) 등과 분리될 수 있다. 따라서 접지 영역의 접지 패드를 다수개로 분리하더라도 도전성 페이스트의 도포 방법에 따라 오히려 접합 불량이 증가될 수 있다.
반면에, 도 4에 도시된 실시예의 제조 방법에 따르면, 도전성 접착제(40)는 상부면이 전체적으로 전자 소자(1)의 접지 단자(4)에 면접합된다. 그리고 하부면은 각각의 접지 패드(15)에 면접합되며, 접지 패드들(15) 사이의 영역은 빈 공간으로 남겨져 에어 패스(17)가 완성된다.
또한 가스를 효율적으로 배출하였기에 내부에 가스에 의한 보이드(void)의 형성을 최소화할 수 있다. 따라서 접합 신뢰성을 높일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 전자 소자 모듈
1: 전자 소자
10: 기판
12: 신호 패드
14: 접지 패드
40: 도전성 접착제
50: 인쇄 마스크

Claims (16)

  1. 서로 이격 배치되는 다수의 접지 패드를 포함하는 접지 영역을 구비하는 기판;
    상기 기판 상에 실장되며 상기 접지 영역에 접합되는 접지 단자를 구비하는 전자 소자; 및
    상기 접지 패드와 상기 접지 단자를 상호 접합하는 도전성 접착제;
    를 포함하며,
    상기 도전성 접착제의 상부면은 상기 접지 단자에 접합되는 하나의 접합면으로 구성되고, 하부면은 각각의 상기 접지 패드에 접합되는 다수의 접합면으로 구성되며,
    상기 접지 패드들 사이에는 상기 전자 소자를 상기 기판에 실장하는 과정에서 발생되는 가스가 배출되는 에어 패스가 구비되고,
    상기 에어 패스는 상기 도전성 접착제가 상기 접지 단자측을 향하여 오목하게 들어가서 형성된 아치형의 천정을 가지는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 기판은,
    상기 접지 영역 주변에 배치되는 신호 패드를 더 포함하며,
    상기 접지 패드 각각의 면적은,
    상기 신호 패드의 면적의 1배 이상, 2배 이하의 범위로 형성되는 전자 소자 모듈.
  3. 제1항에 있어서,
    상기 접지 패드들의 전체 면적은 상기 접지 영역 전체 면적의 50% 이상으로 형성되는 전자 소자 모듈.
  4. 제1항에 있어서, 상기 접지 패드들은,
    비한정(NonSolder Mask Defined, NSMD)형 패드인 전자 소자 모듈.
  5. 에어 패스에 의해 다수의 접지 패드로 구분되는 접지 영역을 구비하는 기판을 마련하는 단계;
    상기 접지 영역에 도전성 페이스트를 도포하는 단계;
    상기 도전성 페이스트 상에 전자 소자를 안착하는 단계; 및
    리플로우 공정을 수행하여 상기 도전성 페이스를 용융 및 경화시키는 단계;
    를 포함하며,
    상기 도전성 페이스트를 도포하는 단계는,
    서로 이격 배치되는 다수의 도포 영역에 상기 도전성 페이스트를 도포하는 단계를 포함하며,
    상기 다수의 도포 영역은 각각 적어도 일부가 상기 접지 패드의 외측에 배치되고,
    상기 다수의 도포 영역들 간의 이격 거리는 100㎛ 이하로 형성되는 전자 소자 모듈 제조 방법.
  6. 제5항에 있어서, 상기 다수의 도포 영역은,
    적어도 일부가 상기 에어 패스에 배치되거나, 상기 접지 영역의 외측에 배치되는 전자 소자 모듈 제조 방법.
  7. 제6항에 있어서, 상기 도전성 페이스트를 도포하는 단계는,
    개구가 구비된 인쇄 마스크를 상기 기판 상에 배치하는 단계; 및
    상기 개구를 통해 상기 도전성 페이스트를 상기 다수의 도포 영역에 도포하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  8. 제5항에 있어서,
    상기 기판은,
    상기 접지 영역 주변에 배치되며 상기 전자 소자에 구비되는 신호 단자에 접합되는 신호 패드를 더 포함하며,
    상기 도포 영역은,
    상기 신호 패드로부터 200㎛ 이상의 거리로 이격 배치되는 전자 소자 모듈 제조 방법.
  9. 제5항에 있어서,
    상기 기판은,
    상기 접지 영역 주변에 배치되며 상기 전자 소자에 구비되는 신호 단자에 접합되는 신호 패드를 더 포함하며,
    각각의 상기 도포 영역은,
    상기 신호 패드 면적의 120% 이하의 면적으로 형성되는 전자 소자 모듈 제조 방법.
  10. 삭제
  11. 제5항에 있어서, 상기 도포 영역 중 적어도 하나는,
    다수의 상기 접지 패드 상에 배치되는 전자 소자 모듈 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020190025947A 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법 KR102600022B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190025947A KR102600022B1 (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법
US16/437,410 US10950464B2 (en) 2019-03-06 2019-06-11 Electronic device module and manufacturing method thereof
CN201910962003.6A CN111668185B (zh) 2019-03-06 2019-10-11 电子装置模块以及该电子装置模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190025947A KR102600022B1 (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200107200A KR20200107200A (ko) 2020-09-16
KR102600022B1 true KR102600022B1 (ko) 2023-11-07

Family

ID=72335417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025947A KR102600022B1 (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10950464B2 (ko)
KR (1) KR102600022B1 (ko)
CN (1) CN111668185B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112616244B (zh) * 2020-12-22 2022-03-22 浙江清华柔性电子技术研究院 柔性电路板及柔性电路板制备方法
CN113271719B (zh) * 2021-06-23 2022-07-08 昆山丘钛生物识别科技有限公司 柔性电路板处理方法、装置及设备
JP2023090363A (ja) * 2021-12-17 2023-06-29 パナソニックＩｐマネジメント株式会社 実装基板
CN115515312A (zh) * 2022-11-16 2022-12-23 深圳市晶讯技术股份有限公司 芯片模组及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064721A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器および基板アセンブリ
JP2018006465A (ja) * 2016-06-29 2018-01-11 株式会社富士通ゼネラル プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2019033120A (ja) * 2017-08-04 2019-02-28 ミネベアミツミ株式会社 基板、回路基板、モータ、及び回路基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213074B2 (ja) 2010-11-04 2013-06-19 Ｎｅｃアクセステクニカ株式会社 プリント配線板及びそれに用いるパッド設計手法
KR20130009441A (ko) 2011-07-15 2013-01-23 삼성전기주식회사 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스
JP2014212276A (ja) 2013-04-22 2014-11-13 日本電波工業株式会社 複合電子部品
CN108513435A (zh) * 2018-05-30 2018-09-07 烽火通信科技股份有限公司 一种用于减小产生接地焊盘空洞的pcb结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064721A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器および基板アセンブリ
JP2018006465A (ja) * 2016-06-29 2018-01-11 株式会社富士通ゼネラル プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2019033120A (ja) * 2017-08-04 2019-02-28 ミネベアミツミ株式会社 基板、回路基板、モータ、及び回路基板の製造方法

Also Published As

Publication number Publication date
CN111668185B (zh) 2024-10-18
KR20200107200A (ko) 2020-09-16
US10950464B2 (en) 2021-03-16
US20200286746A1 (en) 2020-09-10
CN111668185A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
KR102600022B1 (ko) 전자 소자 모듈 및 그 제조 방법
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
KR102198629B1 (ko) 예비 형성된 비아를 갖는 매립 패키징
JP4312766B2 (ja) 半導体装置
TWI404114B (zh) 具有在基板上之窄互連部位之倒裝晶片互連
JP5138277B2 (ja) 配線基板およびその製造方法
KR100244965B1 (ko) 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
KR19980069147A (ko) 반도체 패키지의 구조 및 제조방법
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
JP4051570B2 (ja) 半導体装置の製造方法
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN104779236B (zh) 用于ic封装基板的倒装芯片焊盘几何结构
EP3971963A1 (en) Semiconductor package assembly
KR100487812B1 (ko) 인쇄회로기판의 미세회로패턴 제조방법
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP4114488B2 (ja) 半導体パッケージの実装構造
JP5062376B1 (ja) 電子部品実装基板の製造方法
KR20180058174A (ko) 반도체 패키지
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN109275340B (zh) 模块
JP6487315B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant