JP2018006465A - プリント配線板の製造方法、及びスクリーン印刷用マスク - Google Patents

プリント配線板の製造方法、及びスクリーン印刷用マスク Download PDF

Info

Publication number
JP2018006465A
JP2018006465A JP2016129010A JP2016129010A JP2018006465A JP 2018006465 A JP2018006465 A JP 2018006465A JP 2016129010 A JP2016129010 A JP 2016129010A JP 2016129010 A JP2016129010 A JP 2016129010A JP 2018006465 A JP2018006465 A JP 2018006465A
Authority
JP
Japan
Prior art keywords
lands
mask
solder paste
substrate
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016129010A
Other languages
English (en)
Other versions
JP6790504B2 (ja
Inventor
修 梅田
Osamu Umeda
修 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2016129010A priority Critical patent/JP6790504B2/ja
Publication of JP2018006465A publication Critical patent/JP2018006465A/ja
Application granted granted Critical
Publication of JP6790504B2 publication Critical patent/JP6790504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ボイドを低減すると共に、実装不良を抑制する。
【解決手段】基板11の一面に等間隔に配列された複数のランド12を形成する。複数のランド12にはんだペースト15を塗布する際、夫々、ランド12の一部と、ランド12の外側に跨る様にはんだペースト15を塗布する。複数のランド12に対応する位置に電子部品16の電極17を合わせて、はんだペースト15に電子部品16を載せる。
【選択図】図1

Description

本発明は、プリント配線板の製造方法、及びスクリーン印刷用マスクに関するものである。
電子部品を基板に実装する工法として、表面実装技術(SMT:Surface Mount Technology)がある。SMTでは、基板上にはんだペーストを印刷し、その上に部品を載せてから熱を加えてはんだ付けを行なう。実装面積を縮小し、高密度実装を可能にするための表面実装部品のパッケージとして、LGA(Land Grid Array)や、BGA(Ball Grid Array)といった形態がある。このパッケージはパッケージの周囲にピンがなく、はんだボールを電極とするため、はんだ量が多く、はんだ付けの際に、一般的なチップ部品と比較してボイドが発生しやすい。特許文献1では、はんだペーストを基板上の電極パッドからずらして印刷し、はんだ溶融時の濡れ性を利用したセルフアライメントによって、はんだを電極パッドに流動させることで、ボイドを低減することを提案している。
特開2015−118988号公報
はんだペーストを正規の位置からずらして印刷し、部品も正規の位置からずらしてはんだペーストの上に載せると、ボイドは低減できても、部品が正規の位置まで戻らずに実装不良になる可能性がある。
本発明の課題は、ボイドを低減すると共に、実装不良を抑制することである。
本発明の一態様に係るプリント配線板の製造方法は、複数のランドが形成された基板に対し、はんだペーストを複数あるランドの各々についてランドの一部と、ランドの外側に跨る様に塗布する工程と、複数のランドの各々の中心と、複数のランドの各々に対応した電子部品の電極の中心が重なる様に、はんだペースト上に電子部品を載せる工程と、を含む。
本発明によれば、ランドの一部と、ランドの外側に跨る様に塗布したはんだペーストは、溶融するとセルフアライメントによってランド上へと流動することになり、この流動によってボイドを排出することができる。
プリント配線板の製造方法を示す断面図である。 基板及びマスクの平面図である。 基板及びマスクの平面図である。 ボイド低減の効果を説明するグラフである。 比較例1におけるプリント配線板の製造方法を示す断面図である。 比較例1における基板及びマスクの平面図である。 比較例1における基板及びマスクの平面図である。
以下、本発明の実施形態を図面に基づいて説明する。なお、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものでない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
《第1実施形態》
《構成》
図1は、プリント配線板の製造方法を示す断面図である。
図2及び図3は、基板及びマスクの平面図である。
先ず、図1の(a)に示すように、基板11の上面に、導体からなり、等間隔に配列された複数のランド12を形成する。図2の(a)は、基板全体からBGAやLGA部品が実装される部分だけを示した基板11である。基板11は平面視で正方形であり、ランド12は円形である。ランド12は、行方向(横)及び列方向(縦)の双方に、距離Dpの間隔で、等間隔に配列されている。
次に、基板11にはんだペースト15を塗布する工程について説明する。まず、図1の(b)に示すように、ランド12の上面に、スクリーン印刷用のマスク13を載せる。マスク13は、図2(b)に示す様に、複数のランド12の各々に対応する位置に対してマスク13の中心Pから外側に向けてずらした位置に、複数の開口部14を備える。ランド12の位置は点線で示している。開口部14はランド12と同一形状である。具体的には、マスク13の中心Pを通過し基板11を縦に分割する線Lxまたは、横に分割するLyに隔てられた一対の開口部だけが、距離D1の間隔(第一の間隔)で設けられ、それ以外の開口部が、距離D1よりも小さく、且つ距離Dpと等しい距離D2の間隔(第二の間隔)で等間隔に設けられている。なお、図示を伴う実施例としてはLx及びLyの各々にで、隔てられた一対の開口部の間の距離が、それ以外より大きいと規定しているが、これに限ることなく、LxまたはLyのどちらか一方について上記距離関係になっていても同様な効果が得られる。
また、複数の開口部14の縦一列毎にその中心を通る仮想線は線Lyと平行であり、また、横一列毎にその中心を通る仮想線は線Lxと平行となっている。
図3の(a)は、基板11上にあるランド12の上面にマスク13を載せた状態の平面図である。開口部14は、ランド12に対応する正規の位置からずらしてあるため、開口部14には、ランド12、及び基板11が見えている。
はんだペースト15を基板11上に塗布する工程について説明する。まず、図示しない印刷機のスキージを使い、マスク13の開口部14を介して、はんだペースト15を塗布してから(スクリーン印刷)、図1(c)に示すように、マスク13を基板11上から離す。はんだペースト15は、各ランド12の一部と、各ランド12の夫々の外側に跨る様に塗布される。すなわち一つの開口部14から供給されるはんだペーストのうち、一部がランド12の上面に塗布され、残りが基板11の上面に塗布される。図3の(b)は、マスク13を基板11上から離した状態の平面図である。はんだペースト15を、ランド12に対応する正規の位置からずらして塗布してあるため、ランド12の一部が見えている。
次にはんだペースト15の塗布工程に続く電子部品の実装工程について説明する。図1の(d)に示すように、複数のランド12の各々の中心と、複数のランド12の各々に対応した電子部品16の各電極17の中心が重なるように、はんだペースト15の上に電子部品16を載せる。
次に、リフローによってはんだペースト15を溶融させる。溶融したはんだ18は、図1の(e)に示すように、セルフアライメントによって正規の位置へと流動することにより、各ランド12と電子部品16の各電極17とが接合される。
上記がプリント配線基板の製造方法である。
《作用効果》
次に、実施形態の作用効果について説明する。
先ず、ボイド19が発生するメカニズムについて説明する。
リフローに先立ち基板、はんだペースト、電子部品等を予備加熱するプリヒート、及びリフロー時には、はんだペースト15に含まれるフラックス等が気化し、ガスが発生する。気化したガスは、体積が膨張するため、溶融したはんだ18から排出されるものもあるが、溶融時間やはんだ形状によっては排出しきれないものもあり、この排出しきれなかったガスがボイド19となる。
ボイド19が発生しやすい条件は、溶融時間が短い、はんだ付けの面積が大きい、気化したガスが排出されにくい形状である、セルフアライメントがしにくい等がある。気化したガスが排出されにくい形状とは、LGA(Land Grid Array)や、BGA(Ball Grid Array)のように、電子部品の電極が高密度に配置されていたり、各はんだの上下が部品や基板で覆われている形状である。
次に、ボイド19を排出できるメカニズムについて説明する。
溶融したはんだ18は、ランド12及び電極17に引き寄せられ流動する。この流動時に、溶融したはんだ18が撹拌され、気化したガスが溶融したはんだ18の空気に触れる表面から排出されるため、ボイド19の滞留が抑制される。従って、溶融したはんだ18の空気に触れる表面の面積が大きくなる程、ガスの排出が促進され、ボイド19は減少する。
本発明の実施形態では、前述の通り、はんだペースト15をランド12と電極17とずらした位置に塗布する。その後、加熱によって溶融したはんだ18は、まずランド12又は電極17のいずれかに引き寄せられる。このときの溶融したはんだ18の状態を横方向から観測すると、加熱前には矩形状であったものが、引き寄せにより平行四辺形状に引き伸ばされる。これによりはんだ18の空気に触れる表面の面積が大きくなり、気化したガスの排出が促進される。
次に、電子部品16に作用する力について説明する。
はんだペースト15は、複数あるランド12の各々の中心から基板11の中心Pからランド12の中心を通る仮想線上に、中心Pから離れる方向に向けてずらしてある。続いて加熱によって溶融したはんだ18は、まず電子部品16の電極17に引き寄せられ伸ばされる。このはんだ18を引き寄せる力の反作用として電子部品16にははんだ18側に引き寄せられる力が発生する。しかし、この電子部品16に作用する力は、基板11の中心Pを境にした他方側の対称な位置にある電極17に発生する同様な力と相殺することになり、電子部品16が移動することを抑制できる。したがって、電子部品16は複数のランド12に対応する位置に留まるため、実装不良を抑制することができる。
図4は、ボイド低減の効果を説明するグラフである。
ここでは、118ピンのLGAを使用し、ランド12を1.5mmピッチとしている。そして、ずらし量(シフト量)を0mmにした場合、ボイド19の含有率は約20%程度であった。一方、ずらし量を縦方向及び横方向の双方に0.2mmずつにした場合、ボイド19の含有率は約5%程度まで低減した。また、ずらし量を行方向及び列方向の双方に0.3mmずつにした場合、ボイド19の含有率は約2.5%程度まで低減した。また、ずらし量を行方向及び列方向の双方に0.4mmずつにした場合、ボイド19の含有率は約2.5%程度のままであった。なお、接合強度、及び信頼性の観点に基づき、ボイドの含有率は、最大35%以下にする必要があり、推奨は10%以下、目標は5%以下である。
次に、比較例につて説明する。
[比較例1]
図5は、比較例1におけるプリント配線板の製造方法を示す断面図である。
図6及び図7は、比較例1における基板及びマスクの平面図である。
ここでは、上記の実施形態と異なる点のみを説明し、共通する部分については説明を省略する。この比較例1では、複数のランド12に対応する正規の位置に、はんだペースト15を塗布する場合を示している。先ず、図6(a)に示すように、ランド12は距離Dpの間隔で等間隔に配列されており、図6(b)に示すように、開口部14も距離Dpの間隔で等間隔に配列されており、全てランド12に対応する位置に配列されている。
したがって、ランド12の上面にマスク13を載せると、図7の(a)に示すように、開口部14からランド12だけが見えている。この状態で、はんだペースト15を塗布してからマスク13を剥離すると、図7の(b)に示すように、ランド12ははんだペースト15に覆われている。このように、複数のランド12に対応する正規の位置から、ずらすことなくはんだペースト15を塗布すると、リフロー時に溶融したはんだ18の側面の面積が本発明と比較し少なくなり、気化したガスの排出が十分に行われず、図5の(e)に示すように、ボイド19の含有率が上昇してしまう。
以上、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく実施形態の改変は、当業者にとって自明のことである。
11 基板
12 ランド
13 マスク
14 開口部
15 はんだペースト
16 電子部品
17 電極
18 溶融したはんだ
19 ボイド

Claims (2)

  1. 複数のランドが形成された基板に対し、はんだペーストを複数あるランドの各々について前記ランドの一部と、前記ランドの外側に跨る様に塗布する工程と、
    前記複数のランドの各々の中心と、前記複数のランドの各々に対応した電子部品の電極の中心が重なる様に、前記はんだペースト上に前記電子部品を載せる工程と、を含むことを特徴とするプリント配線板の製造方法。
  2. はんだペーストを塗布するために使用されるスクリーン印刷用マスクであって、
    予め定めた間隔で配列された複数の開口部を備え、
    前記複数の開口部は、 配列の中心を境に隔てられた一対の開口部だけが、第一の間隔で設けられ、前記一対の開口部以外の開口部が、前記第一の間隔よりも小さな第二の間隔で等間隔に設けられることを特徴とするスクリーン印刷用マスク。
JP2016129010A 2016-06-29 2016-06-29 プリント配線板の製造方法、及びスクリーン印刷用マスク Active JP6790504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016129010A JP6790504B2 (ja) 2016-06-29 2016-06-29 プリント配線板の製造方法、及びスクリーン印刷用マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129010A JP6790504B2 (ja) 2016-06-29 2016-06-29 プリント配線板の製造方法、及びスクリーン印刷用マスク

Publications (2)

Publication Number Publication Date
JP2018006465A true JP2018006465A (ja) 2018-01-11
JP6790504B2 JP6790504B2 (ja) 2020-11-25

Family

ID=60949793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129010A Active JP6790504B2 (ja) 2016-06-29 2016-06-29 プリント配線板の製造方法、及びスクリーン印刷用マスク

Country Status (1)

Country Link
JP (1) JP6790504B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000892A1 (zh) * 2018-06-27 2020-01-02 广州视源电子科技股份有限公司 感应膜的制作过程和触摸屏的制作方法
CN111668185A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 电子装置模块以及该电子装置模块的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000892A1 (zh) * 2018-06-27 2020-01-02 广州视源电子科技股份有限公司 感应膜的制作过程和触摸屏的制作方法
CN111668185A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 电子装置模块以及该电子装置模块的制造方法
KR20200107200A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10950464B2 (en) 2019-03-06 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof
KR102600022B1 (ko) * 2019-03-06 2023-11-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
JP6790504B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
KR101376888B1 (ko) 회로기판의 솔더 볼 범핑을 위한 마스크 및 그를 이용한 솔더 볼 범핑 방법
KR100440851B1 (ko) 땜납 볼 형성 방법
JP2011243683A (ja) 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
TWI446844B (zh) 印刷電路板及印刷電路板之製造方法
WO2017215488A1 (zh) 一种底部有焊端的模块
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
US20210329793A1 (en) Method for producing a circuit board arrangement, and circuit board arrangement
US20200077515A1 (en) Printed circuit board
JP2014045190A (ja) 印刷回路基板の製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP2006179519A (ja) プリント基板、同プリント基板の製造方法、及び同製造装置
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2006237367A (ja) プリント配線板
JP4381795B2 (ja) 電子部品実装方法
US8604356B1 (en) Electronic assembly having increased standoff height
JP2001085832A (ja) 電子部品実装構造とその実装方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2006261463A (ja) 電子部品の実装構造、該実装構造を備えた記録装置、電子機器、並びに電子部品の実装方法
JP2008091557A (ja) 電子部品の実装方法および実装装置
US20100230152A1 (en) Method of soldering electronic component, and electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R151 Written notification of patent or utility model registration

Ref document number: 6790504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151