KR100440851B1 - 땜납 볼 형성 방법 - Google Patents

땜납 볼 형성 방법 Download PDF

Info

Publication number
KR100440851B1
KR100440851B1 KR10-2000-0052262A KR20000052262A KR100440851B1 KR 100440851 B1 KR100440851 B1 KR 100440851B1 KR 20000052262 A KR20000052262 A KR 20000052262A KR 100440851 B1 KR100440851 B1 KR 100440851B1
Authority
KR
South Korea
Prior art keywords
solder
printing
solder layer
paste
layer
Prior art date
Application number
KR10-2000-0052262A
Other languages
English (en)
Other versions
KR20010030261A (ko
Inventor
사노야스시
Original Assignee
마이크로.텍 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로.텍 가부시끼가이샤 filed Critical 마이크로.텍 가부시끼가이샤
Publication of KR20010030261A publication Critical patent/KR20010030261A/ko
Application granted granted Critical
Publication of KR100440851B1 publication Critical patent/KR100440851B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 스크린 인쇄에 의해 보다 높은 땜납 볼(범프)을 형성하려는 것이다.
제1 인쇄 공정(S10)에 의해 제1층째의 땜납층을 인쇄한다. 다음에, 건조 공정(S20)에 있어서 건조시킨 후, 제2 인쇄 공정(S30)에 있어서 제1층째의 땜납층 위에 제2층째의 땜납층을 인쇄한다. 마지막으로, 리플로우 처리 공정(S40)에 있어서 리플로우 처리를 행하여 제1층째와 제2층째의 땜납층을 용융하고, 구형으로 고화시켜 땜납 볼(범프)을 형성한다. 땜납 페이스트를 적층 인쇄하므로, 땜납 페이스트의 양이 많아져서 높은 땜납 볼(범프)을 형성할 수 있다.

Description

땜납 볼 형성 방법{A Method for Forming Solder Ball}
본 발명은 BGA(볼 그리드 어레이) 등의 기판(공작물)에 대하여 땜납 볼을 형성하는 땜납 볼 형성 방법에 관한 것이다.
도12는 BGA(51)의 사시도이다.
BGA(51)에는 복수의 땜납 볼(범프)(45)이 배열 형성되어 있다. 땜납 볼(범프)(45)은 소정의 피치(P)로 등간격으로 배열되어 있다. 이들 땜납 볼(범프)(45)을 형성하는 방법으로서, 인쇄 마스크를 이용하여 공작물의 전극 상에 땜납 페이스트를 스크린 인쇄한 후, 이 땜납 페이스트를 리플로우 처리하여 전극 상에 땜납 볼(범프)을 형성하는 기술이 공지되어 있다. 최근, 전자 부품의 고밀도화에 따라 땜납 볼(범프)의 피치(P)가 작아지고, 인쇄 마스크의 개구 크기(D)를 작게 해야 한다는 요구가 높아지고 있다. 또한, BGA(51)를 다른 기판에 납땜하는 경우에 땜납 볼(범프)의 높이(H)는 보다 높은 것이 요구되고 있다. 그 이유는 땜납 볼(범프)의 높이(H)가 높은 편이 BGA(51)가 납땜되는 기판의 휨이나 비틀림 등에 따른 기판의 고저차 및 BGA(51) 자체의 기판의 휨이나 비틀림 등에 따른 기판 표면의 고저차를 한층 더 흡수하고, 또한 열팽창량의 차를 흡수하여 모든 땜납 볼(범프)(45)을 확실하게 전기적으로 접속할 수 있기 때문이다. 이에 따라, BGA(51)의 전극 상에 도포되는 땜납 페이스트의 양을 가능한 한 많게 하여, 땜납 볼(범프)의 높이(H)를 높게 해야 한다.
도13의 (a) 내지 (c)는 종래의 스크린 인쇄에 의한 땜납 볼(범프)(45)의 형성 순서를 도시한 도면이다.
공작물(31)에는 전극(33)이 배치되어 있다. 전극(33)의 주위에는 레지스트(34)가 배치되어 있다. 인쇄 마스크(21)에는 전극(33)에 대응하여 개구부(23)가 형성되어 있다. 공작물(31)에 인쇄 마스크(21)가 중합되고, 스퀴지(25)의 화살표 방향으로의 이동에 의해 땜납 페이스트(24)가 공작물(31)의 표면에 인쇄된다. 도13의 (a)는 인쇄 상태를 나타내고 있다. (b)는 공작물(31)로부터 인쇄 마스크(21)를 박리한 인쇄 후의 상태를 나타내고 있다. (c)는 리플로우 처리를 행한 결과, 땜납 페이스트(24)에 의해 땜납 볼(범프)(45)이 형성된 경우를 나타내고 있다. (c)에 도시한 땜납 볼(범프)의 높이(H)를 크게 하기 위해서는 (a)에 도시한 인쇄 마스크의 두께(W)를 두껍게 해야 한다. 그러나, 인쇄 마스크의 두께(W)를 두껍게 하면 할수록, 인쇄 마스크의 측벽과 땜납 페이스트(24)의 밀착력이 높아져서 인쇄 마스크(21)를 공작물(31)로부터 박리할 때 땜납 페이스트(24)가 공작물(31)에 남아 있지 못하고 인쇄 마스크(21)와 함께 박리되게 되어 인쇄 불량의 상태로 되어 버린다. 인쇄 마스크의 두께(W)를 두껍게 한 경우에는 땜납 페이스트(24)의 점도를 작게 하면 되는데, 땜납 페이스트(24)의 점도를 작게 함으로써 스크린 인쇄 후에 땜납 페이스트(24)가 전극(33)의 주위로 확산되게 되어 인접한 땜납 페이스트(24) 끼리가 달라붙어 버려서 전기적 접속 불량, 또는 땜납 브릿지의 발생 등의 문제점을 초래하게 된다.
본 발명의 적합한 실시 형태는 공작물에 대하여 스크린 인쇄에 의해 땜납 볼(범프)을 형성하는 경우, 공작물의 전극 상에 도포되는 땜납 페이스트의 양을 가능한 한 많게 하여 보다 높은 땜납 볼(범프)을 형성할 수 있는 땜납 볼(범프) 형성 방법을 제공하는 것을 목적으로 한다.
또한, 땜납 페이스트의 양을 가능한 한 많게 해도 땜납 브릿지가 발생하기 어려운 땜납 볼(범프)의 형성 방법을 제공하는 것을 목적으로 한다.
도1은 본 발명의 땜납 볼(범프) 형성 방법의 일 실시 형태를 도시한 흐름도.
도2는 인쇄 마스크와 공작물의 부분 사시도.
도3은 제1 실시 형태의 인쇄 조건을 나타낸 도면.
도4의 (a) 내지 (f)는 제1 실시 형태의 각 공정의 상태를 도시한 도면.
도5는 제2 실시 형태의 인쇄 조건을 나타낸 도면.
도6의 (a) 내지 (d)는 제2 실시 형태의 각 공정의 상태를 도시한 도면.
도7의 (a) 내지 (d)는 인쇄 마스크의 개구 크기가 동일한 경우의 위치 어긋남을 일으킨 경우의 적층 인쇄의 상태를 도시한 도면.
도8은 제3 실시 형태의 인쇄 조건을 나타낸 도면.
도9의 (a), (b)는 제3 실시 형태의 각 공정의 상태를 도시한 도면.
도10은 제4 실시 형태의 인쇄 조건을 나타낸 도면.
도11은 본 발명의 실시예를 나타낸 도면.
도12는 BGA의 사시도.
도13의 (a) 내지 (c)는 종래의 땜납 볼(범프) 형성 방법을 도시한 상태도.
<도면의 주요 부분에 대한 부호의 설명>
21, 26 : 인쇄 마스크
23 : 개구부
24, 27 : 땜납 페이스트
25 : 스키지
31 : 공작물
33 : 전극
34 : 레지스트
43 : 제1 땜납층
44 : 제2 땜납층
45 : 땜납 볼(범프)
51 : BGA
B : 땜납 볼(범프)의 직경
D, D1, D2 : 인쇄 마스크의 개구 크기
E : 전극의 직경
F : 제1 땜납층의 크기
H : 땜납 볼(범프)의 높이
N, N1, N2 : 땜납 페이스트의 점도
P : 땜납 볼(범프)의 피치
Q : 전극의 피치
S10 : 제1 인쇄 공정
S20 : 건조 공정
S30 : 제2 인쇄 공정
S40 : 리플로우 처리 공정
W, W1, W2 : 인쇄 마스크의 두께
본 발명에 관한 땜납 볼(범프) 형성 방법은, 공작물의 전극에 땜납 페이스트를 이용하여 땜납 볼(범프)을 형성하는 땜납 볼(범프) 형성 방법에 있어서,
공작물의 전극 상에 땜납 페이스트를 적재하여 제1 땜납층을 형성하는 제1 땜납층 형성 공정과,
제1 땜납층 형성 공정 후, 공작물의 전극 상에 형성된 제1 땜납층 위에 땜납 페이스트를 적재하여 제2 땜납층을 형성하는 제2 땜납층 형성 공정과,
제2 땜납층 형성 공정 후, 리플로우 처리에 의해 제1층째와 제2층째의 땜납층의 땜납을 가열 용융 고화시켜 땜납 볼(범프)을 형성하는 공정을 구비한 것을 특징으로 한다.
상기 제1 땜납층 형성 공정과 제2 땜납층 형성 공정은 인쇄 마스크를 이용하여 땜납 페이스트를 스크린 인쇄하는 것을 특징으로 한다.
상기 제2 땜납층 형성 공정은 제1 땜납층 형성 공정에서 이용한 인쇄 마스크의 개구 크기보다 작은 개구 크기를 갖는 인쇄 마스크를 이용하는 것을 특징으로 한다.
상기 제2 땜납층 형성 공정은 제1 땜납층 형성 공정에서 이용한 인쇄 마스크의 두께보다 두꺼운 두께를 갖는 인쇄 마스크를 이용하는 것을 특징으로 한다.
상기 제2 땜납층 형성 공정은 제1 땜납층 형성 공정에서 이용한 땜납 페이스트의 점도보다 작은 점도의 땜납 페이스트를 이용하는 것을 특징으로 한다.
<제1 실시 형태>
도1은 본 발명의 땜납 볼(범프) 형성 방법의 일 실시 형태에 있어서의 동작 흐름도를 도시한 도면이다.
도2는 인쇄 마스크(21)와 공작물(31)의 부분 사시도이다.
도3은 제1 인쇄 공정(S10)과 제2 인쇄 공정(S30)의 인쇄 조건 비교도이다.
도4의 (a) 내지 (f)는 각 공정의 상태를 도시한 도면이다.
도2에 도시한 바와 같이, 공작물(31)에는 복수의 전극(33)이 노출되어 있다. 이들 전극(33)은 동일한 직경(E)을 갖고 있고, 동일한 피치(Q)로 배열되어 있다. 한편, 인쇄 마스크(21)는 전극(33)에 대응하여 복수의 개구부(23)를 갖고 있다. 인쇄 마스크(21)는 메시가 없는 금속 마스크, 또는 플라스틱 마스크를 이용하는 것이 바람직하다. 메시가 있는 것보다도 메시가 없는 쪽이 땜납 페이스트를 다량 인쇄할 수 있기 때문이다. 이들 개구부(23)는 동일한 개구 크기(D)를 갖고 있다.또한, 이들 개구부(23)는 동일한 피치(P)(P=Q)로 배열되어 있다. 인쇄 마스크의 개구 크기(D)는 전극의 직경(E)과 동일하거나 또는 달라도 상관없다. 인쇄할 땜납 페이스트의 양을 많게 하기 위해서는 인쇄 마스크의 개구 크기(D)는 큰 편이 바람직하다. 그러나, 너무 크게 하면 인접한 땜납 페이스트 끼리 달라붙게 되어 땜납 브릿지 등의 장해를 일으키기 쉬워진다. 인쇄 마스크의 두께(W)는 땜납 페이스트가 전극(33)에 남아 있을 수 있는 범위에서 가능한 한 두꺼운 편이 바람직하다. 인쇄 마스크의 두께(W)와 인쇄 마스크의 개구 크기(D)와 땜납 페이스트의 점도(N)의 관계는 상대적인 것으로, 어느 하나의 값의 변경에 따라서 다른 값을 변경할 필요가 발생하는 경우가 많다.
이 실시 형태에 있어서는 도3에 나타낸 바와 같이, 제1 인쇄 공정(S10)과 제2 인쇄 공정(S30)에 이용하는 인쇄 조건은 동일한 것으로 한다. 즉, 제1 인쇄 공정(S10)과 제2 인쇄 공정(S30)에 있어서 이용하는 인쇄 마스크와 땜납 페이스트는 완전히 동일한 제품을 이용하는 것으로 한다.
이하, 도1과 도4의 (a) 내지 (f)를 이용하여 동작을 구체적으로 설명한다.
제1 인쇄 공정(S10)에 있어서는, 우선 S11에서 스크린 인쇄기에 공작물을 반입한다. S12에 있어서, 공작물을 스크린 인쇄기의 테이블에 위치 결정한다. S13에 있어서, 공작물에 대하여 인쇄 마스크(21)를 이용하여 스크린 인쇄를 행한다. 도4의 (a)는 이 인쇄 상태를 나타내고 있다. 이 인쇄에 의해, 전극(33) 상에 땜납 페이스트(24)가 인쇄된다. 다음에, S14에 있어서, 스크린 인쇄기로부터 공작물을 반출한다. 도4의 (b)는 스크린 인쇄 후의 공작물(31)에 제1 땜납층(43)이 형성된 경우를 나타내고 있다. 그 후, 땜납 페이스트가 액상(페이스트형)이므로, 땜납 페이스트가 주위로 확산되어 제1 땜납층(43)의 크기(F)는 인쇄 마스크의 개구 크기(D)보다도 커진다.
다음에, 건조 공정(S20)에 있어서, 스크린 인쇄된 공작물(31)을 건조시킨다. 이 건조에 의해 도4의 (c)에 도시한 바와 같이, 땜납 페이스트가 전극(33)의 주위로 확산된 상태에서 땜납 페이스트가 고화된다. 도4의 (c)에 도시한 제1 땜납층의 크기(F)는 인쇄 마스크의 개구 크기(D)보다도 커지며, 약 10 % 내지 20 % 크기가 커진다. 이 크기의 증가량은 땜납 페이스트(24)의 점도가 크면 작아지고, 점도가 작으면 커진다. 제1 땜납층의 크기(F)가 너무 크면 인접한 제1 땜납층과 접촉하여, 땜납 브릿지의 원인으로 되어 버린다. 따라서, 건조 공정(S20) 후에 형성되는 제1 땜납층의 크기(F)의 크기를 고려하여 인쇄 마스크의 개구 크기(D)와 땜납 페이스트의 점도(N)를 미리 설정해 두어야 한다.
다음에, 제2 인쇄 공정(S30)에 있어서, 제1 인쇄 공정(S10)에서 행한 S11 내지 S14까지의 동작과 같은 동작을 S31 내지 S34에 있어서 실행한다. S32에 있어서의 공작물의 위치 결정은 전회에 인쇄한 부위와 완전히 동일한 부위에 개구부(23)가 위치하도록 정확하게 위치 결정을 행한다. 도4의 (d)는 S33의 제2층째의 땜납층의 인쇄 상태를 나타내고 있다. 도4의 (e)는 스크린 인쇄 후의 상태를 나타내고 있으며, 제1 땜납층(43) 위에 제2 땜납층(44)이 중합되어 인쇄되어 있는 상태를 나타내고 있다. 제1 땜납층(43)의 형상은 돔형을 하고 있고, 그 위에 인쇄 마스크(21)의 개구부(23)가 중합되므로, 돔형의 제1 땜납층(43)의 상부가 인쇄 마스크(21)의 개구부(23)에 들어가게 되어 인쇄 마스크(21)의 개구부(23)의 체적 전체의 양만큼 땜납 페이스트(24)가 충전되지 않는다. 인쇄 마스크(21)의 개구부(23)의 체적을 1.0으로 하면, 약 0.5 정도는 땜납 페이스트가 충전되어 인쇄된다.
다음에, 리플로우 처리 공정(S40)에 있어서, 리플로우 처리가 행해진다. 제1 땜납층(43)과 제2 땜납층(44)은 리플로우 처리에 의해 가열 용융되어 일체로 되고, 그 후 냉각됨으로써 고화되며, 표면 장력에 의해 구형의 땜납 볼(범프)(45)을 형성한다. 땜납 볼(범프)의 높이(H)는 2층 인쇄하고 있으므로, 땜납 페이스트의 양이 약 1.5배 정도가 되어 보다 높은 것으로 된다.
또한, 제1 땜납층(43) 위에 제2 땜납층(44)을 인쇄하고 있고, 제1 땜납층(43)과 제2 땜납층(44)은 동일한 땜납 페이스트이므로, 제1 땜납층(43)과 제2 땜납층(44)은 서로 흡착력을 갖게 되어 제1 땜납층의 크기(F) 이상으로 제2 땜납층(44)이 넓어질 가능성이 적다. 즉, 제2 땜납층(44)에 사용되고 있는 용제는 건조하여 고화되어 있는 제1 땜납층(43)에 흡수되기 쉬우므로, 제2 땜납층(44)이 주위로 넓어지려고 해도 용제가 제1 땜납층(43)에 흡수되어 버리므로, 제2 땜납층(44)은 주위로 넓어지기 어렵고, 제2 땜납층(44)은 제1 땜납층(43)의 상부에 완전히 적층된 형태로 인쇄된다. 이로써, 땜납 페이스트의 양이 1.5배가 된 경우라도, 제1 땜납층의 크기(F)의 크기 이상으로 땜납 페이스트가 확산되지 않아 땜납 브릿지를 형성할 위험이 적어진다.
<제2 실시 형태>
도5는 제1 인쇄 공정(S10)과 제2 인쇄 공정(S30)의 인쇄 조건중, 인쇄 마스크의 개구 크기(D)를 변화시킨 경우를 나타내고 있다. 도5에 나타낸 바와 같이, 제1 인쇄 공정(S10)에 이용하는 인쇄 마스크의 개구 크기(D1)보다 제2 인쇄 공정(S30)에 이용하는 인쇄 마스크의 개구 크기(D2)를 작게 함으로써, 많은 땜납량을 제2 인쇄 공정에서 얻을 수 있다. 전술한 바와 같이, 제1 땜납층(43)은 돔형의 형상을 하고 있고, 제2 인쇄 공정(S30)에 있어서 제1 인쇄 공정(S10)과 개구 크기가 같은 인쇄 마스크를 이용하면, 돔형의 제1 땜납층(43)의 상부가 인쇄 마스크의 개구부에 들어가게 되어 땜납 페이스트의 양이 반감될 가능성이 있다. 그래서, 제2 인쇄 공정(S30)의 개구 크기를 작게 함으로써 개구부에 들어가는 돔형의 제1 땜납층(43)의 상부가 적어지고, 개구부의 대략 전체 체적량 만큼 땜납 페이스트를 충전할 수 있어 다량의 땜납 페이스트를 인쇄할 수 있다.
또한, 도7의 (a) 내지 (d)에 도시한 바와 같이, 인쇄 마스크(21)와 공작물(31)의 위치 결정이 정확하게 행해지지 않는 경우는 땜납 페이스트(24)가 제1 땜납층(43)의 한 쪽으로 어긋나서 인쇄되게 되는데, 제1 인쇄 공정(S10)에 이용하는 인쇄 마스크의 개구 크기(D1)보다 제2 인쇄 공정(S30)에 이용하는 인쇄 마스크의 개구 크기(D2)를 작게 함으로써, 제1 땜납층(43) 상에 땜납 페이스트(24)가 인쇄된다는 잇점도 있다.
<제3 실시 형태>
도8은 인쇄 조건중, 인쇄 마스크의 두께(W)와 땜납 페이스트의 점도(N)를 변화시킨 경우를 나타내고 있다.
도8은 제1 인쇄 공정(S10)에 비해 제2 인쇄 공정(S30)의 경우는 인쇄 마스크의 두께(W)를 두껍게 하고 땜납 페이스트의 점도(N)를 낮게 한 경우를 나타내고 있다.
도9의 (a), (b)는 인쇄 상태를 나타내고 있다.
도9의 (a)의 인쇄 마스크의 두께(W1)보다도 도9의 (b)의 인쇄 마스크의 두께(W2) 쪽이 두껍다(W2>W1). 이렇게 함으로써, 보다 많은 땜납 페이스트를 적층 인쇄할 수 있다. 또한, 인쇄 마스크(26)의 인쇄 마스크의 두께(W2)가 두꺼워짐으로써, 땜납 페이스트(27)의 점도를 낮게 한다(N2>Nl). 땜납 페이스트(27)의 점도(N)를 땜납 페이스트(24)의 점도(N1)보다 낮게 함으로써, 인쇄 마스크의 두께(W2)를 두껍게 해도 땜납 페이스트(27)가 제1 땜납층(43)에 남게 하고 있다. 이 실시 형태와 같이, 인쇄 마스크의 두께(W)를 두껍게 하고 땜납 페이스트의 점도(N)를 낮게 한 경우라도, 제2 땜납층(44)의 땜납 페이스트(27)는 제1 땜납층(43) 상에 인쇄되므로, 땜납 페이스트(27)와 제1 땜납층(43)의 흡착력이 인쇄 마스크(26)와 땜납 페이스트(27)의 흡착력보다도 커짐으로써, 땜납 페이스트(27)는 확실하게 제1 땜납층(43) 상에 남겨진다. 또한, 땜납 페이스트의 점도(N)가 낮아도 제1 땜납층(43) 상에 인쇄되므로, 땜납 페이스트(27)의 용제는 제1 땜납층(43)에 흡수되며, 제1 땜납층(43)의 주위로 땜납 페이스트(27)가 확산되는 것을 방지해 준다.
이 실시 형태에 제시한 바와 같이, 인쇄 마스크의 두께(W)를 두껍게 함으로써 땜납 페이스트의 양을 더욱 많게 할 수 있고, 보다 높은 땜납 볼(범프)을 형성할 수 있다.
<제4 실시 형태>
도10은 제2 실시 형태와 제3 실시 형태의 양 쪽을 실행하는 경우를 나타내고 있다. 즉, 인쇄 조건중, 인쇄 마스크의 개구 크기(D)와 인쇄 마스크의 두께(W)와 땜납 페이스트의 점도(N)를 변화시키는 경우를 나타내고 있다.
도10에 나타낸 경우는 인쇄의 위치 어긋남이 발생해도 볼(범프)의 높이 편차를 작게 할 수 있는 동시에 보다 많은 땜납 페이스트를 인쇄할 수 있고, 땜납 볼(범프)의 높이를 높게 할 수 있다.
또, 도시되어 있지는 않지만, 인쇄 마스크의 두께(W)만을 변화시키는 경우, 또는 땜납 페이스트의 점도(N)만을 변화시키는 경우라도 상관없다. 또한, 도시되어 있지는 않지만, 그 밖의 인쇄 조건을 변경하는 경우라도 상관없다.
상기 실시 형태에 있어서는 개구부(23)와 전극(33)의 형상이 모두 원형의 경우를 제시했지만, 형상은 원형으로 한정하지 않고 타원형, 사각형, 다각형 또는 불규칙한 형상을 하고 있는 경우라도 상관없다. 또한, 개구부(23)와 전극(33)의 형상이 달라도 좋다.
또한, 상기 실시 형태에 있어서는 개구부(23)와 전극(33)이 규칙적으로 배열되어 있는 경우를 제시했지만, 불규칙하게 배치되어 있는 경우라도 상관없다.
또한, 상기 실시 형태에 있어서는 제1층째와 제2층째의 인쇄를 행하는 경우를 제시했지만, 제3층째의 인쇄를 행하는 경우라도 상관없다. 또한, 3층 이상의 인쇄를 행하는 경우라도 상관없다.
또한, 상기 실시 형태에 있어서는 스크린 인쇄함으로써 제1 땜납층(43)과 제2 땜납층(44)을 형성하는 경우를 제시했지만, 스크린 인쇄 이외의 방법으로 제1 땜납층(43) 또는 제2 땜납층(44)을 형성해도 상관없다. 디스펜스의 방법을 이용하거나, 잉크 제트법을 이용함으로써 제1 땜납층(43) 또는 제2 땜납층(44)을 형성해도 상관없다.
도11은 구체예를 나타낸 도면이다.
제1 인쇄 공정(S10)에 있어서는 인쇄 마스크의 개구 크기(D)=0.8 mm, 인쇄 마스크의 두께(W)=0.25 mm인 인쇄 마스크를 이용하고, 제2 인쇄 공정(S30)에 있어서는 인쇄 마스크의 개구 크기(D)=0.7 mm, 인쇄 마스크의 두께(W)=0.25 mm인 인쇄 마스크를 이용한 경우, 땜납 볼(범프)의 피치(P)=1.0 mm, 땜납 볼(범프)의 직경(B)=0.5 mm, 땜납 볼(범프)의 높이(H)=0.4 mm인 땜납 볼(범프)을 형성할 수 있다.
본 발명은, 땜납 페이스트를 적층 인쇄하여 땜납 볼의 높이를 보다 높게 하면서도, 땜납 페이스트의 확산에 의해 땜납 브릿지가 형성될 위험은 적은 땜납 볼 형성 방법을 제공한다.

Claims (5)

  1. 공작물의 전극에 땜납 페이스트를 이용하여 땜납 볼을 형성하는 땜납 볼 형성 방법에 있어서,
    공작물의 전극 상에 땜납 페이스트를 적재하여 제1 땜납층을 형성하는 제1 땜납층 형성 공정과,
    제1 땜납층 형성 공정 후, 상기 제1 땜납층의 땜납을 용융시키는 일 없이 공작물의 전극 상에 적재된 땜납 페이스트를 고화시키기 위해 공작물을 건조시키는 건조 공정과,
    건조 공정 후, 공작물의 전극 상에 형성된 제1 땜납층 위에 땜납 페이스트를 적재하여 제2 땜납층을 형성하는 제2 땜납층 형성 공정과,
    제2 땜납층 형성 공정 후, 리플로우 처리에 의해 제1층째와 제2층째의 땜납층의 땜납을 가열 용융 고화시켜 땜납 볼을 형성하는 공정을 구비한 것을 특징으로 하는 땜납 볼 형성 방법.
  2. 제1항에 있어서, 상기 제1 땜납층 형성 공정과 제2 땜납층 형성 공정은 인쇄 마스크를 이용하여 땜납 페이스트를 스크린 인쇄하는 것을 특징으로 하는 땜납 볼 형성 방법.
  3. 제2항에 있어서, 상기 제2 땜납층 형성 공정은 제1 땜납층 형성 공정에서 이용한 인쇄 마스크의 개구 크기보다 작은 개구 크기를 갖는 인쇄 마스크를 이용하는 것을 특징으로 하는 땜납 볼 형성 방법.
  4. 제2항에 있어서, 상기 제2 땜납층 형성 공정은 제1 땜납층 형성 공정에서 이용한 인쇄 마스크의 두께보다 두꺼운 두께를 갖는 인쇄 마스크를 이용하는 것을 특징으로 하는 땜납 볼 형성 방법.
  5. 제2항에 있어서, 상기 제2 땜납층 형성 공정은 제1 땜납층 형성 공정에서 이용한 땜납 페이스트의 점도보다 낮은 점도의 땜납 페이스트를 이용하는 것을 특징으로 하는 땜납 볼 형성 방법.
KR10-2000-0052262A 1999-09-06 2000-09-05 땜납 볼 형성 방법 KR100440851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25210099A JP3403677B2 (ja) 1999-09-06 1999-09-06 半田ボール形成方法
JP99-252100 1999-09-06

Publications (2)

Publication Number Publication Date
KR20010030261A KR20010030261A (ko) 2001-04-16
KR100440851B1 true KR100440851B1 (ko) 2004-07-19

Family

ID=17232522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0052262A KR100440851B1 (ko) 1999-09-06 2000-09-05 땜납 볼 형성 방법

Country Status (5)

Country Link
US (1) US6264097B1 (ko)
EP (1) EP1081990A3 (ko)
JP (1) JP3403677B2 (ko)
KR (1) KR100440851B1 (ko)
TW (1) TWI239799B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
SE518642C2 (sv) * 2000-07-11 2002-11-05 Mydata Automation Ab Förfarande, anordning för att förse ett substrat med visköst medium, anordning för korrigering av applikationsfel samt användningen av utskjutnings- organ för korrigering av appliceringsfel
SE518640C2 (sv) * 2000-07-11 2002-11-05 Mydata Automation Ab Förfarande, anordning för applicering av ett visköst medium på ett substrat, anordning för applicering av ytterligare visköst medium samt användningen av screentryckning
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US6555296B2 (en) * 2001-04-04 2003-04-29 Siliconware Precision Industries Co., Ltd. Fine pitch wafer bumping process
KR100424168B1 (ko) * 2001-06-07 2004-03-24 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
TWI285069B (en) * 2004-05-26 2007-08-01 Advanced Semiconductor Eng Screen printing method of forming conductive bumps
US7331503B2 (en) * 2004-10-29 2008-02-19 Intel Corporation Solder printing process to reduce void formation in a microvia
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
JP4749791B2 (ja) * 2005-07-29 2011-08-17 新日鉄マテリアルズ株式会社 はんだボールの製造方法
KR100746365B1 (ko) * 2005-12-14 2007-08-06 삼성전기주식회사 플립칩 실장용 기판의 제조방법
US20080182398A1 (en) * 2007-01-30 2008-07-31 Carpenter Burton J Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
US20100029074A1 (en) * 2008-05-28 2010-02-04 Mackay John Maskless Process for Solder Bump Production
EP2304783A1 (en) * 2008-05-28 2011-04-06 MVM Technologies, Inc. Maskless process for solder bumps production
US9426901B2 (en) 2011-10-12 2016-08-23 General Electric Company Patterning method for component boards
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
US9461008B2 (en) * 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
TWI610603B (zh) * 2013-07-23 2018-01-01 陳彥毅 錫膏印刷製程之改良
JP2016058665A (ja) 2014-09-12 2016-04-21 株式会社Ｓｃｒｅｅｎホールディングス 基板洗浄方法および基板洗浄装置
CN105489511B (zh) * 2015-11-30 2019-01-25 苏州瑞而美光电科技有限公司 标径bga封装金属焊球的制备方法及模具
DE102020129830A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150031A (ja) * 1988-11-30 1990-06-08 Fujitsu Ltd はんだバンプの形成方法
JPH07193159A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 半導体装置
KR19980054344A (ko) * 1996-12-27 1998-09-25 문정환 표면 실장형 반도체 패키지 및 그 제조 방법
KR0163975B1 (ko) * 1994-12-06 1999-04-15 정장호 혼성 집접회로용 고밀도 수동소자 실장구조 및 그의 실장방법
KR19990051221A (ko) * 1997-12-19 1999-07-05 김영환 볼 그리드 어레이 패키지의 솔더 볼 형성방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5234149A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Debondable metallic bonding method
US5640051A (en) * 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
JP3008768B2 (ja) * 1994-01-11 2000-02-14 松下電器産業株式会社 バンプの形成方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP2671851B2 (ja) * 1995-02-21 1997-11-05 日本電気株式会社 プリント配線板の製造方法
US5656933A (en) * 1995-02-24 1997-08-12 The United States Of America As Represented By The Secretary Of The Navy Solder paste and residue measurement system
TW336371B (en) * 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5597110A (en) * 1995-08-25 1997-01-28 Motorola, Inc. Method for forming a solder bump by solder-jetting or the like
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US6042953A (en) * 1996-03-21 2000-03-28 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
US5735452A (en) * 1996-06-17 1998-04-07 International Business Machines Corporation Ball grid array by partitioned lamination process
US5938106A (en) * 1996-08-01 1999-08-17 International Business Machines Corporation Method and apparatus for applying solder and forming solder balls on a substrate
US5803344A (en) * 1996-09-09 1998-09-08 Delco Electronics Corp. Dual-solder process for enhancing reliability of thick-film hybrid circuits
US6000603A (en) * 1997-05-23 1999-12-14 3M Innovative Properties Company Patterned array of metal balls and methods of making
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6012231A (en) * 1997-12-08 2000-01-11 Micron Technology, Inc. Soldered integrated circuit connections

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150031A (ja) * 1988-11-30 1990-06-08 Fujitsu Ltd はんだバンプの形成方法
JPH07193159A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 半導体装置
KR0163975B1 (ko) * 1994-12-06 1999-04-15 정장호 혼성 집접회로용 고밀도 수동소자 실장구조 및 그의 실장방법
KR19980054344A (ko) * 1996-12-27 1998-09-25 문정환 표면 실장형 반도체 패키지 및 그 제조 방법
KR19990051221A (ko) * 1997-12-19 1999-07-05 김영환 볼 그리드 어레이 패키지의 솔더 볼 형성방법

Also Published As

Publication number Publication date
JP2001077144A (ja) 2001-03-23
JP3403677B2 (ja) 2003-05-06
TWI239799B (en) 2005-09-11
EP1081990A2 (en) 2001-03-07
US6264097B1 (en) 2001-07-24
EP1081990A3 (en) 2002-03-20
KR20010030261A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
KR100440851B1 (ko) 땜납 볼 형성 방법
US5534127A (en) Method of forming solder bumps on electrodes of electronic component
US8299368B2 (en) Interconnection element for electric circuits
US5255839A (en) Method for solder application and reflow
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
US6514845B1 (en) Solder ball contact and method
US6114769A (en) Solder paste brick
JPH08195548A (ja) 電子部品実装方法
US20020092886A1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
US6610430B1 (en) Method of attaching a device to a circuit board
JPH04314355A (ja) チップキャリア及びその半田付け方法
JPH07131139A (ja) 電子部品用配線基板
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2001230537A (ja) ハンダバンプの形成方法
JP2005142497A (ja) 電子部品及び電子部品の実装方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP3961876B2 (ja) 半導体装置用はんだバンプの製造方法
JP3341616B2 (ja) 半田バンプの形成方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
US20030009878A1 (en) Method for attaching an electronic component to a substrate
JP3528919B2 (ja) ボールグリッドアレイ集積回路実装方法
JP2001085832A (ja) 電子部品実装構造とその実装方法
JPH09326412A (ja) ハンダボールの取り付け方法
KR100426391B1 (ko) 금속 범프의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee