KR20130009441A - 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스 - Google Patents

반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스 Download PDF

Info

Publication number
KR20130009441A
KR20130009441A KR1020110070560A KR20110070560A KR20130009441A KR 20130009441 A KR20130009441 A KR 20130009441A KR 1020110070560 A KR1020110070560 A KR 1020110070560A KR 20110070560 A KR20110070560 A KR 20110070560A KR 20130009441 A KR20130009441 A KR 20130009441A
Authority
KR
South Korea
Prior art keywords
substrate
air path
semiconductor substrate
pad
ground pad
Prior art date
Application number
KR1020110070560A
Other languages
English (en)
Inventor
진세민
김정우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110070560A priority Critical patent/KR20130009441A/ko
Publication of KR20130009441A publication Critical patent/KR20130009441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스에 관한 것이다. 본 발명의 하나의 모습에 따라, 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판에 있어서, 플랫 패키지 칩 하부와 전기적 연결되도록 기판 중심영역에 형성되되, 제1 에어 패스를 구비하며 제1 에어 패스에 의해 구획 분할된 그라운드 패드; 기판 주변영역에 형성되며 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드; 및 그라운드 패드와 단자 패드가 노출되도록 기판 주변영역에 도포되되, 그라운드 패드와의 사이에 제1 에어 패스에 연결된 오픈 구간을 형성하는 솔더레지스트영역; 을 포함하여 이루어지는 반도체 기판이 제안된다. 또한, 반도체 기판 제조 방법 및 반도체 기판을 포함하는 플랫 패키지 칩 디바이스가 제안된다.

Description

반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스{SEMICONDUCTOR SUBSTRATE, METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE AND FLAT PACKAGE CHIP DEVICE}
본 발명은 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스에 관한 것이다. 구체적으로는 반도체 기판 상에 플랫 패키지 칩을 실장하기 위한 솔더링 과정에서 생성된 솔더 내의 플럭스 및/또는 에어가 쉽게 빠져나올 수 있는 통로를 제공하는 반도체 기판과 그 반도체 기판의 제조방법, 그리고 그러한 반도체 기판에 플랫 패키지 칩이 실장된 플랫 패키지 칩 디바이스에 관한 것이다.
반도체 기판의 넓은 면적의 패드 상에 반도체 칩을 실장하는 경우, 반도체 칩 실장을 위한 솔더링 과정에서 솔더 내의 플럭스(Flux) 및/또는 에어(air)가 생성된다. 이러한 플럭스(Flux) 및/또는 에어(air)가 외부로 빠져나가지 못하면, 솔더 내에 빈 공간(void)이 생기거나 솔더페이스트 등이 들뜨게 되고, 또한, 그에 따라 물리적 또는/및 환경적 스트레스에 의한 2차적인 불량이 생기게 된다.
부품/제품 면적의 대부분을 차지하는 그라운드 패드(GND PAD)에 반도체 칩을 실장하는 경우를 살펴보면, 베이스 기판 상에 대부분의 면적을 차지하는 그라운드 패드와 그라운드 패드 주위에 전극 단자 패드가 형성된다. 또한, NSMD 타입의 기판의 경우, 그라운드 패드 둘레에는 솔더레지스트가 도포되지 않은 오픈 구간이 형성된다.
이러한 넓은 면적의 그라운드 패드를 구비한 종래의 PCB 기판의 상부 패드 면에 솔더(Solder)가 도포된 솔더링 과정을 거치고, 도포된 솔더 위에 반도체 칩 부품이 실장되고 있다. 이때, 솔더 내의 플럭스(Flux) 및 에어(Air)가 솔더링 과정에서 충분한 열을 전달받은 후 솔더 밖으로 빠져나가야 한다. 이 과정에서, 플럭스 및 에어가 전부 빠져나가야만 솔더 보이드(Solder Void) 혹은 들뜸의 문제가 발생하지 않게 되고, 물리적/환경적 스트레스에 따른 2차 불량이 발생하지 않는다.
그러나, 종래와 같이 넓은 면적의 그라운드 패드 상에 솔더링됨으로써 솔더링될 면적이 너무 넓을 경우, 솔더 리플로우(Solder Reflow) 진행 시 플럭스 및/또는 에어가 다 빠져나가지 못하게 되고, 솔더 보이드 등이 남게 된다.
이때, 칩 디바이스가 솔더 보이드 등을 포함하고 있더라도 비록 초기증상은 양품과 동일할 수 있으나, 물리적 혹은 환경적인 스트레스(흡습, 열충격 등)가 가해질 경우에는 불량으로 최종 판정될 수 있다.
이에, 본 발명에서는, 반도체 기판과 반도체 칩 부품 혹은 제품과의 연결을 위해 솔더를 도포 후, 이를 경화하기 위해 진행되는 솔더링 과정에서 발생하는 솔더 보이드, 냉땜, 들뜸 등의 문제를 개선할 필요가 있다.
본 발명에서는 전술한 문제를 해결하기 위한 것으로, 솔더링 공정에서 발생할 수 있는 여러 불량들에 대한 영향을 최소화하기 위해 넓은 면적 패드를 갖는 반도체 기판에 솔더 내의 플럭스 및/또는 에어가 쉽게 빠져나올 수 있는 통로를 제공하는 구조를 제공함으로써, 솔더링 과정에서 발생되는 문제를 해결하고 반도체 기판에 대한 실장 신뢰성을 확보하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명은, 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판에 있어서, 플랫 패키지 칩 하부와 전기적 연결되도록 기판 중심영역에 형성되되, 제1 에어 패스를 구비하며 제1 에어 패스에 의해 구획 분할된 그라운드 패드; 기판 주변영역에 형성되며 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드; 및 그라운드 패드와 단자 패드가 노출되도록 기판 주변영역에 도포되되, 그라운드 패드와의 사이에 제1 에어 패스에 연결된 오픈 구간을 형성하는 솔더레지스트영역; 을 포함하여 이루어지는 반도체 기판을 제안한다.
본 발명의 하나의 실시예에 따르면, 제1 에어 패스는 오픈 통로 또는 홈 구조로 형성되어 있다.
또한, 본 발명의 하나의 실시예에 따르면, 솔더레지스트영역은 제1 에어 패스와 기판의 외부를 도통시키는 오픈 통로 또는 홈 구조로 형성된 제2 에어 패스를 구비한다.
본 발명의 또 하나의 실시예에 따르면, 반도체 기판은 비한정(NSMD)형 랜드 패턴 기판이다.
또한, 전술한 문제를 해결하기 위하여, 본 발명은, 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판에 있어서, 플랫 패키지 칩 하부와 전기적 연결되도록 기판 중심영역에 형성되되, 제1 에어 패스를 구비하고 제1 에어 패스에 의해 구획 분할된 그라운드 패드; 기판 주변영역에 형성되며 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드; 및 그라운드 패드와 단자 패드가 노출되도록 기판 주변영역에 도포되되, 제1 에어 패스와 기판의 외부를 도통시키는 제2 에어 패스를 구비하는 솔더레지스트영역; 을 포함하여 이루어지는 반도체 기판을 제안한다.
또한, 본 발명의 하나의 실시예에 따르면, 제1 에어 패스는 오픈 통로 또는 홈 구조로 형성되어 있다.
본 발명의 또 하나의 실시예에 따르면, 제2 에어 패스는 오픈 통로 또는 홈 구조로 형성되어 있다.
또한, 본 발명의 또 하나의 실시예에 따르면, 반도체 기판은 비한정(NSMD)형 랜드 패턴 기판이다. 또는, 본 발명의 또 하나의 실시예에 따르면, 반도체 기판은 한정(SMD)형 랜드 패턴 기판이다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명에 따라, 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판 제조방법에 있어서, 기판을 준비하는 기판 준비단계; 기판의 주변영역에 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드를 형성하고 기판의 중심영역에 플랫 패키지 칩 하부와 전기적 연결되는 구획 분할된 그라운드 패드를 형성하되, 구획 분할에 의해 제1 에어 패스가 형성되도록 하는 패드 형성단계; 및 그라운드 패드와 단자 패드가 노출되도록 기판 주변영역에 솔더레지스트를 도포되되, 그라운드 패드와의 사이에 제1 에어 패스에 연결된 오픈 구간을 형성하도록 하는 솔더레지스트 도포단계; 를 포함하여 이루어지는 반도체 기판 제조방법이 제안된다.
본 발명의 하나의 실시예에 따르면, 패드 형성단계에서 제1 에어 패스는 오픈 통로가 되도록 그라운드 패드를 형성한다.
또한, 본 발명의 하나의 실시예에 따르면, 패드 형성단계에서 그라운드 패드를 형성하는 단계는: 기판의 중심영역에 그라운드 패드를 형성하는 단계; 및 그라운드 패드 상에 홈 구조를 갖는 제1 에어 패스를 형성하는 단계; 를 포함한다.
본 발명의 또 하나의 실시예에 따르면, 솔더레지스트 도포단계에서 솔더레지스트를 도포하되 제1 에어 패스와 기판의 외부를 도통시키는 오픈 통로 또는 홈 구조로 형성된 제2 에어 패스를 형성하도록 한다.
또한, 전술한 문제를 해결하기 위하여, 본 발명은, 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판 제조방법에 있어서, 기판을 준비하는 기판 준비단계; 기판의 주변영역에 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드를 형성하고 기판의 중심영역에 플랫 패키지 칩 하부와 전기적 연결되는 구획 분할된 그라운드 패드를 형성하되, 구획 분할에 의해 제1 에어 패스가 형성되도록 하는 패드 형성단계; 및 그라운드 패드와 단자 패드가 노출되도록 기판 주변영역에 솔더레지스트를 도포되되, 제1 에어 패스와 기판의 외부를 도통시키는 제2 에어 패스를 형성하도록 솔더레지스트를 도포하는 솔더레지스트 도포단계; 를 포함하여 이루어지는 반도체 기판 제조방법을 제안한다.
본 발명의 하나의 실시예에 따르면, 패드 형성단계에서 제1 에어 패스는 오픈 통로가 되도록 그라운드 패드를 형성한다.
본 발명의 또 하나의 실시예에 따르면, 패드 형성단계에서 그라운드 패드를 형성하는 단계는: 기판의 중심영역에 그라운드 패드를 형성하는 단계; 및 그라운드 패드 상에 홈 구조를 갖는 제1 에어 패스를 형성하는 단계; 를 포함한다.
또한, 본 발명의 또 하나의 실시예에 따르면, 솔더레지스트 도포단계에서, 제2 에어 패스는 오픈 통로가 되도록 솔더레지스트를 도포한다.
게다가, 본 발명의 또 하나의 실시예에 따르면, 솔더레지스트 도포단계는: 그라운드 패드와 단자 패드가 노출되도록 기판 주변영역에 솔더레지스트를 도포하는 단계; 및 솔더레지스트 상에 홈 구조를 갖는 제2 에어 패스를 형성하는 단계; 를 포함한다.
그리고, 전술한 문제를 해결하기 위하여, 본 발명은, 플랫 패키지 칩 디바이스에 있어서, 전술한 발명의 하나의 모습에 따른 반도체 기판; 및 반도체 기판의 적어도 그라운드 패드 상에 도전성 재료를 개재하여 표면 실장된 플랫 패키지 칩; 을 포함하여 이루어지는 플랫 패키지 칩 디바이스를 제안한다.
비록 본 발명의 하나의 모습으로 명시적으로 언급되지 않았더라도, 앞서 언급된 기술적 특징의 가능한 다양한 조합에 따른 본 발명의 실시예들이 당업자에게 자명하게 구현될 수 있다.
본 발명의 하나의 모습에 따라, 넓은 면적 패드를 갖는 반도체 기판에 솔더 내의 플럭스 및/또는 에어가 쉽게 빠져나올 수 있는 통로를 제공함으로써, 솔더링 공정에서 발생할 수 있는 여러 불량들에 대한 영향을 최소화하고, 반도체 기판에 대한 실장 신뢰성을 확보할 수 있게 되었다.
본 발명에 따라, 반도체 기판에서 실장될 반도체 칩 부품/제품 면적의 대부분을 차지하는 영역에 해당하는 그라운드 패드에 대해 이후 솔더링될 영역에서 에어가 통할 수 있는 경로를 제공해 줌으로써, 솔더링 단면적이 작아지고, 그에 따라 솔더 내 플럭스(Flux) 및/또는 에어(Air)가 쉽게 외부로 빠져나올 수 있게 된다.
또한, 그에 따라, 차후에 몰딩 공정을 적용할 경우에도 솔더 보이드 등을 제거함으로써 안정적인 품질의 제품을 만들 수 있게 된다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 기판을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스를 나타내는 도면으로, 도 1의 반도체 기판의 I-I' 부분으로 절단된 모습을 나타내는 도면이다.
도 3은 본 발명의 또 하나의 실시예에 따른 반도체 기판을 개략적으로 나타내는 도면이다.
도 4a 및 4b는 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스를 개략적으로 나타내는 절단면도이다.
도 5는 본 발명의 또 하나의 실시예에 따른 반도체 기판을 개략적으로 나타내는 도면이다.
도 6은 본 발명의 하나의 실시예에 따른 반도체 기판 제조방법을 개략적으로 나타내는 흐름도이다.
도 7은 본 발명의 또 하나의 실시예에 따른 반도체 기판 제조방법을 개략적으로 나타내는 흐름도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.
구체적인 설명에 앞서, 본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다. 또한, 본 명세서에서 '상에', '위에', '상부에', '아래에', '하부에' 등으로 언급되는 경우, 그 기준이 되는 대상과 '직접(적으로) 접촉'되어 있다는 언급이 없는 이상, '직접(적으로) 접촉'되는 형태로 또는 사이에 다른 구성요소가 개재되는 형태로 존재할 수 있다고 해석되어야 한다. 게다가, '상에', '위에', '상부에', '아래에', '하부에' 등의 상대적 용어들은 다른 구성요소에 대한 어떤 구성요소의 관계를 기술하기 위해 사용될 수 있고, 이때, 기준 구성요소의 방향이 뒤집어지거나 바뀌는 경우 그에 따른 대응되는 상대적인 용어들의 방향에 의존하는 개념을 포함하는 의미로 사용될 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다.
본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
우선, 본 발명의 하나의 모습에 따른 반도체 기판을 도면을 참조하여 구체적으로 살펴본다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 기판을 개략적으로 나타내는 도면이다. 도 2는 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스를 나타내는 도면으로, 도 1의 반도체 기판의 I-I' 부분으로 절단된 모습을 나타내는 도면이다. 도 3은 본 발명의 또 하나의 실시예에 따른 반도체 기판을 개략적으로 나타내는 도면이다. 도 4a 및 4b는 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스를 개략적으로 나타내는 절단면도이다. 도 5는 본 발명의 또 하나의 실시예에 따른 반도체 기판을 개략적으로 나타내는 도면이다.
본 발명의 하나의 실시예에 따른 반도체 기판(100, 101, 102, 103)은 상부에 반도체 칩, 예컨대 플랫 패키지 칩(200, 201)을 실장하여 칩 디바이스를 제조하는데 이용된다.
본 발명에서 플랫 패키지 칩이라 함은 통상 윗면 및 바닥면이 평판을 형성하고 리드 단자가 평판에 평행하게 돌출되거나 랜드가 바닥면에 정렬 형성된 집적 회로 패키지 칩을 말한다. 특히, 본 발명에서 플랫 패키지 칩은 넓은 면적의 패드에 표면 실장되는 패키지 칩이다. 예컨대, QFP(Quad Flat Package), QFN(Quad Flat No-Lead Semiconductor Package), MLF(Micro Leadframe Package), LGA(land grid array) 등의 패키지가 적용될 수 있다.
도 1 및 2를 참조하여, 본 발명의 하나의 실시예를 살펴본다.
도 1 및 2를 참조하면, 본 발명의 실시예에 따른 플랫 패키지 칩(200)을 표면 실장하기 위한 반도체 기판(100)은 그라운드 패드(30), 단자 패드(50) 및 솔더레지스트 영역(70)을 포함하여 이루어진다. 이때, 그라운드 패드(30), 단자 패드(50) 및 솔더레지스트 영역(70)은 베이스 기판(10) 위에 형성된다. 베이스 기판(10)은 예컨대 PCB에 사용되는 기판이나 기타 다양한 종류의 기판이 사용될 수 있다. 본 발명의 하나의 실시예에 따른 반도체 기판(100) 상에 반도체 칩, 예컨대 플랫 패키지 칩(200)을 실장하여 칩 디바이스를 제조하게 된다. 이때, 본 발명의 하나의 실시예에 따른 반도체 기판(100)은 실장될 부품/제품 면적의 대부분에 상당하는 그라운드 패드(30)를 갖추고 있다.
도 1 및 2를 참조하면, 그라운드 패드(30)는 플랫 패키지 칩(200) 하부와 전기적 연결되도록 기판(10) 중심영역에 형성된다. 도 2에서는 플랫 패키지 칩(200)의 바닥면의 그라운드용 랜드(230)가 그라운드 패드(30) 상부에 도포된 솔더페이스트(110)에 의해 반도체 기판(100) 상에 부착된다. 이때, 그라운드 패드(30)는 제1 에어 패스(air path)(41)를 구비하고, 제1 에어 패스(41)에 의해 구획 분할된다. 여기서, 제1 에어 패스(air path)(41)는 반도체 기판(100) 상에 반도체 칩, 예컨대 플랫 패키지 칩(200)을 실장하기 위해 반도체 기판(100) 상에 솔더링을 하는 경우 솔더링 과정에서 솔더(110) 내의 플럭스(Flux) 및/또는 에어(air)가 쉽게 빠져나올 수 있는 통로를 제공하게 된다. 또한, 하나의 예에서, 도 1을 참조하면, 제1 에어 패스(41)는 그라운드 패드(30) 영역에 격자 무늬 모양을 형성한다. 그에 따라, 그라운드 패드(30) 영역의 중심부분에서도 솔더링 과정에서 솔더 내의 플럭스 및/또는 에어가 쉽게 그라운드 영역 외부로 빠져나갈 수 있게 된다. 그라운드 패드(30)는 도전성 물질로 형성되며, 예컨대 Cu 패드로 형성될 수 있다.
구체적으로, 본 발명의 하나의 실시예에 따라, 도 2를 참조하면, 제1 에어 패스(41)는 오픈 통로이다. 예컨대, 그라운드 패드(30) 영역이 제조과정에서 일부 식각되어 오픈됨으로써 에어 패스가 형성된다.
또한, 도 5를 더 참조하여 살펴보면, 하나의 실시예에 따라, 제1 에어 패스(41)는 홈 구조로 형성되어 있다. 그라운드 패드(30)에 형성된 홈 구조의 제1 에어 패스(41)도 도 2의 오픈 통로 구조와 마찬가지로 솔더링 과정에서 생기는 솔더(110) 내의 플럭스 및/또는 에어가 쉽게 그라운드 영역 외부로 빠져나갈 수 있는 통로를 형성한다. 홈 구조는 그라운드 패드(30) 영역에 레이저나 가공기계 등을 사용하여 스크라이빙 가공을 하거나 마스크 패턴을 변경시켜 부분 식각시키거나 다층구조의 그라운드 패드(30) 영역의 상부 일부층만 식각시키는 등의 다양한 방법으로 형성될 수 있다. 하나의 예에서, 레이저 스크라이빙에 의해 홈 구조가 형성될 수 있다.
다음, 도 1 및 2를 계속 참조하여, 단자 패드(50)를 살펴보면, 단자 패드(50)는 기판(10) 주변영역에 형성되며 플랫 패키지 칩(200, 201)의 단자와 전기적 연결된다. 이때, 하나의 예에서, 단자 패드(50)는 전극 패드(50)이다. 패드는 도전성 물질로 형성되며, 예컨대 Cu 패드로 형성될 수 있다. 예컨대, 도 2에서는 반도체 기판(100) 상에 실장되는 반도체 칩, 예컨대 플랫 패키지 칩(200)과 단자 패드(50)가 리드프레임 또는 전극 프레임(210)에 의해 연결되어 있다. 도 2에서는 플랫 패키지 칩(200)의 바닥면의 그라운드용 랜드(230)과 전극 프레임(210)이 솔더레지스트(220)에 의해 전기적으로 분리되어 있다. 이때, 플랫 패키지 칩(200)은 QFP 타입 패키지 칩일 수 있다. 이때, 하나의 예에서, 반도체 기판(100) 상에 실장되는 반도체 칩, 예컨대 플랫 패키지 칩(200)의 크기는 그라운드 패드(30)와 솔더레지스트(70) 영역에 의해 형성되는 오픈 구간(42)과 그라운드 패드(30) 영역을 포함하는 영역 내에 속한다거나 또는 오픈 구간(42)에 의해 제1 에어 패스(41)에 연결된 통로에 의해 솔더링 과정에서 솔더 내의 플럭스 및/또는 에어가 외부로 빠져나갈 수 있는 정도의 크기일 수 있다.
그리고, 솔더레지스트 영역(70)은 그라운드 패드(30)와 단자 패드(50)가 노출되도록 기판(10) 주변영역에 도포되어 있다. 이때, 솔더레지스트 영역(70)은 그라운드 패드(30)와의 사이에 제1 에어 패스(41)에 연결된 오픈 구간(42)을 형성하고 있다. 솔더레지스트(70)는 절연 영구 코팅물질의 하나로, 기판(10) 상에 부품 실장 시 이루어지는 솔더링 등에 의해 의도하지 않은 접속이 발생하지 않도록 피막을 형성한다. 본 실시예에서는, 솔더레지스트(70)는 그라운드 패드(30) 영역과 단자 패드(50) 사이의 영역에 도포되어 있다. 이에 따라, 솔더레지스트(70) 영역과 그라운드 패드(30) 사이에 오픈 구간(42)이 형성되고, 오픈 구간(42)은 그라운드 패드(30) 영역에 형성된 제1 에어 패스(41)와 연통된다.
또한, 본 발명의 또 하나의 실시예를 도 3 및/또는 5를 더 참조하여 살펴보면, 솔더레지스트(70) 영역은 제1 에어 패스(41)와 기판(10)의 외부를 도통시키는 제2 에어 패스(43)를 구비한다. 제2 에어 패스(43)는 오픈 통로 또는 홈 구조로 형성되어 있다. 하나의 예에서, 도 3을 참조하면, 제1 에어 패스(41)가 오픈 통로인 경우 제2 에어 패스(43)는 오픈 통로이고, 도 5를 참조하면, 제1 에어 패스(41)가 홈 구조로 형성된 경우 제2 에어 패스(43)도 홈 구조로 되어 있다. 물론, 제1 및 제2 에어 패스(43)의 구조가 매칭되지 않고 서로 바뀌도록 형성될 수도 있다. 제2 에어 패스(43)가 오픈 통로인 경우, 제2 에어 패스(43)는 예컨대, 솔더레지스트(70) 영역이 제조과정에서 일부 식각되어 오픈되거나 오픈 통로 구간을 남겨두고 PSR 도포됨으로써 형성된다. 제2 에어 패스(43)가 홈 구조인 경우에는, 예컨대, 솔더레지스트(70) 영역에 레이저나 가공기계 등을 사용하여 가공을 하거나 마스크 패턴을 변경시켜 부분 식각시키거나 기타 방법으로 상부 일부만 식각시키는 등의 다양한 방법으로 형성될 수 있다. 하나의 예에서, 제2 에어 패스(43)는 기판(10)의 코너 및/또는 사이드 에지 방향으로 형성된다.
도 2를 참조하여 본 발명의 또 하나의 실시예를 살펴보면, 반도체 기판(100)은 비한정(NSMD)형 랜드 패턴 기판이다. NSMD(NonSolder Mask Defined)는 솔더레지스트가 단자나 그라운드 등의 패드의 일부를 덮지 않도록 비솔더링 영역에서 마스크를 한정시킨 방식이다. 비한정형 랜드 패턴 방식으로 이루어짐으로써, 자연스럽게 그라운드 패드(30)와 솔더레지스트(70) 영역 사이에 오픈 구간(42)을 형성시킬 수 있다.
다음으로, 도 3 내지 5를 참조하여, 본 발명의 하나의 실시예에 따른 반도체 기판(101, 102, 103)을 살펴본다. 앞선 실시예들에서 설명된 바와 동일한 사항에 대해서는 구체적인 설명이 생략될 수 있고, 이 경우 앞서 실시예들에서의 설명을 참조하기로 한다.
도 3 내지 5를 참조하면, 본 발명의 실시예에 따른 플랫 패키지 칩(201)을 표면 실장하기 위한 반도체 기판(101, 102, 103)은 그라운드 패드(30), 단자 패드(50) 및 솔더레지스트 영역(70)을 포함하여 이루어진다. 이때, 그라운드 패드(30), 단자 패드(50) 및 솔더레지스트 영역(70)은 베이스 기판(10) 위에 형성된다. 베이스 기판(10)은 예컨대 PCB에 사용되는 기판이나 기타 다양한 종류의 기판이 사용될 수 있다. 본 발명의 하나의 실시예에 따른 반도체 기판(101, 102, 103)은 실장될 부품/제품 면적의 대부분에 상당하는 그라운드 패드(30)를 갖추고 있다. 본 발명의 하나의 실시예에 따른 반도체 기판(101, 102, 103) 상에 반도체 칩, 예컨대 플랫 패키지 칩(201)을 실장하여 칩 디바이스를 제조하게 된다.
도 3 내지 5를 참조하면, 그라운드 패드(30)는 플랫 패키지 칩(201) 하부와 전기적 연결되도록 기판(10) 중심영역에 형성된다. 이때, 그라운드 패드(30)는 제1 에어 패스(air path)(41)를 구비하고, 제1 에어 패스(41)에 의해 구획 분할된다. 여기서, 제1 에어 패스(air path)(41)는 반도체 기판(101, 102, 103) 상에 반도체 칩, 예컨대 플랫 패키지 칩(201)을 실장하기 위해 반도체 기판(101, 102, 103) 상에 솔더링을 하는 경우 솔더링 과정에서 솔더(110) 내의 플럭스(Flux) 및/또는 에어(air)가 쉽게 빠져나올 수 있는 통로로 제공된다.
구체적으로, 본 발명의 하나의 실시예에 따라, 도 4a 및 4b를 참조하면, 제1 에어 패스(41)는 오픈 통로이고, 예컨대, 그라운드 패드(30) 영역이 제조과정에서 일부 식각되어 오픈됨으로써 형성될 수 있다. 하나의 예에서, 제1 에어 패스(41)는 그라운드 패드(30) 영역에 격자 무늬 모양을 형성한다.
또한, 도 5를 참조하여 살펴보면, 하나의 실시예에 따라, 제1 에어 패스(41)는 홈 구조로 형성되고, 솔더링 과정에서 생기는 솔더 내의 플럭스 및/또는 에어가 쉽게 그라운드 영역 외부로 빠져나갈 수 있는 통로를 형성한다. 홈 구조는 레이저나 가공기계 등을 사용한 스크라이빙 가공이나 부분 식각 등의 다양한 방법으로 형성될 수 있다. 하나의 예에서, 레이저 스크라이빙에 의해 홈 구조가 형성될 수 있다.
다음, 3 내지 5를 계속 참조하여, 단자 패드(50)를 살펴보면, 단자 패드(50)는 기판(10) 주변영역에 형성되며 플랫 패키지 칩(201)의 단자와 전기적 연결된다. 이때, 하나의 예에서, 단자 패드(50)는 전극 패드(50)이다. 예컨대, 도 4a 및 4b를 참조하면, 반도체 기판(101, 102) 상에 실장되는 반도체 칩, 예컨대 플랫 패키지 칩(201)의 바닥면의 외곽 랜드와 단자 패드(50)가 접속되어 있다. 이때, 플랫 패키지 칩(201)은 예컨대 QFN, MLF, LNA 등과 같거나 유사한 패키지 칩일 수 있다. 이때, 반도체 기판(101, 102, 103) 상에 실장되는 반도체 칩, 예컨대 플랫 패키지 칩(201)은 도 2에서와 달리 반도체 기판(101, 102, 103)의 단자 패드(50) 영역까지 덮는 정도의 사이즈를 갖는다.
계속하여, 도 3 내지 5를 참조하여 살펴보면, 솔더레지스트 영역(70)은 그라운드 패드(30)와 단자 패드(50)가 노출되도록 기판(10) 주변영역에 도포되어 있다. 이때, 솔더레지스트(70) 영역은 제1 에어 패스(41)와 기판(10)의 외부를 도통시키는 제2 에어 패스(43)를 구비하고 있다. 하나의 예에서, 제2 에어 패스(43)는 기판(10)의 코너 및/또는 사이드 에지 방향으로 형성된다.
도 3을 더 구체적으로 참조하면, 하나의 실시예에서, 제2 에어 패스(43)는 오픈 통로로 되어 있다. 이 경우, 제2 에어 패스(43)는 예컨대, 솔더레지스트(70) 영역이 제조과정에서 일부 식각되어 오픈되거나 오픈 통로 구간을 남겨두고 PSR 도포됨으로써 형성될 수 있다.
또한, 도 5를 더 구체적으로 참조하면, 또 하나의 실시예에서, 제2 에어 패스(43)는 홈 구조로 형성되어 있다. 이때, 홈 구조의 제2 에어 패스(43)는 예컨대, 솔더레지스트(70) 영역에 레이저나 가공기계 등을 사용하여 가공을 하거나 부분 식각 등의 다양한 방법으로 형성될 수 있다.
하나의 예에서, 도 3을 참조하면, 제1 에어 패스(41)가 오픈 통로인 경우 제2 에어 패스(43)는 오픈 통로이다. 또 다른 하나의 예에서, 도 5를 참조하면, 제1 에어 패스(41)가 홈 구조로 형성된 경우 제2 에어 패스(43)도 홈 구조로 되어 있다. 또 하나의 예에서, 도시되지 않았으나, 제1 및 제2 에어 패스(43)의 구조가 매칭되지 않고 서로 바뀌도록 형성될 수도 있다.
본 발명의 또 하나의 실시예를 살펴보면, 도 3, 4a 및/또는 5에 도시된 바와 같이, 솔더레지스트 영역(70)과 그라운드 패드(30) 사이에는 제1 에어 패스(41)와 제2 에어 패스(43)를 연결하는 오픈 구간(42)이 형성되어 있다. 오픈 구간(42)은 제1 에어 패스(41)를 통해 빠져 나오는 솔더(110) 내의 플럭스(Flux) 및/또는 에어(air)가 제2 에어 패스(43)로 보다 원활하게 전달되도록 한다.
또한, 도 4a를 참조하여 본 발명의 하나의 실시예를 살펴보면, 반도체 기판(101)은 비한정(NSMD)형 랜드 패턴 기판이다.
또는, 도 4b를 참조하여 본 발명의 하나의 실시예를 살펴보면, 반도체 기판(102)은 한정(SMD)형 랜드 패턴 기판이다. 도 4b에서의 반도체 기판(102)은 도 4a에서의 오픈 구간(42)이 구비되지 않는다. SMD(Solder Mask Defined)는 솔더레지스트가 단자나 그라운드 등의 패드의 일부를 덮도록 솔더링 영역에서 마스크를 한정시킨 방식이다. 한정형 랜드 패턴 방식으로 이루어지는 경우에도, 제2 에어 패스(43)가 제1 에어 패스(41)에 연통되어 있으므로, 솔더링 과정에서 생성된 솔더(110) 내의 플럭스(Flux) 및/또는 에어(air)가 원활하게 빠져나오게 된다.
다음으로, 본 발명의 다른 모습에 따른 플랫 패키지 칩 디바이스를 구체적으로 살펴본다. 본 발명의 실시예를 이해함에 있어서, 다음의 도면들뿐만 아니라 앞서 반고체 기판의 실시예들에서 설명된 다양한 실시예들이 참조되고, 그에 따라 중복되는 설명들은 생략될 수 있다.
도 2는 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스를 나타내는 도면으로, 도 1의 반도체 기판의 I-I' 부분으로 절단된 모습을 나타내는 도면이다. 도 4a 및 4b는 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스를 개략적으로 나타내는 절단면도이다.
도 2, 4a 및/또는 4b를 참조하면, 본 발명의 하나의 실시예에 따른 플랫 패키지 칩 디바이스는 반도체 기판(100, 101, 102)과 플랫 패키지 칩(200, 201)을 포함하여 이루어진다.
본 실시예에서의 반도체 기판은 앞선 도 1 내지 5를 참조하여 설명된 실시예들에 따른 어느 하나의 반도체 기판(100, 101, 102, 103)이 될 수 있다.
플랫 패키지 칩(200, 201)은 반도체 기판(100, 101, 102, 103)의 적어도 그라운드 패드(30) 상에 도전성 재료를 개재하여 표면 실장되어 있다. 도전성 재료로는 솔더페이스트(110)나 기타 다른 도전성 물질로써 반도체 기판(100, 101, 102, 103)과 플랫 패키지 칩(200, 201)을 부착시킬 수 있으면 족하다.
다음으로, 본 발명의 다른 하나의 모습에 따른 반도체 기판 제조방법을 구체적으로 살펴본다.
도 6은 본 발명의 하나의 실시예에 따른 반도체 기판 제조방법을 개략적으로 나타내는 흐름도이고, 도 7은 본 발명의 또 하나의 실시예에 따른 반도체 기판 제조방법을 개략적으로 나타내는 흐름도이다.
본 반도체 기판의 제조방법을 설명함에 있어서, 앞서 도 1 내지 5를 참조하여 설명된 반도체 기판(100, 101, 102, 103)의 실시예들이 참조될 것이고, 그에 따라 중복되는 설명은 생략될 수 있다.
도 6을 참조하여, 본 제조방법의 하나의 실시예를 살펴본다. 도 6을 참조하면, 본 실시예에 따른 플랫 패키지 칩(200, 201)을 표면 실장하기 위한 반도체 기판(100, 101, 103) 제조방법은 기판(10) 준비단계(S100), 패드(30, 50) 형성단계(S200) 및 솔더레지스트(70) 도포단계(S300)를 포함하여 이루어진다.
기판(10) 준비단계(S100)에서, 베이스 기판(10)이 준비된다. 베이스 기판(10)은 다양한 재질의 기판이 사용될 수 있는데, 예컨대 PCB에 사용되는 기판이나 기타 다양한 종류의 기판이 사용될 수 있다.
다음으로, 도 6을 참조하면, 패드 형성단계(S200)에서, 단자 패드(50)와 그라운드 패드(30)가 형성된다. 단자 패드(50)는 기판(10)의 주변영역에 형성된다. 단자 패드(50)는 이후 칩 디바이스 제조에서 실장될 플랫 패키지 칩(200, 201)의 단자와 전기적 연결되게 된다. 그리고, 그라운드 패드(30)는 기판(10)의 중심영역에 구획 분할되며 형성된다. 그라운드 패드(30)는 이후 칩 디바이스 제조에서 실장될 플랫 패키지 칩(200, 201) 하부와 전기적 연결되게 된다. 그라운드 패드(30)가 구획 분할됨으로써, 그라운드 패드(30) 영역 범위 내에 제1 에어 패스(41)가 형성되게 된다. 하나의 예에서, 도 1, 3 및/또는 5를 참조하면, 제1 에어 패스(41)는 격자 무늬 모양이 되도록 그라운드 패드(30) 영역에 형성되게 된다. 그에 따라, 그라운드 패드(30) 영역의 중심부분에서도 솔더링 과정에서 솔더 내의 플럭스 및/또는 에어가 쉽게 그라운드 영역 외부로 빠져나갈 수 있게 된다.
본 발명의 하나의 실시예에 따르면, 패드 형성단계(S200)에서 제1 에어 패스(41)는 오픈 통로가 되도록 그라운드 패드(30)를 형성한다. 예컨대, 제1 에어 패스(41)는 그라운드 패드(30) 영역이 일부 식각되어 오픈됨으로써 형성될 수 있다.
또한, 본 발명의 하나의 실시예에 따르면, 패드 형성단계(S200)에서 그라운드 패드(30)를 형성하는 단계는 기판(10)의 중심영역에 그라운드 패드(30)를 형성하는 단계 및 그라운드 패드(30) 상에 홈 구조를 갖는 제1 에어 패스(41)를 형성하는 단계를 포함하여 이루어진다. 예컨대, 홈 구조는 그라운드 패드(30) 영역에 레이저나 가공기계 등을 사용하여 스크라이빙 가공을 하거나 그라운드 패드(30)의 상부 표면의 일부 식각 등의 다양한 방법으로 형성될 수 있다. 하나의 예에서, 레이저 스크라이빙에 의해 홈 구조가 형성될 수 있다.
계속하여, 도 6을 참조하면, 솔더레지스트(70) 도포단계(S300)에서는 그라운드 패드(30)와 단자 패드(50)가 노출되도록 기판(10) 주변영역에 솔더레지스트(70)가 도포된다. 이때, 솔더레지스트(70) 영역과 그라운드 패드(30)와의 사이에 제1 에어 패스(41)에 연결된 오픈 구간(42)이 형성되도록 솔더레지스트(70)가 도포된다.
본 발명의 또 하나의 실시예를 살펴보면, 솔더레지스트(70) 도포단계(S300)에서 솔더레지스트(70)를 도포하되, 제1 에어 패스(41)와 기판(10)의 외부를 도통시키는 제2 에어 패스(43)가 형성되도록 한다. 이때, 제2 에어 패스(43)는 오픈 통로 또는 홈 구조로 형성된다. 하나의 예에서, 솔더레지스트(70) 영역이 제조과정에서 일부 식각되어 오픈되거나 오픈 통로 구간을 남겨두고 PSR 도포됨으로써 제2 에어 패스(43)가 형성될 수 있다. 또한, 하나의 예에서, 솔더레지스트(70) 영역에 레이저나 가공기계 등을 사용하여 가공을 하거나 솔더레지스트(70) 도포 영역에 대한 상부 부분 식각 등의 다양한 방법으로 제2 에어 패스(43)가 형성될 수 있다.
다음으로, 도 7을 참조하여, 본 발명의 또 하나의 모습에 따른 반도체 기판 제조방법을 살펴본다.
도 7을 참조하면, 플랫 패키지 칩(200, 201)을 표면 실장하기 위한 반도체 기판(101, 102, 103) 제조방법은 기판(10) 준비단계(S1000), 패드형성단계(S2000) 및 솔더레지스트(70) 도포단계(S3000)를 포함하여 이루어진다. 앞선 도 6을 참조한 실시예들에서의 일부 공정들이 본 실시예에서도 동일하게 적용될 수 있고, 그에 따라 중복되는 설명은 생략될 수 있다.
기판(10) 준비단계(S1000)에서 베이스 기판(10)이 준비된다.
그리고, 도 7을 참조하면, 패드형성단계(S2000)에서, 단자 패드(50)와 그라운드 패드(30)가 형성된다. 단자 패드(50)는 기판(10)의 주변영역에 형성되고, 그라운드 패드(30)는 기판(10)의 중심영역에 구획 분할되며 형성된다. 그라운드 패드(30)가 구획 분할됨으로써, 그라운드 패드(30) 영역 범위 내에 제1 에어 패스(41)가 형성되게 된다.
본 발명의 하나의 실시예에 따르면, 패드 형성단계(S2000)에서 제1 에어 패스(41)는 오픈 통로가 되도록 그라운드 패드(30)를 형성한다. 또한, 다른 하나의 실시예에 따르면, 패드 형성단계(S2000)에서 그라운드 패드(30)를 형성하는 단계는 기판(10)의 중심영역에 그라운드 패드(30)를 형성하는 단계 및 그라운드 패드(30) 상에 홈 구조를 갖는 제1 에어 패스(41)를 형성하는 단계를 포함하여 이루어진다.
계속하여, 도 7을 참조하면, 솔더레지스트(70) 도포단계(S3000)에서 그라운드 패드(30)와 단자 패드(50)가 노출되도록 기판(10) 주변영역에 솔더레지스트(70)가 도포된다. 이때, 제1 에어 패스(41)와 기판(10)의 외부를 도통시키는 제2 에어 패스(43)를 형성하도록 솔더레지스트(70)가 도포된다.
본 발명의 또 하나의 실시예에 따르면, 솔더레지스트(70) 도포단계(S3000)에서, 제2 에어 패스(43)는 오픈 통로가 되도록 솔더레지스트(70)를 도포한다. 하나의 예에서, 솔더레지스트(70) 영역이 제조과정에서 일부 식각되어 오픈되거나 오픈 통로 구간을 남겨두고 PSR 도포됨으로써 제2 에어 패스(43)가 형성될 수 있다.
또, 본 발명의 다른 하나의 실시예에 따르면, 솔더레지스트(70) 도포단계(S3000)는 그라운드 패드(30)와 단자 패드(50)가 노출되도록 기판(10) 주변영역에 솔더레지스트(70)를 도포하는 단계와 솔더레지스트(70) 상에 홈 구조를 갖는 제2 에어 패스(43)를 형성하는 단계를 포함하여 이루어진다. 하나의 예에 따라, 제2 에어 패스(43)를 형성하는 단계에서는, 솔더레지스트(70) 영역에 레이저나 가공기계 등을 사용하여 가공을 하거나 솔더레지스트(70) 도포 영역에 대한 상부 부분 식각 등의 다양한 방법으로 제2 에어 패스(43)가 형성될 수 있다.
또한, 하나의 예에 따라, 도 7의 솔더레지스트(70) 도포단계(S3000)에서는 솔더레지스트(70) 영역과 그라운드 패드(30)와의 사이에 제1 에어 패스(41)에 연결된 오픈 구간(42)이 형성되도록 솔더레지스트(70)가 도포될 수 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 베이스 기판 30 : 그라운드 패드
41 : 제1 에어 패스 42 : 오픈 구간
43 : 제2 에어 패스 50 : 단자 패드
70 : 솔더 레지스트 100, 101, 102, 103 : 반도체 기판
110 : 솔더 페이스트 200, 201 : 플랫 패키지 칩

Claims (19)

  1. 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판에 있어서,
    상기 플랫 패키지 칩 하부와 전기적 연결되도록 기판 중심영역에 형성되되, 제1 에어 패스를 구비하며 상기 제1 에어 패스에 의해 구획 분할된 그라운드 패드;
    기판 주변영역에 형성되며 상기 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드; 및
    상기 그라운드 패드와 단자 패드가 노출되도록 상기 기판 주변영역에 도포되되, 상기 그라운드 패드와의 사이에 상기 제1 에어 패스에 연결된 오픈 구간을 형성하는 솔더레지스트영역; 을 포함하여 이루어지는 반도체 기판.
  2. 청구항 1에 있어서,
    상기 제1 에어 패스는 오픈 통로 또는 홈 구조로 형성된 것을 특징으로 하는 반도체 기판.
  3. 청구항 1에 있어서,
    상기 솔더레지스트영역은 상기 제1 에어 패스와 상기 기판의 외부를 도통시키는 오픈 통로 또는 홈 구조로 형성된 제2 에어 패스를 구비하는 것을 특징으로 하는 반도체 기판.
  4. 청구항 1에 있어서,
    상기 반도체 기판은 비한정(NSMD)형 랜드 패턴 기판인 것을 특징으로 하는 반도체 기판.
  5. 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판에 있어서,
    상기 플랫 패키지 칩 하부와 전기적 연결되도록 기판 중심영역에 형성되되, 제1 에어 패스를 구비하고 상기 제1 에어 패스에 의해 구획 분할된 그라운드 패드;
    기판 주변영역에 형성되며 상기 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드; 및
    상기 그라운드 패드와 단자 패드가 노출되도록 상기 기판 주변영역에 도포되되, 상기 제1 에어 패스와 상기 기판의 외부를 도통시키는 제2 에어 패스를 구비하는 솔더레지스트영역; 을 포함하여 이루어지는 반도체 기판.
  6. 청구항 5에 있어서,
    상기 제1 에어 패스는 오픈 통로 또는 홈 구조로 형성된 것을 특징으로 하는 반도체 기판.
  7. 청구항 5에 있어서,
    상기 제2 에어 패스는 오픈 통로 또는 홈 구조로 형성된 것을 특징으로 하는 반도체 기판.
  8. 청구항 5에 있어서,
    상기 반도체 기판은 비한정(NSMD)형 랜드 패턴 기판인 것을 특징으로 하는 반도체 기판.
  9. 청구항 5에 있어서,
    상기 반도체 기판은 한정(SMD)형 랜드 패턴 기판인 것을 특징으로 하는 반도체 기판.
  10. 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판 제조방법에 있어서,
    기판을 준비하는 기판 준비단계;
    상기 기판의 주변영역에 상기 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드를 형성하고 상기 기판의 중심영역에 상기 플랫 패키지 칩 하부와 전기적 연결되는 구획 분할된 그라운드 패드를 형성하되, 상기 구획 분할에 의해 제1 에어 패스가 형성되도록 하는 패드 형성단계; 및
    상기 그라운드 패드와 단자 패드가 노출되도록 상기 기판 주변영역에 솔더레지스트를 도포되되, 상기 그라운드 패드와의 사이에 상기 제1 에어 패스에 연결된 오픈 구간을 형성하도록 하는 솔더레지스트 도포단계; 를 포함하여 이루어지는 반도체 기판 제조방법.
  11. 청구항 10에 있어서,
    상기 패드 형성단계에서 상기 제1 에어 패스는 오픈 통로가 되도록 상기 그라운드 패드를 형성하는 것을 특징으로 하는 반도체 기판 제조방법.
  12. 청구항 10에 있어서,
    상기 패드 형성단계에서 상기 그라운드 패드를 형성하는 단계는:
    상기 기판의 중심영역에 그라운드 패드를 형성하는 단계; 및
    상기 그라운드 패드 상에 홈 구조를 갖는 상기 제1 에어 패스를 형성하는 단계; 를 포함하는 것을 특징으로 하는 반도체 기판 제조방법.
  13. 청구항 10 내지 12 중의 어느 하나의 청구항에 있어서,
    상기 솔더레지스트 도포단계에서 상기 솔더레지스트를 도포하되 상기 제1 에어 패스와 상기 기판의 외부를 도통시키는 오픈 통로 또는 홈 구조로 형성된 제2 에어 패스를 형성하도록 하는 것을 특징으로 하는 반도체 기판 제조방법.
  14. 플랫 패키지 칩을 표면 실장하기 위한 반도체 기판 제조방법에 있어서,
    기판을 준비하는 기판 준비단계;
    상기 기판의 주변영역에 상기 플랫 패키지 칩의 단자와 전기적 연결되는 단자 패드를 형성하고 상기 기판의 중심영역에 상기 플랫 패키지 칩 하부와 전기적 연결되는 구획 분할된 그라운드 패드를 형성하되, 상기 구획 분할에 의해 제1 에어 패스가 형성되도록 하는 패드 형성단계; 및
    상기 그라운드 패드와 단자 패드가 노출되도록 상기 기판 주변영역에 솔더레지스트를 도포되되, 상기 제1 에어 패스와 상기 기판의 외부를 도통시키는 제2 에어 패스를 형성하도록 상기 솔더레지스트를 도포하는 솔더레지스트 도포단계; 를 포함하여 이루어지는 반도체 기판 제조방법.
  15. 청구항 14에 있어서,
    상기 패드 형성단계에서 상기 제1 에어 패스는 오픈 통로가 되도록 상기 그라운드 패드를 형성하는 것을 특징으로 하는 반도체 기판 제조방법.
  16. 청구항 14에 있어서,
    상기 패드 형성단계에서 상기 그라운드 패드를 형성하는 단계는:
    상기 기판의 중심영역에 그라운드 패드를 형성하는 단계; 및
    상기 그라운드 패드 상에 홈 구조를 갖는 상기 제1 에어 패스를 형성하는 단계; 를 포함하는 것을 특징으로 하는 반도체 기판 제조방법.
  17. 청구항 14 내지 16 중의 어느 하나의 청구항에 있어서,
    상기 솔더레지스트 도포단계에서, 상기 제2 에어 패스는 오픈 통로가 되도록 상기 솔더레지스트를 도포하는 것을 특징으로 하는 반도체 기판 제조방법.
  18. 청구항 14 내지 16 중의 어느 하나의 청구항에 있어서,
    상기 솔더레지스트 도포단계는:
    상기 그라운드 패드와 단자 패드가 노출되도록 상기 기판 주변영역에 솔더레지스트를 도포하는 단계; 및
    상기 솔더레지스트 상에 홈 구조를 갖는 상기 제2 에어 패스를 형성하는 단계; 를 포함하는 것을 특징으로 하는 반도체 기판 제조방법.
  19. 플랫 패키지 칩 디바이스에 있어서,
    청구항 1 내지 9 중의 어느 하나의 청구항에 따른 반도체 기판; 및
    상기 반도체 기판의 적어도 그라운드 패드 상에 도전성 재료를 개재하여 표면 실장된 플랫 패키지 칩; 을 포함하여 이루어지는 플랫 패키지 칩 디바이스.
KR1020110070560A 2011-07-15 2011-07-15 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스 KR20130009441A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110070560A KR20130009441A (ko) 2011-07-15 2011-07-15 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110070560A KR20130009441A (ko) 2011-07-15 2011-07-15 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스

Publications (1)

Publication Number Publication Date
KR20130009441A true KR20130009441A (ko) 2013-01-23

Family

ID=47839231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070560A KR20130009441A (ko) 2011-07-15 2011-07-15 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스

Country Status (1)

Country Link
KR (1) KR20130009441A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107200A (ko) 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107200A (ko) 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10950464B2 (en) 2019-03-06 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
TWI419291B (zh) 引線框架結構、使用引線框架結構之進階四方扁平無引線封裝結構，以及其製造方法
KR20070078711A (ko) 배선 기판 및 반도체 장치
TW201721815A (zh) 半導體封裝結構及其製作方法
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JPH08321671A (ja) バンプ電極の構造およびその製造方法
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
US10134665B2 (en) Semiconductor device
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
TWI444123B (zh) 線路板製作方法及線路板
US6414246B1 (en) Printed circuit board (PCB)
TWI663663B (zh) 電子封裝構件及其製作方法
KR20130009441A (ko) 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스
US7595255B2 (en) Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same
KR100818080B1 (ko) 칩 스택 패키지
KR20110013902A (ko) 패키지 및 그 제조방법
JP2013258330A (ja) 電子装置およびその製造方法
JP3875407B2 (ja) 半導体パッケージ
TWI818445B (zh) 一種封裝基板和柵格陣列封裝體及其製備方法
KR20060017294A (ko) 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판
TWI693644B (zh) 封裝結構及其製造方法
KR20020028473A (ko) 적층 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination