TWI818445B - 一種封裝基板和柵格陣列封裝體及其製備方法 - Google Patents

一種封裝基板和柵格陣列封裝體及其製備方法 Download PDF

Info

Publication number
TWI818445B
TWI818445B TW111106423A TW111106423A TWI818445B TW I818445 B TWI818445 B TW I818445B TW 111106423 A TW111106423 A TW 111106423A TW 111106423 A TW111106423 A TW 111106423A TW I818445 B TWI818445 B TW I818445B
Authority
TW
Taiwan
Prior art keywords
packaging
substrate
grid array
package
array package
Prior art date
Application number
TW111106423A
Other languages
English (en)
Other versions
TW202249222A (zh
Inventor
陽小芮
吳畏
Original Assignee
大陸商上海凱虹科技電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202120421699.4U external-priority patent/CN214588838U/zh
Priority claimed from CN202110214174.8A external-priority patent/CN114975339A/zh
Application filed by 大陸商上海凱虹科技電子有限公司 filed Critical 大陸商上海凱虹科技電子有限公司
Publication of TW202249222A publication Critical patent/TW202249222A/zh
Application granted granted Critical
Publication of TWI818445B publication Critical patent/TWI818445B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一種封裝基板和柵格陣列封裝體及其製備方法，包含多個封裝單元，每一封裝單元以一閉合的封裝線界定；所述封裝基板包括：襯底基板，具有相對的第一表面和第二表面；複數個焊盤，設置於所述襯底基板的第一表面上；以及，金屬層，設置於所述襯底基板的第二表面上；其中，在一封裝單元內，所述金屬層包括複數個引腳，至少一引腳從所述封裝線定義的封裝單元內側向封裝單元的外側延伸，且該引腳通過貫穿所述襯底基板的連接件與一焊盤連接；並且，所述連接件在所述襯底基板上的正投影至少部分覆蓋所述封裝線。

Description

一種封裝基板和柵格陣列封裝體及其製備方法
本發明涉及半導封裝領域，特別涉及一種封裝基板和柵格陣列封裝體及其製備方法。
在半導體封裝中，焊盤柵格陣列(Land Grid Array,LGA)封裝具有類似於球柵陣列(Ball Grid Array,BGA)封裝的結構，除了焊球不附著到LGA封裝以外。與BGA封裝相比，LGA封裝可以通過使用無鉛膏(lead free paste)安裝在印刷電路板(Printed circuit board,PCB)上，而不使用包含對人體有害的鉛的焊球。
因此，在那些出於環境考慮而限制某些半導體封裝產品的使用的國家，LGA封裝作為對環境友好的“綠色”產品已經引起關注。
然而，目前LGA封裝體是以多層材料壓合而成，通常無法實現側面電鍍，限制了LGA封裝的使用。
因此，有必要提供一種新的用於LGA封裝的封裝基板，以克服上述缺陷。
本發明的目的在於提供一種新的封裝基板，通過結構設計以獲得一種能夠進行側面電鍍的焊盤柵格陣列封裝體。
為了達到上述目的，根據本發明的一方面提供一種封裝基板，包含多個封裝單元，每一封裝單元以一閉合的封裝線界定；其中，所述封裝基板包括：襯底基板，具有相對的第一表面和第二表面；複數個焊 盤，設置於所述襯底基板的第一表面上；以及，金屬層，設置於所述襯底基板的第二表面上；其中，在一封裝單元內，所述金屬層包括複數個引腳，至少一引腳從所述封裝線定義的封裝單元內側向封裝單元的外側延伸，且該引腳通過貫穿所述襯底基板的連接件與一焊盤連接；並且，所述連接件在所述襯底基板上的正投影至少部分覆蓋所述封裝線。
在一些實施例中，所述封裝基板還包括防焊層，所述防焊層設於所述襯底基板的所述第一表面上，並暴露每一焊盤。
在一些實施例中，所述金屬層還包括至少一承載部，所述承載部用於承載至少一晶片。
根據本發明的另一方面還提供一種柵格陣列封裝體，具有一主體；所述柵格陣列封裝體包括：一由上述封裝基板切割的封裝單元，以及，設置於所述封裝單元的所述金屬層上的至少一晶片；其中，所述柵格陣列封裝體的所述主體具有至少一與所述第一表面垂直的第三表面，所述複數個焊盤設置於所述第一表面的邊緣處，並從所述第一表面延伸至所述第三表面。
在一些實施例中，所述柵格陣列封裝體還包括防焊層，所述防焊層設於所述第一表面上，並暴露每一焊盤。
在一些實施例中，所述金屬層包括至少一承載部，所述至少一晶片設置於所述承載部上。
在一些實施例中，所述晶片通過一引線與所述金屬層的一引腳連接。
在一些實施例中，所述柵格陣列封裝體還包括密封材料，所述密封材料包封所述封裝單元、設置於所述封裝單元的所述金屬層上的至少一晶片，以及連接所述晶片與所述引腳，以形成所述主體。
根據本發明的另一方面還提供一種柵格陣列封裝體的製備方法，包括步驟：提供一如上述的封裝基板；在所述封裝基板上貼裝至少一晶片；形成引線以連接所述晶片與所述封裝基板，並以密封材料進行 封裝；以及沿著所述封裝線切割，以暴露所述連接件，從而形成柵格陣列封裝體。
在一些實施例中，在所述沿著所述封裝線切割的步驟之後，所述製備方法還包括：在暴露的所述連接件的表面上鍍金的步驟。
在本發明中，通過結構設計以獲得一種能夠進行側面電鍍的焊盤柵格陣列封裝體。
1:柵格陣列封裝體
10:封裝單元
100:封裝基板
110:襯底基板
120:焊盤
130:防焊層
140:金屬層
141:引腳
142:承載部
150:連接件
160:引線
170:密封材料
200:晶片
S1:第一表面
S2:第二表面
S3:第三表面
W:封裝線
為了更清楚地闡述本發明專利的具體實施例的特點，下面將對實施例的圖式進行簡要介紹。顯而易見地，下面描述的圖式僅為本發明的一些實施例，對於本領域的普通研究或從業人員而言，在不付出創造性勞動的前提下，還可以根據這些圖式獲得其他類似的圖片。
圖1A和圖1B分別是根據本發明一實施例的封裝基板的俯視圖和仰視圖；
圖2是圖1A及圖1B中A-A’處剖面圖；
圖3A和圖3B分別是根據本發明一實施例的柵格陣列封裝體的剖面圖和立體圖。
下面結合具體實施例，進一步闡述本發明。顯然，所描述的實施例僅為本發明的一部分應用，而並非全部。應理解，這些實施例僅用於說明本發明的特性而並非用於限制本發明的範圍。本領域普通技術人員在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都屬於本發明的保護範圍。
在本實施例中，如圖1A和圖1B所示，提供一種封裝基板100。本領域技術人員可以理解的是，所述封裝基板100包括複數個封裝單元10，每一封裝單元10以一閉合的封裝線W界定。
以下，結合圖1A、圖1B和圖2詳細描述所述封裝基板100。
如圖1A、圖1B和圖2所示，所述封裝基板100包括一襯底基板110，所述襯底基板110具有相對的第一表面S1和第二表面S2。
如圖1B和圖2所示，在所述襯底基板110的第一表面S1上設置複數個焊盤120和防焊層130，所述防焊層130暴露每一焊盤120。
如圖1A和圖2所示，在所述襯底基板110的第二表面S2上設置一金屬層140，所述金屬層140包括複數個引腳141和承載部142，所述承載部142用於承載至少一晶片200。如圖1A和圖2所示，引腳141從所述封裝線W定義的封裝單元10內側向封裝單元10的外側延伸，即，所述引腳141具有位於所述封裝線W定義的封裝單元10內側的部分和位元於所述封裝線W定義的封裝單元10外側的部分，在後續沿所述封裝線W進行切割時，所述引腳141被切割為兩部分。
為了實現設置於所述襯底基板110的第二表面S2上的晶片200與所述襯底基板110的第一表面S1上的所述焊盤120的電性連接，所述如圖2所示，引腳141通過貫穿所述襯底基板110的連接件150與一對應的焊盤120連接。本領域技術人員可以理解的是，每一所述引腳141均對應一個所述焊盤120。所述連接件150尤其被配置為在所述襯底基板110上的正投影至少部分覆蓋所述封裝線W，即，所述連接件150具有位於所述封裝線W一側且位於所述封裝線W定義的封裝單元10內側的部分，以及，位元於所述封裝線W的另一側且位於所述封裝線W定義的封裝單元10外側的部分，使得在後續沿所述封裝線W進行切割時，所述連接件150被切割為兩部分，且被切割的表面將被暴露。
由此，在提供一種封裝體，尤其是柵格陣列封裝體1時，首先可以以本領域已知的常規方法形成如圖1A、圖1B和圖2所示的封裝基板100。在貼裝晶片200後，以本領域已知的常規方法形成引線160，從而連接所述晶片200與引腳141，如圖3A所示。隨後，以本領域已知的常規方法以密封材料170進行封裝，最終，沿著封裝線W進行切割後，形成柵格陣列封裝體1，如圖3A和圖3B所示。
由於如圖1A和圖2所示的，所述連接件150被配置為在所述襯底基板110上的正投影至少部分覆蓋所述封裝線W，因此，在切割後形成的所述封裝體中，所述連接件150的表面被暴露出來。本領域技術人員可以理解的是，當所述連接件150與引腳141及焊盤120為相同材料時，所述連接件150可以與所述焊盤120形成為一體。即，在圖3B所示的柵格陣列封裝體1中，設置於第一表面S1上的焊盤120從所述第一表面S1延伸至與所述第一表面S1垂直的第三表面S3上。
此外，本領域技術人員可以理解的是，在所述焊盤120與所述連接件150的表面上可以進一步進行鍍金步驟，該鍍金步驟可以以本領域已知的常規方法實施。
由此，本發明最終獲得的柵格陣列封裝體1在常規的底面設有焊盤的同時還在側面具有焊盤，顛覆了LGA不能製作側面電鍍的工藝，可以在部分LGA上實現側面電鍍。
本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明的範例。必需指出的是，已公開的實施例並未限制本發明的範圍。相反地，包含於權利要求書的精神及範圍的修改及均等設置均包括於本發明的範圍內。
10:封裝單元
110:襯底基板
120:焊盤
130:防焊層
140:金屬層
141:引腳
142:承載部
150:連接件
160:引線
200:晶片
S1:第一表面
S2:第二表面
W:封裝線

Claims (12)

  1. 一種封裝基板，包含多個封裝單元，每一封裝單元以一閉合的封裝線界定，其特徵在於，所述封裝基板包括：襯底基板，具有相對的第一表面和第二表面；複數個焊盤，設置於所述襯底基板的第一表面上；以及金屬層，設置於所述襯底基板的第二表面上；其中，在一封裝單元內，所述金屬層包括複數個引腳，至少一引腳從所述封裝線定義的封裝單元內側向封裝單元的外側延伸，且該引腳通過貫穿所述襯底基板的連接件與一焊盤連接；並且，所述連接件在所述襯底基板上的正投影至少部分覆蓋所述封裝線，其中所述封裝線包括相對的第一封裝線段和第二封裝線段，沿所述第一封裝線段設置的複數個所述焊盤與沿所述第二封裝線段設置的複數個所述焊盤相互交錯設置。
  2. 如請求項1所述的封裝基板，其中，所述封裝基板還包括防焊層，所述防焊層設於所述襯底基板的所述第一表面上，並暴露每一焊盤。
  3. 如請求項1所述的封裝基板，其中，所述金屬層還包括至少一承載部，所述承載部用於承載至少一晶片。
  4. 如請求項1所述的封裝基板，其中，每個所述封裝單元的所述連接件和所述複數個焊盤不與其他封裝單元共用。
  5. 一種柵格陣列封裝體，具有一主體，其特徵在於，所述柵格陣列封裝體包括：一由請求項1所述的封裝基板切割的封裝單元，以及，設置於所述封裝單元的所述金屬層上的至少一晶片；其中，所述柵格陣列封裝體的所述主體具有至少一與所述第一表面垂直的第三表面，所述複數個焊盤設置於所述第一表面的邊緣處， 並從所述第一表面延伸至所述第三表面。
  6. 如請求項5所述的柵格陣列封裝體，其中，所述柵格陣列封裝體還包括防焊層，所述防焊層設於所述第一表面上，並暴露每一焊盤。
  7. 如請求項5所述的柵格陣列封裝體，其中，所述金屬層包括至少一承載部，所述至少一晶片設置於所述承載部上。
  8. 如請求項5所述的柵格陣列封裝體，其中，所述晶片通過一引線與所述金屬層的一引腳連接。
  9. 如請求項8所述的柵格陣列封裝體，其中，所述柵格陣列封裝體還包括密封材料，所述密封材料包封所述封裝單元、設置於所述封裝單元的所述金屬層上的至少一晶片，以及連接所述晶片與所述引腳，以形成所述主體。
  10. 一種柵格陣列封裝體的製備方法，其特徵在於，所述製備方法包括步驟：提供一如請求項1所述的封裝基板；在所述封裝基板上貼裝至少一晶片；形成引線以連接所述晶片與所述封裝基板，並以密封材料進行封裝；以及沿著所述封裝線切割，以暴露所述連接件，從而形成柵格陣列封裝體。
  11. 如請求項10所述的製備方法，其中，在所述沿著所述封裝線切割的步驟之後，所述製備方法還包括：在暴露的所述連接件的表面上鍍金的步驟。
  12. 如請求項10所述的製備方法，其中，沿著所述封裝線切割包括留下所述連接件在所述封裝單元內側的部分，並損耗所述連接件在所述封裝單元外側的部分。
TW111106423A 2021-02-25 2022-02-22 一種封裝基板和柵格陣列封裝體及其製備方法 TWI818445B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202120421699.4 2021-02-25
CN202120421699.4U CN214588838U (zh) 2021-02-25 2021-02-25 一种封装基板和栅格阵列封装体
CN202110214174.8A CN114975339A (zh) 2021-02-25 2021-02-25 一种封装基板和栅格阵列封装体及其制备方法
CN202110214174.8 2021-02-25

Publications (2)

Publication Number Publication Date
TW202249222A TW202249222A (zh) 2022-12-16
TWI818445B true TWI818445B (zh) 2023-10-11

Family

ID=83047770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106423A TWI818445B (zh) 2021-02-25 2022-02-22 一種封裝基板和柵格陣列封裝體及其製備方法

Country Status (3)

Country Link
US (1) US20230238313A1 (zh)
TW (1) TWI818445B (zh)
WO (1) WO2022179214A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011075A1 (en) * 2000-05-26 2003-01-16 Tsutomu Ohuchi Semiconductor package and production method thereof
CN105472863A (zh) * 2014-09-25 2016-04-06 京瓷电路科技株式会社 复合布线基板及其安装构造体
CN110391176A (zh) * 2018-04-17 2019-10-29 新科金朋私人有限公司 形成导电通孔以具有与屏蔽层的增强接触的方法和半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750444B2 (ja) * 1999-10-22 2006-03-01 セイコーエプソン株式会社 半導体装置の製造方法
CN101110369A (zh) * 2006-07-20 2008-01-23 矽品精密工业股份有限公司 半导体封装件及其制法
CN107170719A (zh) * 2017-05-17 2017-09-15 杭州士兰微电子股份有限公司 基板、封装结构及封装结构的制作方法
CN109003959B (zh) * 2018-06-29 2019-08-20 华进半导体封装先导技术研发中心有限公司 一种焊线预成型的高导热封装结构及其制造方法
CN214588838U (zh) * 2021-02-25 2021-11-02 上海凯虹科技电子有限公司 一种封装基板和栅格阵列封装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011075A1 (en) * 2000-05-26 2003-01-16 Tsutomu Ohuchi Semiconductor package and production method thereof
CN105472863A (zh) * 2014-09-25 2016-04-06 京瓷电路科技株式会社 复合布线基板及其安装构造体
CN110391176A (zh) * 2018-04-17 2019-10-29 新科金朋私人有限公司 形成导电通孔以具有与屏蔽层的增强接触的方法和半导体器件

Also Published As

Publication number Publication date
TW202249222A (zh) 2022-12-16
WO2022179214A1 (zh) 2022-09-01
US20230238313A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US7816183B2 (en) Method of making a multi-layered semiconductor device
TWI408785B (zh) 半導體封裝結構
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US20080138934A1 (en) Method of manufacturing multi-stack package
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2007027287A (ja) 半導体装置およびその製造方法
TW565918B (en) Semiconductor package with heat sink
US10304767B2 (en) Semiconductor device
US10134665B2 (en) Semiconductor device
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
JP4494249B2 (ja) 半導体装置
JP2006339595A (ja) 半導体装置
US20060226543A1 (en) Ball grid array package stack
JP5547703B2 (ja) 半導体装置の製造方法
TWI818445B (zh) 一種封裝基板和柵格陣列封裝體及其製備方法
CN214588838U (zh) 一种封装基板和栅格阵列封装体
US20120049359A1 (en) Ball grid array package
TWI357653B (zh)
JP2768315B2 (ja) 半導体装置
JP4737995B2 (ja) 半導体装置
KR100818080B1 (ko) 칩 스택 패키지
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법