CN214588838U - 一种封装基板和栅格阵列封装体 - Google Patents
一种封装基板和栅格阵列封装体 Download PDFInfo
- Publication number
- CN214588838U CN214588838U CN202120421699.4U CN202120421699U CN214588838U CN 214588838 U CN214588838 U CN 214588838U CN 202120421699 U CN202120421699 U CN 202120421699U CN 214588838 U CN214588838 U CN 214588838U
- Authority
- CN
- China
- Prior art keywords
- package
- substrate
- grid array
- packaging
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型提供一种封装基板，包含多个封装单元，每一封装单元以一闭合的封装线界定；所述封装基板包括：衬底基板，具有相对的第一表面和第二表面；复数个焊盘，设置于所述衬底基板的第一表面上；以及，金属层，设置于所述衬底基板的第二表面上；其中，在一封装单元内，所述金属层包括复数个引脚，至少一引脚从所述封装线定义的封装单元内侧向封装单元的外侧延伸，且该引脚通过贯穿所述衬底基板的连接件与一焊盘连接；并且，所述连接件在所述衬底基板上的正投影至少部分覆盖所述封装线。
Description
技术领域
本申请涉及半导封装领域，特别涉及一种封装基板和栅格阵列封装体。
背景技术
在半导体封装中，焊盘栅格阵列(LGA)封装具有类似于球栅阵列(BGA)封装的结构，除了焊球不附着到LGA封装以外。与BGA封装相比，LGA封装可以通过使用无铅膏(leadfree paste)安装在印刷电路板(PCB)上，而不使用包含对人体有害的铅的焊球。
因此，在那些出于环境考虑而限制某些半导体封装产品的使用的国家，LGA封装作为对环境友好的“绿色”产品已经引起关注。
然而，目前LGA封装体是以多层材料压合而成，通常无法实现侧面电镀，限制了LGA封装的使用。
因此，有必要提供一种新的用于LGA封装的封装基板，以克服上述缺陷。
实用新型内容
本申请的目的在于提供一种新的封装基板，通过结构设计以获得一种能够进行侧面电镀的焊盘栅格阵列封装体。
为了达到上述目的，根据本申请的一方面提供一种封装基板，包含多个封装单元，每一封装单元以一闭合的封装线界定；其中，所述封装基板包括：衬底基板，具有相对的第一表面和第二表面；复数个焊盘，设置于所述衬底基板的第一表面上；以及，金属层，设置于所述衬底基板的第二表面上；其中，在一封装单元内，所述金属层包括复数个引脚，至少一引脚从所述封装线定义的封装单元内侧向封装单元的外侧延伸，且该引脚通过贯穿所述衬底基板的连接件与一焊盘连接；并且，所述连接件在所述衬底基板上的正投影至少部分覆盖所述封装线。
在一些实施例中，所述封装基板还包括防焊层，所述防焊层设于所述衬底基板的所述第一表面上，并暴露每一焊盘。
在一些实施例中，所述金属层还包括至少一承载部，所述承载部用于承载至少一芯片。
根据本申请的另一方面还提供一种栅格阵列封装体，具有一主体；所述栅格阵列封装体包括：一由上述封装基板切割的封装单元，以及，设置于所述封装单元的所述金属层上的至少一芯片；其中，所述栅格阵列封装体的所述主体具有至少一与所述第一表面垂直的第三表面，所述复数个焊盘设置于所述第一表面的边缘处，并从所述第一表面延伸至所述第三表面。
在一些实施例中，所述栅格阵列封装体还包括防焊层，所述防焊层设于所述第一表面上，并暴露每一焊盘。
在一些实施例中，所述金属层包括至少一承载部，所述至少一芯片设置于所述承载部上。
在一些实施例中，所述芯片通过一引线与所述金属层的一引脚连接。
在一些实施例中，所述栅格阵列封装体还包括密封材料，所述密封材料包封所述封装单元、设置于所述封装单元的所述金属层上的至少一芯片，以及连接所述芯片与所述引脚，以形成所述主体。
根据本申请的另一方面还提供一种栅格阵列封装体的制备方法，包括步骤：提供一如上述的封装基板；在所述封装基板上贴装至少一芯片；形成引线以连接所述芯片与所述封装基板，并以密封材料进行封装；以及沿着所述封装线切割，以暴露所述连接件，从而形成栅格阵列封装体。
在一些实施例中，在所述沿着所述封装线切割的步骤之后，所述制备方法还包括：在暴露的所述连接件的表面上镀金的步骤。
在本申请中，通过结构设计以获得一种能够进行侧面电镀的焊盘栅格阵列封装体。
附图说明
为了更清楚地阐述本申请专利的具体实施例的特点，下面将对实施例的附图进行简要介绍。显而易见地，下面描述的附图仅为本申请的一些实施例，对于本领域的普通研究或从业人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他类似的图片。
图1A和图1B分别是根据本申请一实施例的封装基板的俯视图和仰视图；
图2是图1A及图1B中A-A’处剖面图；
图3A和图3B分别是根据本申请一实施例的栅格阵列封装体的剖面图和立体图。
具体实施方式
下面结合具体实施例，进一步阐述本申请。显然，所描述的实施例仅为本申请的一部分应用，而并非全部。应理解，这些实施例仅用于说明本申请的特性而并非用于限制本申请的范围。本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请的保护范围。
在本实施例中，如图1A和图1B所示，提供一种封装基板100。本领域技术人员可以理解的是，所述封装基板100包括复数个封装单元10，每一封装单元10以一闭合的封装线W界定。
以下，结合图1A、图1B和图2详细描述所述封装基板100。
如图1A、图1B和图2所示，所述封装基板100包括一衬底基板110，所述衬底基板110具有相对的第一表面S1和第二表面S2。
如图1B和图2所示，在所述衬底基板110的第一表面S1上设置复数个焊盘120和防焊层130，所述防焊层130暴露每一焊盘120。
如图1A和图2所示，在所述衬底基板110的第二表面S2上设置一金属层140，所述金属层140包括复数个引脚141和承载部142，所述承载部142用于承载至少一芯片200。如图1A和图2所示，引脚141从所述封装线W定义的封装单元10内侧向封装单元10 的外侧延伸，即，所述引脚141具有位于所述封装线W定义的封装单元10内侧的部分和位于所述封装线W定义的封装单元10外侧的部分，在后续沿所述封装线W进行切割时，所述引脚141被切割为两部分。
为了实现设置于所述衬底基板110的第二表面S2上的芯片200与所述衬底基板110的第一表面S1上的所述焊盘120的电性连接，所述如图2所示，引脚141通过贯穿所述衬底基板110的连接件150与一对应的焊盘120连接。本领域技术人员可以理解的是，每一所述引脚141均对应一个所述焊盘120。所述连接件150尤其被配置为在所述衬底基板 110上的正投影至少部分覆盖所述封装线W，即，所述连接件150具有位于所述封装线W 一侧且位于所述封装线W定义的封装单元10内侧的部分，以及，位于所述封装线W的另一侧且位于所述封装线W定义的封装单元10外侧的部分，使得在后续沿所述封装线 W进行切割时，所述连接件150被切割为两部分，且被切割的表面将被暴露。
由此，在提供一种封装体，尤其是栅格阵列封装体1时，首先可以以本领域已知的常规方法形成如图1A、图1B和图2所示的封装基板100。在贴装芯片200后，以本领域已知的常规方法形成引线160，从而连接所述芯片200与引脚141，如图3A所示。随后，以本领域已知的常规方法以密封材料170进行封装，最终，沿着封装线W进行切割后，形成栅格阵列封装体1，如图3A和图3B所示。
由于如图1A和图2所示的，所述连接件150被配置为在所述衬底基板110上的正投影至少部分覆盖所述封装线W，因此，在切割后形成的所述封装体中，所述连接件150 的表面被暴露出来。本领域技术人员可以理解的是，当所述连接件150与引脚141及焊盘120为相同材料时，所述连接件150可以与所述焊盘120形成为一体。即，在图3B所示的栅格阵列封装体1中，设置于第一表面S1上的焊盘120从所述第一表面S1延伸至与所述第一表面S1垂直的第三表面S3上。
此外，本领域技术人员可以理解的是，在所述焊盘120与所述连接件150的表面上可以进一步进行镀金步骤，该镀金步骤可以以本领域已知的常规方法实施。
由此，本申请最终获得的栅格阵列封装体1在常规的底面设有焊盘的同时还在侧面具有焊盘，颠覆了LGA不能制作侧面电镀的工艺，可以在部分LGA上实现侧面电镀。
本申请已由上述相关实施例加以描述，然而上述实施例仅为实施本申请的范例。必需指出的是，已公开的实施例并未限制本申请的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本申请的范围内。
Claims (8)
1.一种封装基板，包含多个封装单元，每一封装单元以一闭合的封装线界定，其特征在于，所述封装基板包括：
衬底基板，具有相对的第一表面和第二表面；
复数个焊盘，设置于所述衬底基板的第一表面上；以及
金属层，设置于所述衬底基板的第二表面上；其中，
在一封装单元内，所述金属层包括复数个引脚，至少一引脚从所述封装线定义的封装单元内侧向封装单元的外侧延伸，且该引脚通过贯穿所述衬底基板的连接件与一焊盘连接；并且，所述连接件在所述衬底基板上的正投影至少部分覆盖所述封装线。
2.如权利要求1所述的封装基板，其特征在于，所述封装基板还包括防焊层，所述防焊层设于所述衬底基板的所述第一表面上，并暴露每一焊盘。
3.如权利要求1所述的封装基板，其特征在于，所述金属层还包括至少一承载部，所述承载部用于承载至少一芯片。
4.一种栅格阵列封装体，具有一主体，其特征在于，所述栅格阵列封装体包括：
一由权利要求1所述的封装基板切割的封装单元，以及，
设置于所述封装单元的所述金属层上的至少一芯片；其中，
所述栅格阵列封装体的所述主体具有至少一与所述第一表面垂直的第三表面，所述复数个焊盘设置于所述第一表面的边缘处，并从所述第一表面延伸至所述第三表面。
5.如权利要求4所述的栅格阵列封装体，其特征在于，所述栅格阵列封装体还包括防焊层，所述防焊层设于所述第一表面上，并暴露每一焊盘。
6.如权利要求4所述的栅格阵列封装体，其特征在于，所述金属层包括至少一承载部，所述至少一芯片设置于所述承载部上。
7.如权利要求4所述的栅格阵列封装体，其特征在于，所述芯片通过一引线与所述金属层的一引脚连接。
8.如权利要求7所述的栅格阵列封装体，其特征在于，所述栅格阵列封装体还包括密封材料，所述密封材料包封所述封装单元、设置于所述封装单元的所述金属层上的至少一芯片，以及连接所述芯片与所述引脚，以形成所述主体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120421699.4U CN214588838U (zh) | 2021-02-25 | 2021-02-25 | 一种封装基板和栅格阵列封装体 |
| PCT/CN2021/133043 WO2022179214A1 (zh) | 2021-02-25 | 2021-11-25 | 一种封装基板和栅格阵列封装体及其制备方法 |
| TW111106423A TWI818445B (zh) | 2021-02-25 | 2022-02-22 | 一種封裝基板和柵格陣列封裝體及其製備方法 |
| US18/193,598 US20230238313A1 (en) | 2021-02-25 | 2023-03-30 | Packaging substrate, grid array package, and preparation method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120421699.4U CN214588838U (zh) | 2021-02-25 | 2021-02-25 | 一种封装基板和栅格阵列封装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214588838U true CN214588838U (zh) | 2021-11-02 |
Family
ID=78351648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120421699.4U Active CN214588838U (zh) | 2021-02-25 | 2021-02-25 | 一种封装基板和栅格阵列封装体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214588838U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179214A1 (zh) * | 2021-02-25 | 2022-09-01 | 上海凯虹科技电子有限公司 | 一种封装基板和栅格阵列封装体及其制备方法 |
-
2021
- 2021-02-25 CN CN202120421699.4U patent/CN214588838U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179214A1 (zh) * | 2021-02-25 | 2022-09-01 | 上海凯虹科技电子有限公司 | 一种封装基板和栅格阵列封装体及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US5854512A (en) | High density leaded ball-grid array package | |
| US6232213B1 (en) | Method of making a semiconductor chip package | |
| US5557150A (en) | Overmolded semiconductor package | |
| US8823152B1 (en) | Semiconductor device with increased I/O leadframe | |
| US8508048B2 (en) | Semiconductor device utilizing a package on package structure and manufacturing method thereof | |
| US20020109214A1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| US8299602B1 (en) | Semiconductor device including leadframe with increased I/O | |
| US20070065984A1 (en) | Thermal enhanced package for block mold assembly | |
| TW200818458A (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| JP2006501677A (ja) | ブロック成形集成体用の耐熱強化パッケージ | |
| US8089145B1 (en) | Semiconductor device including increased capacity leadframe | |
| CN102117791A (zh) | 封装结构及其制作方法以及形成引线框架结构的方法 | |
| CN110289248A (zh) | 通过3d堆叠解决方案的qfn上的smd集成 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| CN214588838U (zh) | 一种封装基板和栅格阵列封装体 | |
| JP4566799B2 (ja) | 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム | |
| CN101944520A (zh) | 半导体封装结构与半导体封装工艺 | |
| CN114975339A (zh) | 一种封装基板和栅格阵列封装体及其制备方法 | |
| CN210575932U (zh) | 一种引线框架及封装结构 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| WO2022179214A1 (zh) | 一种封装基板和栅格阵列封装体及其制备方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| CN116741641A (zh) | 具有表面安装结构的扁平无引线封装体 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |