JP2012064721A - 電子機器および基板アセンブリ - Google Patents

電子機器および基板アセンブリ Download PDF

Info

Publication number
JP2012064721A
JP2012064721A JP2010207030A JP2010207030A JP2012064721A JP 2012064721 A JP2012064721 A JP 2012064721A JP 2010207030 A JP2010207030 A JP 2010207030A JP 2010207030 A JP2010207030 A JP 2010207030A JP 2012064721 A JP2012064721 A JP 2012064721A
Authority
JP
Japan
Prior art keywords
electrode
pad
bonding agent
substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010207030A
Other languages
English (en)
Other versions
JP4996729B2 (ja
Inventor
Yasunari Ukita
康成 浮田
Seiwa Ishizaki
聖和 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010207030A priority Critical patent/JP4996729B2/ja
Priority to US13/082,217 priority patent/US20120063102A1/en
Publication of JP2012064721A publication Critical patent/JP2012064721A/ja
Application granted granted Critical
Publication of JP4996729B2 publication Critical patent/JP4996729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】部品が基板上により良好な状態で接合された電子機器、基板アセンブリ、および半導体装置を得る。
【解決手段】実施形態にかかる電子機器にあっては、筐体と、筐体内に設けられ、表面に露出した第一のパッドおよび第二のパッドを有した基板と、基板の表面に対向する基板対向面に露出して接合剤を介して第一のパッドに接合された第一の電極と、基板対向面に露出して接合剤を介して第二のパッドに接合されて第一の電極より広くかつ第一の電極より高く突出した第二の電極と、を有した部品と、を備えたことを特徴の一つとする。
【選択図】図２

Description

本発明の実施形態は、電子機器、基板アセンブリ、および半導体装置に関する。
従来、基板と当該基板の表面上にはんだ付けされた部品とを含む基板アセンブリが筐体内に収容された電子機器が知られている。
特開２００９−１０５２１２号公報
この種の電子機器では、部品が基板上により良好な状態で接合されることが望まれている。
そこで、本発明の実施形態は、部品が基板上により良好な状態で接合された電子機器、基板アセンブリ、および半導体装置を得ることを目的の一つとする。
本発明の実施形態にかかる電子機器にあっては、筐体と、前記筐体内に設けられ、表面に露出した第一のパッドおよび第二のパッドを有した基板と、前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第一のパッドに接合された第一の電極と、前記基板対向面に露出して接合剤を介して前記第二のパッドに接合されて前記第一の電極より広くかつ前記第一の電極より高く突出した第二の電極と、を有した部品と、を備えたことを特徴の一つとする。
図１は、一実施形態にかかる電子機器の斜視図である。 図２は、一実施形態にかかる電子機器に含まれる基板アセンブリの一部の断面図である。 図３は、図２の基板アセンブリに含まれる部品（半導体装置）の断面図である。 図４は、図３の部品を基板対向面側から見た平面図である。 図５は、図２の基板アセンブリの製造工程を（ａ）〜（ｅ）の順に示す説明図である。 図６は、図３の部品の製造工程を（ａ）〜（ｆ）の順に示す断面図である。 図７は、一実施形態にかかる電子機器に含まれる部品（半導体装置）の変形例を示す断面図である。 図８は、一実施形態にかかる電子機器に含まれる部品（半導体装置）の別の変形例を示す断面図である。 図９は、一実施形態にかかる電子機器に含まれる基板アセンブリの変形例の一部の断面図である。 図１０は、図９の基板アセンブリの変形例で用いられる基板に設けられたパッドの平面図である。
以下、図面を参照して、本発明の一実施形態について詳細に説明する。図１に示すように、本実施形態にかかる電子機器１は、所謂ノート型のパーソナルコンピュータとして構成されており、矩形状の扁平な第一の本体部２と、矩形状の扁平な第二の本体部３と、を備えている。これら第一の本体部２および第二の本体部３は、ヒンジ部４を介して、回動軸Ａｘ回りに図１に示す展開状態と図示しない折り畳み状態との間で相対回動可能に、接続されている。
第一の本体部２には、筐体２ａの外面としての表面２ｂ側に露出する状態で、入力受付部としてのキーボード５や、ポインティングデバイス７、クリックボタン８等が設けられている。一方、第二の本体部３には、筐体３ａの外面としての表面３ｂに設けられた開口部３ｃから露出する状態で、部品としてのＬＣＤ（Liquid Crystal Display）等の表示装置としてのディスプレイ６が設けられている。図１に示すような展開状態では、キーボード５や、ディスプレイ６、ポインティングデバイス７、クリックボタン８等が露出して、ユーザが使用可能な状態となる。一方、折り畳み状態（図示せず）では、表面２ｂ，３ｂ同士が相互に近接した状態で対向して、キーボード５や、ディスプレイ６、ポインティングデバイス７、クリックボタン８等が、筐体２ａ，３ａによって隠された状態となる。
また、第一の本体部２の筐体２ａの内部には、基板９にＣＰＵ（Central Processing Unit）や、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、その他の部品１０（図２等参照）が実装された基板アセンブリ１１や、ハードディスク（図示せず）、冷却ファン（図示せず）等の部品が収容されている。
図２に示すように、基板アセンブリ１１では、プリント基板としての基板９の表面９ａに、はんだ等の接合剤１２によって、部品１０が接合されている。部品１０は、基板９の上側の表面９ａのみならず、下側の表面（裏面）９ａにも、実装されうる。また、接合剤１２としては、はんだの他、導電性接着剤等を用いることもできる。
図２に例示される部品１０は、ＬＧＡ (Land Grid Array)やＱＦＮ(Quad Flat No lead package)等の表面実装型の半導体装置である。この部品１０の、基板９の表面９ａに対向した矩形状（正方形状）の基板対向面１０ａには、図３にも示すように、電極１０ｂ，１０ｃが露出している。
図４に示すように、電極１０ｂは、基板対向面１０ａの中央部に位置して矩形状に形成されている。電極１０ｂは、部品１０の内部から外部へ熱を放出する放熱電極として機能している。また、この電極１０ｂは、グラウンド電極として機能することができる。なお、電極１０ｂは、グラウンド電極として使用されない場合もある。本実施形態では、電極１０ｂが第二の電極に相当する。
そして、電極１０ｂの辺と基板対向面１０ａの辺との間の矩形環状の領域に、複数の電極１０ｃが露出している。複数の電極１０ｃが、電極１０ｂを挟んだ両側に位置している。また、これら複数の電極１０ｃは、電極１０ｂの周囲を取り囲むように配置されている。電極１０ｃは、信号電極として機能することができる。なお、一部の電極１０ｃは、信号電極として使用されない場合もある。本実施形態では、電極１０ｃが第一の電極に相当する。
電極１０ｂ，１０ｃは、それぞれに対向して基板９の表面９ａ上に露出したパッド９ｂ，９ｃに、接合剤１２を介して接合される。本実施形態では、パッド９ｂが第二のパッドに相当し、パッド９ｃが第一のパッドに相当する。
また、図２〜４に示すように、本実施形態では、電極１０ｂの面積（接合面１０ｄの面積）は、電極１０ｃの面積（接合面１０ｅの面積）より広い。そして、電極１０ｂが、電極１０ｃより基板９の表面９ａ側に突出している。具体的には、電極１０ｂの頂面としての平面状の接合面１０ｄが、電極１０ｃの頂面としての平面状の接合面１０ｅより、突出している。なお、図２，３の例では、接合面１０ｅは、基板対向面１０ａからは突出せず、基板対向面１０ａと連なっている。
仮に、従来のように、電極１０ｂと電極１０ｃとでそれらの突出高さが同じであった場合、電極１０ｂ，１０ｃの全面に同じ高さの接合剤１２をそれぞれ塗布すると、電極１０ｂの面積が電極１０ｃの面積より大きい分、電極１０ｂとパッド９ｂとを接合する接合剤１２の体積が、電極１０ｃとパッド９ｃとを接合する接合剤１２の体積より大きくなる。この場合には、相対的に体積が大きい接合剤１２の凝集等の影響によって部品１０がずれたり傾いたりしやすくなり、電極１０ｃとパッド９ｃとの接合状態にばらつきが生じやすくなる。例えば、部品１０の傾きによって相互に近づいた電極１０ｃおよびパッド９ｃでは、その周囲に接合剤１２が漏れて隣接した電極１０ｃあるいはパッド９ｃとの間でショートが生じやすくなり、部品１０の傾きによって相互に離れた電極１０ｃおよびパッド９ｃでは、接合剤１２が不足して接触不良や非接触が生じやすくなる。
上述した部品１０のずれや傾きは、電極１０ｂとパッド９ｂとを接合する接合剤１２の体積（電極１０ｂの単位面積あたりの体積）を減らすことで、解消しやすくなる。しかし、流動性を有した状態の接合剤１２は、その表面張力（分子間力）により、電極１０ｂの接合面１０ｄおよびパッド９ｂの接合面９ｄに沿って濡れ広がって、電極１０ｂとパッド９ｂとの間の空間を接合剤１２で満たそうとする。この際、接合剤１２の表面張力（分子間力）によって、電極１０ｂとパッド９ｂとは相互に近づくことになる。一方、部品１０がより小さくなって電極１０ｃがより小さくなるほど、製造歩留まりおよび接続信頼性の面で、電極１０ｃとパッド９ｃとの間の接合剤１２の体積は減らしにくくなる。このようなことから、電極１０ｃとパッド９ｃとの間の接合剤１２の体積（電極１０ｃの単位面積あたりの体積）を減らさず、電極１０ｂとパッド９ｂとを接合する接合剤１２の体積（電極１０ｂの単位面積あたりの体積）のみを減らしたような場合には、接合剤１２の表面張力（分子間力）によって電極１０ｂとパッド９ｂとが相互に近づくことにより、電極１０ｃとパッド９ｃとが近づき過ぎることになり、電極１０ｃとパッド９ｃとを接合する接合剤１２がその周囲に漏れて、電極１０ｃまたはパッド９ｃとそれらに隣接した電極１０ｃまたはパッド９ｃとの間で、ショートが生じやすくなる。
この点、本実施形態の図２，３の例では、電極１０ｂが電極１０ｃより基板９の表面９ａ側に突出している分、電極１０ｂとパッド９ｂとの間の接合剤１２で満たされる空間の体積をより小さくすることができる。よって、上述したような、電極１０ｃとパッド９ｃとの間の接合剤１２の体積（電極１０ｃの単位面積あたりの体積）を減らさず、電極１０ｂとパッド９ｂとを接合する接合剤１２の体積（電極１０ｂの単位面積あたりの体積）のみを減らしたような場合でも、電極１０ｂとパッド９ｂとの間の接合剤１２の厚さと電極１０ｂの突出高さとを合計した距離を、電極１０ｃとパッド９ｃとの間で確保しやすくなるため、上述した電極１０ｃとパッド９ｃとが近づき過ぎることによる接合不良を抑制しやすくなる。
以上のような理由から、本実施形態では、電極１０ｂが電極１０ｃより基板９の表面９ａ側に突出している。また、本実施形態では、電極１０ｃの接合面１０ｅとパッド９ｃの接合面９ｅとの間の距離が、電極１０ｂの接合面１０ｄとパッド９ｂの接合面９ｄとの間の距離より大きい。また、本実施形態では、電極１０ｃとパッド９ｃとを接合した接合剤１２の厚さが、電極１０ｂとパッド９ｂとを接合した接合剤１２の厚さより大きい。そして、本実施形態では、電極１０ｃとパッド９ｃとを接合する接合剤１２の、電極１０ｃの単位面積あたりの接合剤１２の体積が、電極１０ｂとパッド９ｂとを接合する接合剤１２の、電極１０ｂの単位面積あたりの体積より大きい。
ここで、図５を参照して、図２の基板アセンブリ１１の製造方法、すなわち、基板９への部品１０の接合方法について説明する。
まず、図５の（ａ）に示すように、表面９ａに部品１０の電極１０ｂ，１０ｃに対応するパッド９ｂ，９ｃが設けられた基板９が、所定の位置にセットされる（基板のセット工程）。次に、図５の（ｂ）に示すように、基板９の表面９ａ上に、貫通孔１３ａが設けられたマスク１３がセットされる（マスクのセット工程）。マスク１３は、厚さＴｈが一定の平板状に形成される。貫通孔１３ａは、パッド９ｂ，９ｃ上に配置される。次に、貫通孔１３ａ内にある程度流動性がある状態で接合剤１２が充填される。このとき、複数の貫通孔１３ａについて、接合剤１２の高さは一定であり、マスク１３の厚さＴｈと同じである（接合剤の充填工程）。次に、図５の（ｃ）に示すように、マスク１３が取り外され、接合剤１２がパッド９ｂ，９ｃ上に残される。このようにして、接合剤１２がパッド９ｂ，９ｃ上に塗布される（接合剤のセット（塗布）工程）。次に、図５の（ｄ）に示すように、部品１０が接合剤１２が塗布された基板９の所定の位置に乗せられる（部品のマウント工程）。次に、図５の（ｄ）のように基板９に部品１０が乗せられた状態で、リフロー処理が施され（リフロー工程）、冷却されて（固化工程）、図５の（ｅ）および図２に示す基板アセンブリ１１が得られる。
図５の例では、電極１０ｂ，１０ｃの単位面積あたりの接合剤１２の体積は、マスク１３の貫通孔１３ａの、電極１０ｂ，１０ｃの面積Ｓｂ，Ｓｃに対する開口面積の比率（開口率αｂ，αｃ）で調整することができる。
接合剤１２の塗布時に対する固化時の揮発成分の消失等に伴う体積の変化率をβ（Ｖ→β・Ｖ）とすると、固化された状態での電極１０ｂとパッド９ｂとを接合する接合剤１２の体積Ｖｂは、
Ｖｂ＝αｂ×Ｓｂ×Ｔｈ×β ・・・ （１）
となる。よって、固化された状態での電極１０ｂとパッド９ｂとを接合する接合剤１２の、電極１０ｂの単位面積あたりの体積Ｈｂは、
Ｈｂ＝Ｖｂ／Ｓｂ＝αｂ×Ｔｈ×β ・・・（２）
となる。
一方、固化された状態での電極１０ｃとパッド９ｃとを接合する接合剤１２の体積Ｖｃは、
Ｖｃ＝αｃ×Ｓｃ×Ｔｈ×β ・・・ （３）
となる。よって、固化された状態での電極１０ｃとパッド９ｃとを接合する接合剤１２の、電極１０ｃの単位面積あたりの体積Ｈｃは、
Ｈｃ＝Ｖｃ／Ｓｃ＝αｃ×Ｔｈ×β ・・・（４）
となる。
発明者の研究により、電極１０ｂ，１０ｃの突出高さの差ΔＨ（図２参照）は、接合剤１２の電極１０ｂ，１０ｃの単位面積あたりの体積の差（Ｈｃ−Ｈｂ）に対して、
０．５（Ｈｃ−Ｈｂ）＜ ΔＨ ＜１．５（Ｈｃ−Ｈｂ） ・・・（５）
であれば、電極１０ｂ，１０ｃの双方で接合剤１２の接合状態が良好であることが判明した。さらに、
０．８（Ｈｃ−Ｈｂ）＜ ΔＨ ＜１．２（Ｈｃ−Ｈｂ） ・・・（６）
であれば、より一層好ましいことが判明した。そして、電極１０ｂ，１０ｃの突出高さの差ΔＨが、電極１０ｂ，１０ｃの単位面積あたりの高さの差（Ｈｃ−Ｈｂ）に近いほど、すなわち、
Ｈｃ−Ｈｂ≒ΔＨ ・・・（７）
または、
Ｈｃ−Ｈｂ＝ΔＨ ・・・（８）
である場合に、特に良好であることが判明した。また、具体的には、ΔＨは、１０〜１５０［μｍ］（マイクロメートル）であるのが好ましく、２０〜８０［μｍ］であるのがより一層好ましいことが判明した。なお、電極１０ｃに対応する開口率αｃは、１（＝１００％）であるのが好ましい。
なお、パッド９ｂが複数のパッド部９ｆに分割された構成では（図９，１０参照）、パッド９ｂの面積Ｓｂ’が支配的となる場合がある。このような場合は、パッド９ｂの面積Ｓｂ’に対するマスク１３の貫通孔１３ａの開口率をαｂ’とすると、固化された状態での電極１０ｂとパッド９ｂとを接合する接合剤１２の体積Ｖｂは、
Ｖｂ＝αｂ’×Ｓｂ’×Ｔｈ×β ・・・ （１）’
となる。よって、固化された状態での電極１０ｂとパッド９ｂとを接合する接合剤１２の、電極１０ｂの単位面積あたりの体積Ｈｂは、
Ｈｂ＝Ｖｂ／Ｓｂ’＝αｂ’×Ｔｈ×β ・・・（２）’
となる。
一般に、接合剤１２の体積が大きいほどボイドが抜けにくくなる。図５のように、接合剤１２を分割することで、各接合剤１２のボイドを低減することができる。しかしながら、分割した接合剤１２同士の間の空間に存在したエアが接合剤１２中に巻き込まれるなどにより、接合剤１２中にボイドが残存してしまう場合がある。この点、本実施形態では、電極１２ｂが突出している分、突出していない場合と比べて、電極１０ｂとパッド９ｂの距離が小さいため、接合剤１２が（図の横方向）に濡れ広がりやすく、接合剤１２間のエアを排出しやすくなっている。
次に、図６を参照して、図３の部品（半導体装置）１０の製造方法について説明する。
まずは、図６の（ａ）に示すようなリードフレームの元となる平板状の金属導体（例えば銅等）１４が加工され、図６の（ｂ）に示すような電極１０ｂに対応する凸部１４ａ（電極１０ｂ，１０ｃに対応する段差）が形成される。凸部１４ａは、プレスや、切削、エッチング等で形成することができる（凸部形成工程、段差形成工程）。
次に、図６の（ｃ）に示すように、金属導体１４の下面１４ｂの、電極１０ｂ，１０ｃとなる部分に、選択的に、例えばメッキにより、薄膜（例えば金等）１４ｄが設けられる（電極表面の薄膜の形成工程）。
次に、図６の（ｄ）に示すように、金属導体１４の上面１４ｃにチップ本体（ダイ）１５が接合剤１６を介してマウントされ（チップマウント工程）、チップ本体１５に設けられた信号パッド（図示せず）と電極（端子）１０ｃとがワイヤ１７によってボンディングされる（ワイヤボンディング工程）。
次に、図６の（ｅ）に示すように、合成樹脂材料等を含むモールド剤やアンダーフィル剤等の封止部材１８によって、チップ本体１５がマウントされた金属導体１４の周囲が封止される。図６の例では、電極１０ｂ，１０ｃおよびそれらの接続部分１４ｅは下方に露出した状態で、主としてチップ本体１５および金属導体１４の上方側が封止される（封止工程）。
そして、図６の（ｆ）に示すように、金属導体１４の接続部分１４ｅ等の不要な部分がエッチングされ（エッチング工程）、部品１０が得られる。
以上のように、本実施形態では、電極１０ｂが電極１０ｃより基板９側により高く突出している。基板アセンブリ１１では、電極１０ｃとパッド９ｃとを接合した接合剤１２の厚さが、電極１０ｂとパッド９ｂとを接合した接合剤１２の厚さより大きく、かつ、電極１０ｃとパッド９ｃとを接合した接合剤１２の、電極１０ｃの単位面積あたりの体積Ｈｃが、電極１０ｂとパッド９ｂとを接合した接合剤１２の、電極１０ｂの単位面積あたりの体積Ｈｂより大きい状態で、電極１０ｃとパッド９ｃとを接合した接合剤１２、ならびに、電極１０ｂとパッド９ｂとを接合した接合剤１２の双方について、より良好な接合状態が得られる。
また、本実施形態では、電極１０ｂが基板対向面１０ａから突出しているため、接合剤１２が電極１０ｂの側面に回り込むことができ、接合強度（耐久性、耐衝撃性等）を向上することができる。
また、本発明は上記実施形態には限定されず、種々の変形が可能である。例えば、図７に示すように、電極１０ｂのみならず、電極１０ｃも、基板対向面１０ａから突出した構成とすることができる。この場合、電極１０ｃが基板対向面１０ａから突出しているため、接合剤１２が電極１０ｃの側面に回り込むことができ、電極１０ｃとパッド９ｃとを接合した接合剤１２の接合強度（耐久性、耐衝撃性等）も向上することができる。
また、電極１０ｃのレイアウトや、数、大きさ、形状等は種々に変更することができる。例えば、図８に示すように、電極１０ｃは、電極１０ｂの周囲に環状に複数列配置されうる。このような構成でも、上記実施形態と同様の効果が得られる。
また、例えば、図９，１０に示すように、パッド９ｂは、基板９の表面９ａ上では相互に隔離された複数のパッド部９ｆを有することができる。これらパッド部９ｆは、相互に電気的に接続されており、一つのパッド９ｂ（すなわち、放熱電極およびグラウンド電極）として機能する。パッド部９ｆは、パッド９ｂの表面側に例えばソルダレジスト等を塗布する等により、分割することができる。また、一例としては、複数のパッド部９ｆは、図１０に示すように、アレイ状に配置されうる。パッド９ｂが複数のパッド部９ｆを有する構成によれば、パッド９ｂの面積をより小さくすることができる分、電極１０ｂとパッド９ｂとを接合する接合剤１２が濡れ広がる力を小さくできることと、濡れ広がり領域を制限できることから、部品１０のずれや傾きを抑制することができ、電極１０ｂとパッド９ｂおよび電極１０ｃとパッド９ｃとの間の接合剤１２を介しての接合状態がより向上しやすくなる。
また、上記各実施形態では、本発明にかかる電子機器が、ノート型のパーソナルコンピュータとして実施された構成を例示したが、本発明にかかる電子機器は、上述した所謂ノート型のパーソナルコンピュータ以外の電子機器（例えば、所謂デスクトップ型のパーソナルコンピュータの本体部、ＨＤＤ（Hard Disk Drive）、ＰＤＡ（Personal Digital Assistant）、スマートブック、スマートフォン、携帯電話端末、表示装置、テレビジョン装置等）として実施することも可能である。
また、第二のパッドが第一のパッドより部品側に突出した構成によっても、第一の電極と第一のパッドとの間の距離が、第二の電極と第二のパッドとの間の距離より大きい状態を得ることができる。このような構成でも、第一の電極と第一のパッドとを接合した接合剤の厚さを、第二の電極と第二のパッドとを接合した接合剤の厚さより大きくすることができるとともに、第一の電極と第一のパッドとを接合した接合剤の第一の電極の単位面積あたりの体積を、第二の電極と第二のパッドとを接合した接合剤の第二の電極の単位面積あたりの体積より大きくすることができる。したがって、上記実施形態と同様の効果が得られる。また、第二のパッドが第一のパッドより部品側に突出するとともに、第二の電極が第一の電極より基板側に突出する構成でも、同様の効果を得ることができる。
また、電子機器や、筐体、基板アセンブリ、基板、部品、電極、パッド、パッド部、接合剤、表面、等のスペック（構造や、形状、材質、大きさ、長さ、幅、厚さ、数、配置、位置等）は、適宜変更して実施することができる。
本発明の実施形態および変形例によれば、部品が基板上により良好な状態で接合された電子機器、基板アセンブリ、および半導体装置を得ることができる。
１…電子機器、９…基板、９ａ…表面、９ｂ…パッド（第二のパッド）、９ｃ…パッド（第一のパッド）、９ｆ…パッド部、１０…部品（半導体装置）、１０ａ…基板対向面、１０ｂ…電極（第二の電極、放熱電極、グラウンド電極）、１０ｃ…電極（第一の電極、信号電極）、１１…基板アセンブリ、１２…接合剤。
本発明の実施形態は、電子機器および基板アセンブリに関する。
そこで、本発明の実施形態は、部品が基板上により良好な状態で接合された電子機器および基板アセンブリを得ることを目的の一つとする。
本発明の実施形態にかかる電子機器にあっては、筐体と、前記筐体内に設けられ、第一面とこの第一面の反対側の第二面とを有し、前記第一面および前記第二面のうち一方に露出した第一パッドおよび第二パッドを有した基板と、前記一方に対向した第三面を有し、当該第三面に露出して接合剤を介して前記第一パッドに接合された第一電極と、前記第三面に露出して接合剤を介して前記第二パッドに接合されて前記第一電極より高く突出した第二電極と、を有した部品と、を備え、前記第一電極と前記第一パッドとを接合した接合剤の、当該接合剤が接合された前記第一電極の単位面積あたりの体積が、前記第二電極と前記第二パッドとを接合した接合剤の、当該接合剤が接合された前記第二電極の単位面積あたりの体積より大きい。

Claims (10)

  1. 筐体と、
    前記筐体内に設けられ、表面に露出した第一のパッドおよび第二のパッドを有した基板と、
    前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第一のパッドに接合された第一の電極と、前記基板対向面に露出して接合剤を介して前記第二のパッドに接合されて前記第一の電極より広くかつ前記第一の電極より高く突出した第二の電極と、を有した部品と、
    を備えた電子機器。
  2. 前記第一の電極と前記第一のパッドとを接合した前記接合剤の厚さが、前記第二の電極と前記第二のパッドとを接合した前記接合剤の厚さより大きいことを特徴とする請求項１に記載の電子機器。
  3. 前記第二のパッドが、前記表面上では相互に隔離された複数のパッド部を有したことを特徴とする請求項１または２に記載の電子機器。
  4. 前記第一の電極および前記第二の電極が、前記基板対向面から突出したことを特徴とする請求項１〜３のうちいずれか一つに記載の電子機器。
  5. 前記第一の電極が信号電極であり、かつ前記第二の電極が放熱電極であることを特徴とする請求項１〜４のうちいずれか一つに記載の電子機器。
  6. 前記第一の電極と前記第一のパッドとを接合した接合剤の、当該接合剤が接合された前記第一の電極の単位面積あたりの体積が、前記第二の電極と前記第二のパッドとを接合した接合剤の、当該接合剤が接合された前記第二の電極の単位面積あたりの体積より、大きいことを特徴とする請求項１〜５のうちいずれか一つに記載の電子機器。
  7. 前記第一の電極と前記第二の電極との突出高さの差を、ΔＨとし、
    前記第一の電極と前記第一のパッドとを接合した接合剤の、当該接合剤が接合された前記第一の電極の単位面積あたりの体積を、Ｈｃとし、
    前記第二の電極と前記第二のパッドとを接合した接合剤の、当該接合剤が接合された前記第二の電極の単位面積あたりの体積を、Ｈｂとしたとき、
    ０．５（Ｈｃ−Ｈｂ）＜ ΔＨ ＜１．５（Ｈｃ−Ｈｂ）
    であることを特徴とする請求項６に記載の電子機器。
  8. 筐体と、
    前記筐体内に設けられ、表面に露出した第一のパッドおよび第二のパッドを有した基板と、
    接合剤を介して前記第一のパッドに接合された第一の電極と、接合剤を介して前記第二のパッドに接合された第二の電極と、を有した部品と、
    を備え、
    前記第一の電極とこれに前記接合剤を介して接合された前記第一のパッドとの間の第一の距離が、前記第二の電極とこれに前記接合剤を介して接合された前記第二のパッドとの間の第二の距離より大きいことを特徴とする電子機器。
  9. 表面に露出した第一のパッドおよび第二のパッドを有した基板と、
    前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第一のパッドに接合された第一の電極と、前記基板対向面に露出して接合剤を介して前記第二のパッドに接合されて前記第一の電極より広い第二の電極と、を有した部品と、
    を備え、
    前記第二の電極が前記第一の電極より前記基板側へ突出したことを特徴とする基板アセンブリ。
  10. 基板対向面に露出した第一の電極と、
    前記基板対向面に露出して前記第一の電極より広くかつ前記第一の電極より突出した第二の電極と、
    を有したことを特徴とする半導体装置。
JP2010207030A 2010-09-15 2010-09-15 電子機器および基板アセンブリ Active JP4996729B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010207030A JP4996729B2 (ja) 2010-09-15 2010-09-15 電子機器および基板アセンブリ
US13/082,217 US20120063102A1 (en) 2010-09-15 2011-04-07 Electronic Device, Circuit Board Assembly, and Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010207030A JP4996729B2 (ja) 2010-09-15 2010-09-15 電子機器および基板アセンブリ

Publications (2)

Publication Number Publication Date
JP2012064721A true JP2012064721A (ja) 2012-03-29
JP4996729B2 JP4996729B2 (ja) 2012-08-08

Family

ID=45806548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010207030A Active JP4996729B2 (ja) 2010-09-15 2010-09-15 電子機器および基板アセンブリ

Country Status (2)

Country Link
US (1) US20120063102A1 (ja)
JP (1) JP4996729B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107200A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267484A (ja) * 2000-03-14 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002134654A (ja) * 2001-10-29 2002-05-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
JP2006041224A (ja) * 2004-07-28 2006-02-09 Denso Corp 電子装置および電子装置の実装構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
TW586208B (en) * 2002-02-26 2004-05-01 Advanced Semiconductor Eng Wafer-level packaging structure
KR100975521B1 (ko) * 2003-10-04 2010-08-12 삼성전자주식회사 발광 소자 조립체
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP2008227271A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 電子装置および電子部品実装方法
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267484A (ja) * 2000-03-14 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002134654A (ja) * 2001-10-29 2002-05-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
JP2006041224A (ja) * 2004-07-28 2006-02-09 Denso Corp 電子装置および電子装置の実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107200A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102600022B1 (ko) * 2019-03-06 2023-11-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
JP4996729B2 (ja) 2012-08-08
US20120063102A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
JP4828164B2 (ja) インタポーザおよび半導体装置
JP6586036B2 (ja) 半導体装置の製造方法
US20100109152A1 (en) Electronic device and lid
JP2008243914A (ja) 半導体パッケージおよび該製造方法
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20070013310A (ko) 스택 모듈 시스템 및 방법
JP2014515187A5 (ja)
US9271388B2 (en) Interposer and package on package structure
JPH08186151A (ja) 半導体装置及びその製造方法
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP4777692B2 (ja) 半導体装置
US20040070080A1 (en) Low cost, high performance flip chip package structure
US10553558B2 (en) Semiconductor device
JP4996729B2 (ja) 電子機器および基板アセンブリ
JP4929382B2 (ja) 電子部品構造体及び電子機器
JP2012216642A (ja) 電子機器および基板アセンブリ
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2768315B2 (ja) 半導体装置
JPH11345900A (ja) 半導体装置
JP2008098285A (ja) 半導体装置
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
TWI435667B (zh) 印刷電路板組件
JPH10233401A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4996729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350