JP4929382B2 - 電子部品構造体及び電子機器 - Google Patents

電子部品構造体及び電子機器 Download PDF

Info

Publication number
JP4929382B2
JP4929382B2 JP2010158695A JP2010158695A JP4929382B2 JP 4929382 B2 JP4929382 B2 JP 4929382B2 JP 2010158695 A JP2010158695 A JP 2010158695A JP 2010158695 A JP2010158695 A JP 2010158695A JP 4929382 B2 JP4929382 B2 JP 4929382B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
solder
semiconductor package
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010158695A
Other languages
English (en)
Other versions
JP2012023129A (ja
Inventor
尚徳 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010158695A priority Critical patent/JP4929382B2/ja
Priority to US13/028,980 priority patent/US20120014078A1/en
Publication of JP2012023129A publication Critical patent/JP2012023129A/ja
Application granted granted Critical
Publication of JP4929382B2 publication Critical patent/JP4929382B2/ja
Priority to US13/756,209 priority patent/US20130141884A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

本発明の実施形態は、電子部品構造体及び電子機器に関する。
従来、半導体パッケージ等の電子部品構造体とこの電子部品構造体が実装された基板とを備え、電子部品構造体のグランド用の電極部が半田部によって基板に半田付けされた電子機器が知られている。
特開２００８−３１１４１７号公報
この種の電子機器では、基板に対する電極部の半田付けの際に、溶融した半田が電極部上で濡れ広がり過ぎてしまうと、半田がくびれて接合強度が低下したり、半田が電子部品構造体側に吸い上げられて半田接合ができなくなってしまうことがある。
そこで、本発明の実施形態は、基板に対して電極部を良好に半田付けすることができる電子部品構造体及び電子機器を提供することを目的の一つとする。
実施形態の電子部品構造体は、電子部品と、電極部と、を有する。前記電極部は、前記電子部品に電気的に接続され凹部が設けられたリードフレームと、前記電子部品側とは反対側で該リードフレームを覆うとともに基板に半田付けされるめっき層とを含む。前記電極部は、前記凹部が前記めっき層で覆われた規制部を有する。
実施形態の電子機器は、半導体パッケージと、基板とを有する。前記半導体パッケージは、凹部が設けられたリードフレームと該リードフレームを覆っためっき層とを含む電極部を含む。前記基板は、前記半導体パッケージが実装されている。前記電極部は、前記凹部が前記めっき層で覆われた規制部を有する。
図１は、第１実施形態にかかる電子機器としてのテレビジョン装置の正面図である。 図２は、第１実施形態にかかる電子部品構造体としての半導体パッケージの実装状態を示す縦断面図である。 図３は、第１実施形態にかかる半導体パッケージの第一電極部を示す底面図である。 図４は、第１実施形態にかかる半導体パッケージの基板への実装過程を模式的に示す図である。 図５は、第２実施形態にかかる半導体パッケージの第一電極部を示す底面図である。 図６は、第３実施形態にかかる半導体パッケージの実装状態を示す縦断面図である。 図７は、第３実施形態にかかる半導体パッケージの第一電極部を示す底面図である。 図８は、第４実施形態にかかる半導体パッケージの実装状態を示す縦断面図である。 図９は、第４実施形態にかかる半導体パッケージの第一電極部を示す縦断面図である。 図１０は、第４実施形態にかかる半導体パッケージの第一電極部を示す底面図である。 図１１は、第５実施形態にかかる半導体パッケージの第一電極部を示す縦断面図である。 図１２は、第６実施形態にかかる半導体パッケージの第一電極部を示す底面図である。 図１３は、第７実施形態にかかる電子機器としてのパーソナルコンピュータの斜視図である。 図１４は、第８実施形態にかかる電子機器としての磁気ディスク装置の斜視図である。
以下、図面を参照して、実施形態について詳細に説明する。なお、以下の複数の実施形態には、同様の構成要素が含まれている。よって、以下では、それら同様の構成要素には共通の符号を付与するとともに、重複する説明を省略する。
＜第１実施形態＞
まずは、第１実施形態について図１ないし図３を参照して説明する。
図１に示すように、本実施形態にかかる電子機器としてのテレビジョン装置１は、前方から見た正面視（前面に対する平面視）で、長方形状の外観を呈している。このテレビジョン装置１は、筐体２と、筐体２の前面２ａに設けられた開口部２ｂから前方に露出する表示画面３ａを有した表示装置（ディスプレイ）としてのディスプレイパネル３（例えばＬＣＤ（Liquid Crystal Display）等）と、電子部品構造体の一例としての半導体パッケージ４等が実装された基板５（例えばプリント基板）と、を備えている。ディスプレイパネル３及び基板５は、筐体２に、図示しないねじ等によって固定されている。
ディスプレイパネル３は、前後方向（図１の紙面に垂直な方向）に薄い扁平な直方体状に形成されている。ディスプレイパネル３は、基板５に実装された半導体パッケージ４等で構成された制御回路に含まれる映像信号処理回路（いずれも図示せず）から映像信号を受け取り、その前面側の表示画面３ａに、静止画や動画等の映像を表示させる。テレビジョン装置１の制御回路は、映像信号処理回路の他、いずれも図示しないチューナ部や、ＨＤＭＩ（High-Definition Multimedia Interface）信号処理部、ＡＶ（Audio Video）入力端子、リモコン信号受信部、制御部、セレクタ、オンスクリーンディスプレイインタフェース、記憶部（例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）等）、音声信号処理回路等を有している。基板５は、筐体２内のディスプレイパネル３の後方に収容されている。また、テレビジョン装置１は、音声出力用のアンプやスピーカ等（図示せず）も内蔵している。
基板５は、図２に示すように、ガラス・エポキシ等によって構成された絶縁層６と、この絶縁層６上に形成された配線パターン７と、を有している。配線パターン７は、銅箔等の導体によって構成されている。配線パターン７は、複数の第一電極パッド７ａと複数の第二電極パッド７ｂとを含んでいる。これらの第一電極パッド７ａ及び第二電極パッド７ｂは、相互に独立して配置されている。これらの第一電極パッド７ａ及び第二電極パッド７ｂは、矩形状に形成されている。
半導体パッケージ４は、表面実装部品（ＳＭＤ：Surface Mount Device）であり、本実施形態では、一例として、インタポーザを有さないノンリードタイプとして構成されている。半導体パッケージ４は、図２に示すように、電子部品である半導体チップ１０と、半導体チップ１０に対して積層状態で接続された電極部である単一の第一電極部１１と、第一電極部１１の周囲に配置された複数の第二電極部１２と、を備えている。第一電極部１１は、半導体チップ１０の一面１０ａに接続層１３によって接続されている。一方、第二電極部１２は、金属製の接続線１４によって半導体パッケージ４に接続されている。半導体パッケージ４では、半導体パッケージ４を封止した樹脂製の封止部１５によって、半導体パッケージ４、第一電極部１１、第二電極部１２、接続層１３及び接続線１４が一体化されている。この半導体パッケージ４は、第一電極部１１が基板５の第一電極パッド７ａに半田部である第一半田部１６によって接合され、第二電極部１２が基板５の第二電極パッド７ｂに第二半田部１７によって接合されることで、基板５に実装されている。
第一電極部１１及び第二電極部１２は、導電性を有している。第一電極部１１及び第二電極部１２は、接続層１３によって半導体チップ１０に接続されたリードフレーム１１ａ，１２ａと、リードフレーム１１ａ，１２ａに積層されためっき層１１ｂ，１２ｂと、をそれぞれ有している。リードフレーム１１ａ，１２ａは、銅合金やニッケル等によって構成されている。めっき層１１ｂ，１２ｂは、本実施形態では、金めっき層である。また、接続層１３は、導電性を有する接着剤によって構成されている。
第一電極部１１は、グランド電極部である。また、第一電極部１１は、発熱体である半導体チップ１０の熱を第一半田部１６を介して基板５に伝達する。この伝熱により、半導体チップ１０の熱が基板５から放出される。第一電極部１１の電極面１１ｃの面積は、他の電極部である第二電極部１２の電極面１２ｃの面積よりも大きくなっており、これにより、高い放熱性が確保されている。
第一電極部１１は、図２及び図３に示すように、矩形状に形成されている。第一電極部１１は、半導体パッケージ４側とは反対側の部分としての電極面１１ｃに複数の半田付け領域１１ｄを有している。これらの半田付け領域１１ｄは、相互に離間して配置されている。即ち、本実施形態では、単一の電極部である第一電極部１１に複数の半田付け領域１１ｄが分散して設けられている。半田付け領域１１ｄは、半田付けを受け付ける領域である。半田付け領域１１ｄは、その全域が半田付けされてもよいし、一部を除いた残りの部分が半田付けされても良い。本実施形態では、半田付け領域１１ｄは、一例として、２行２列で合計４個（図３）設けられている。各半田付け領域１１ｄは、矩形状に形成されている。半田付け領域１１ｄは、接続される第一電極パッド７ａと同じ形状に形成されているのが望ましい。半田付け領域１１ｄは、めっき層１１ｂに設けられている。半田付け領域１１ｄは、それぞれが相互に別の第一半田部１６によって基板５に半田付けされており、且つ、複数の半田付け領域１１ｄは、複数の第一電極パッド７ａに１対１の関係で接続されている。なお、半田付け領域１１ｄは、矩形状に限るものではなく、円形や楕円形等であっても良い。
第一電極部１１は、半田付け領域１１ｄの周縁部１１ｅに接続して設けられた規制部１１ｆを有している。規制部１１ｆは、半導体パッケージ４の基板５への実装工程におけるリフロー工程で、溶融状態の第一半田部１６の移動を規制する。規制部１１ｆは、第一電極部１１に凹状に設けられており、半田付け領域１１ｄに対して段差をなしている。規制部１１ｆは、格子状に設けられており、複数の半田付け領域１１ｄを相互に分離している。規制部１１ｆは、各半田付け領域１１ｄの全周を囲繞している。規制部１１ｆの底面１１ｇ及び側面１１ｈは、めっき層１１ｂによって構成されている。この凹状の規制部１１ｆは、例えば、エッチングやプレス加工、切削加工等によって形成することができる。
以上の構成の半導体パッケージ４の基板５への実装工程について説明する。図４に示すように、実装工程では、一例として半田ボール状の第一半田部１６と第二半田部１７とが第一電極部１１と第二電極部１２とに接合されている。そして、基板５と半導体パッケージ４とで第一半田部１６及び第二半田部１７を挟み、リフロー工程で、第一半田部１６及び第二半田部１７を加熱する。これにより第一半田部１６及び第二半田部１７が溶融する。この際、めっき層１１ｂが金めっき層であるので、溶融状態の第一半田部１６が第一電極部１１の各半田付け領域１１ｄの全体に良好に濡れ広がる。そして、本実施形態では、半田付け領域１１ｄの周縁部１１ｅに接続して設けられた規制部１１ｆが、溶融状態の第一半田部１６の移動（濡れ広がり）を規制するので、半田付け領域１１ｄ外に第一半田部１６が濡れ広がるのが抑制される。ここで、溶融した半田は、平面上は比較的に濡れ広がりやすいが、段差部分では、自身の表面張力のために比較的に濡れ広がり難い。本実施形態では、この半田の性質を利用すべく、半田付け領域１１ｄの周縁部１１ｅに接続した規制部１１ｆによって段差を形成し、第一半田部１６の濡れ広がりを規制している。その後、第一及び第二半田部１６，１７が冷却によって凝固する。これにより、半導体パッケージ４が基板５に固定される。
以上説明したように、本実施形態では、規制部１１ｆが、実装工程において、溶融状態の第一半田部１６の移動を規制するので、溶融した第一半田部１６が第一電極部１１上で濡れ広がり過ぎてしまうことを抑制することができる。したがって、本実施形態によれば、基板５に対して第一電極部１１を良好に半田付けすることができる。これにより、第一半田部１６の高密度化や第一半田部１６の安定性（接合信頼性）を向上させることができる。
なお、本実施形態では、規制部１１ｆとして、格子状に形成された規制部１１ｆを説明したが、これに限るものではなく、規制部１１ｆの形状としては、円形や楕円形状等であっても良い。
＜第２実施形態＞
次に、第２実施形態について図５を参照して説明する。
本実施形態は、基本的には、第１実施形態と同じであるが、半導体パッケージ４の規制部１１ｆＡの形状が第１実施形態に対して異なる。図５に示すように、本実施形態では、規制部１１ｆＡは、複数設けられている。規制部１１ｆＡは、凹状に形成されており、それぞれ、半田付け領域１１ｄの角部に接続されている。半田付け領域１１ｄは、図５中の一点鎖線と実線とで構成される矩形領域である。
半田付け領域１１ｄ同士は、平面状の接続面１１ｉによって接続されている。接続面１１ｉは、めっき層１１ｂで構成されている。
以上説明したように、本実施形態においても、規制部１１ｆＡが、実装工程において、溶融状態の第一半田部１６（図２参照）の移動を規制するので、溶融した第一半田部１６が第一電極部１１上で濡れ広がり過ぎてしまうことを抑制することができる。したがって、本実施形態によれば、基板５に対して第一電極部１１を良好に半田付けすることができる。
＜第３実施形態＞
次に、第３実施形態について図６及び図７を参照して説明する。
本実施形態は、基本的には第１実施形態と同じであり、図６及び図７に示すように、本実施形態の半導体パッケージ４は、接続層１３によって半導体チップ１０に接続されたリードフレーム１１ａと、リードフレーム１１ａに積層され、半田付け領域１１ｄが設けられためっき層１１ｂと、を備えている。そして、本実施形態では、第１実施形態と異なる点は、規制部１１ｆＢの底面１１ｇが接続層１３によって構成されている点である。なお、規制部１１ｆの側面１１ｈは、第１実施形態と同じくめっき層１１ｂによって構成されている。このような規制部１１ｆＢは、エッチングや切削加工によって形成することができる。
本実施形態では、第一電極部１１は、規制部１１ｆＢによって複数の部分１１ｎに分割された構成となっている。これらの各部分１１ｎは、接続層１３によって相互に接続されている。
以上説明した本実施形態においても、規制部１１ｆＢが、実装工程において、溶融状態の第一半田部１６の移動を規制するので、溶融した第一半田部１６が第一電極部１１上で濡れ広がり過ぎてしまうことを抑制することができる。したがって、本実施形態によれば、基板５に対して第一電極部１１を良好に半田付けすることができる。
なお、本実施形態では、規制部１１ｆＢの底面１１ｇが接続層１３によって構成され、規制部１１ｆＢの側面１１ｈがめっき層１１ｂによって構成された例を説明したが、これに限るものではない。例えば、凹状の規制部の底面及び側面がリードフレーム１１ａで構成されていてもよい。この場合の規制部は、例えば、リードフレーム１１ａに凹部を形成して、その凹部にマスクをした状態でリードフレーム１１ａにめっきを施し、その後マスクを外すことで、形成することができる。この規制部によれば、リードフレーム１１ａによって構成された規制部の側面の半田濡れ性が、金めっき層であるめっき層１１ｂの半田濡れ性よりも低いので、この濡れ性の違いによっても第一半田部１６の濡れ広がりを抑制することができる。
＜第４実施形態＞
次に、第４実施形態について図８ないし図１０を参照して説明する。
本実施形態は、基本的には第１実施形態と同じであるが、半導体パッケージ４の規制部１１ｆＣが第１実施形態に対して異なる。本実施形態の規制部１１ｆＣは、図８及び図９に示すように、第一電極部１１に凸状に設けられている。この規制部１１ｆＣは、図１０に示すように、格子状に設けられている。
本実施形態の半導体パッケージ４は、第１実施形態と同様に、接続層１３によって半導体パッケージ４に接続されたリードフレーム１１ａと、リードフレーム１１ａに積層され、半田付け領域１１ｄが設けられためっき層１１ｂと、を備えている。そして、規制部１１ｆＣは、めっき層１１ｂ上に設けられている。規制部１１ｆＣは、金めっき層であるめっき層１１ｂよりも、半田濡れ性が低い。これは、例えば、めっき層１１ｂの材料よりも半田濡れ性の低い材料で規制部１１ｆＣを形成することで実現できる。このような規制部１１ｆＣの材料は、例えば、有機物やすず等であって良い。また。規制部１１ｆＣをソルダレジストで構成しても良い。
以上の構成の半導体パッケージ４の基板５への実装工程は、第１実施形態と同様に行われる。実装工程におけるリフロー工程では、溶融した第一半田部１６の移動（濡れ広がり）を、規制部１１ｆＣが規制する。本実施形態の規制部１１ｆＣは、凸状に形成されているので、規制部１１ｆＣが堤防として機能して、溶融した第一半田部１６の移動を規制する。また、規制部１１ｆＣは、その半田濡れ性がめっき層１１ｂよりも低くなっている。即ち、規制部１１ｆＣは、半田濡れ性が比較的に低いので、この点でも、規制部１１ｆＣは、第一半田部１６の移動を良好に規制することができる。また、規制部１１ｆＣは、上述の通り半田濡れ性が比較的に低いので、規制部１１ｆＣの側面１１ｈでは移動を阻止しきれなかった溶融状態の第一半田部１６が規制部１１ｆＣの突出端面１１ｊ上で移動（濡れ広がり）するのを、規制することができる。
以上説明したように、本実施形態においても、半導体パッケージ４の規制部１１ｆＣが、実装工程において、溶融状態の第一半田部１６の移動を規制するので、溶融した第一半田部１６が第一電極部１１上で濡れ広がり過ぎてしまうことを抑制することができる。したがって、本実施形態によれば、基板５に対して第一電極部１１を良好に半田付けすることができる。
＜第５実施形態＞
次に、第５実施形態について図１１を参照して説明する。
本実施形態は、基本的には第４実施形態と同じであるが、規制部１１ｆＤが第４実施形態に対して異なる。
本実施形態の規制部１１ｆＤの表面１１ｋは、めっき層１１ｂによって構成されている。詳細には、リードフレーム１１ａにおける基板５側の面の一部に中間層１１ｍが設けられ、この中間層１１ｍをめっき層１１ｂで被覆することで、凸状の規制部１１ｆＤが形成さている。中間層１１ｍは、例えば金属製であり、導電性を有している。
以上説明した本実施形態においても、半導体パッケージ４の半導体パッケージ４の規制部１１ｆＤが、実装工程において、溶融状態の第一半田部１６（図２参照）の移動を規制するので、溶融した第一半田部１６が第一電極部１１上で濡れ広がり過ぎてしまうことを抑制することができる。したがって、本実施形態によれば、基板５に対して第一電極部１１を良好に半田付けすることができる。
＜第６実施形態＞
次に、第６実施形態について図１２を参照して説明する。
本実施形態は、基本的には第４実施形態と同じであるが、半導体パッケージ４の半田付け領域１１ｄＥが円形に形成されて、半田付け領域１１ｄＥに対して凸状に形成された規制部１１ｆＥが、その円形の半田付け領域１１ｄＥの全周を囲繞している点が第４実施形態に対して異なる。別の言い方をすると、半田付け領域１１ｄＥは、凹部の底面によって構成されている。
以上説明した本実施形態においても、規制部１１ｆＥが、実装工程において、溶融状態の第一半田部１６（図２参照）の移動を規制するので、溶融した第一半田部１６が第一電極部１１上で濡れ広がり過ぎてしまうことを抑制することができる。したがって、本実施形態によれば、基板５に対して第一電極部１１を良好に半田付けすることができる。
＜第７実施形態＞
次に、第７実施形態について図１３を参照して説明する。
図１３に示すように、本実施形態にかかる電子機器は、所謂ノート型のパーソナルコンピュータ２０として構成されており、矩形状の扁平な第一の本体部２２と、矩形状の扁平な第二の本体部２３と、を備えている。これら第一の本体部２２及び第二の本体部２３は、ヒンジ機構２４を介して、回動軸Ａｘ回りに図１３に示す展開状態と図示しない折り畳み状態との間で相対回動可能に、接続されている。
第一の本体部２２には、筐体２２ａの外面としての前面２２ｂ側に露出する状態で、入力操作部としてのキーボード２５や、ポインティングデバイス２６、クリックボタン２７等が設けられている。一方、第二の本体部２３には、筐体２３ａの外面としての前面２３ｂ側に露出する状態で、表示装置（部品）としてのディスプレイパネル２８が設けられている。ディスプレイパネル２８は、例えば、ＬＣＤ（Liquid Crystal Display）として構成される。そして、パーソナルコンピュータ２０の展開状態では、キーボード２５や、ポインティングデバイス２６、クリックボタン２７、ディスプレイパネル２８の表示画面２８ａ等が露出して、ユーザが使用可能な状態となる。一方、折り畳み状態では、前面２２ｂ，２３ｂ同士が相互に近接した状態で対向して、キーボード２５や、ポインティングデバイス２６、クリックボタン２７、ディスプレイパネル２８等が、筐体２２ａ，２３ａによって隠された状態となる。なお、図１３では、キーボード２５のキー２５ａは一部のみ図示されている。
そして、第１実施形態で示した基板５と同様の基板２１が、第一の本体部２２の筐体２２ａまたは第一の本体部２２の筐体２２ａ内に（本実施形態では、筐体２２ａ内のみに）収容されている。
ディスプレイパネル２８は、基板２１に実装された半導体パッケージ４等で構成された制御回路から表示信号を受け取り、静止画や動画等の映像を表示する。また、パーソナルコンピュータ２０の制御回路は、制御部、記憶部（例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）等）、インタフェース回路、各種コントローラ等を有している。また、パーソナルコンピュータ２０は、音声出力用のスピーカ等（図示せず）も内蔵している。
基板２１は、第１実施形態の基板５と同様の構成を有し、半導体パッケージ４は、第１ないし第６実施形態の半導体パッケージ４のいずれかである。即ち、本実施形態にかかる電子機器としてのパーソナルコンピュータ２０は、基板２１と、基板２１に実装された電子部品構造体としての半導体パッケージ４と、を備える。したがって、本実施形態にかかるパーソナルコンピュータ２０にあっても、上記第１ないし第６実施形態によって得られる効果と同様の効果を得ることができる。
＜第８実施形態＞
次に、第８実施形態について図１４を参照して説明する。
図１４に示すように、本実施形態にかかる電子機器は、磁気ディスク装置３０として構成されている。磁気ディスク装置３０は、磁気ディスク（図示せず）等の部品を収容する扁平な直方体状の筐体３１と、筐体３１にねじ３２等の締結具によって取り付けられた基板（プリント基板）３３と、を有している。
また、基板３３は、筐体３１の上壁部３１ａ上に配置されている。基板３３と上壁部３１ａとの間には、フィルム状の絶縁シート（図示せず）が挟まれている。そして、本実施形態では、基板３３の図１６の視線での裏面、すなわち上壁部３１ａに対向する基板３３の裏面（図示せず）が、半導体パッケージ４を含む複数の電子部品等が実装される主たる実装面となっている。基板３３の表面及び裏面には、配線パターン（図示せず）が設けられている。なお、もちろん、基板３３の表面にも電子部品を実装することができる。
そして、本実施形態でも、基板３３は、上記第１実施形態と同様の構成を有するとともに、この基板３３に実装される半導体パッケージ４は、第１ないし第６実施形態の半導体パッケージ４のいずれかである。即ち、本実施形態にかかる電子機器としての磁気ディスク装置３０は、基板３３と、基板３３に実装された電子部品構造体としての半導体パッケージ４と、を備える。したがって、本実施形態にかかる磁気ディスク装置３０にあっても、上記第１ないし第６実施形態によって得られる効果と同様の効果を得ることができる。
以上、説明したように、上記各実施形態によれば、基板に対して電極部を良好に半田付けすることができる電子部品構造体及び電子機器を提供することができる。
なお、本発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
１…テレビジョン装置（電子機器）
４…半導体パッケージ（電子部品構造体）
５，２１，３３…基板
１０…半導体チップ（電子部品）
１１…第一電極部（電極部）
１１ａ…リードフレーム
１１ｂ…めっき層
１１ｄ，１１ｄＥ…半田付け領域
１１ｅ…半田付け領域の周縁部
１１ｆ，１１ｆＡ，１１ｆＢ，１１ｆＣ，１１ｆＤ，１１ｆＥ…規制部
１１ｇ…規制部の底面
１１ｈ…規制部の側面
１１ｉ…接続面
１３…接続層
２０…パーソナルコンピュータ（電子機器）
３０…磁気ディスク装置（電子機器）

Claims (8)

  1. 電子部品と、
    前記電子部品に電気的に接続され凹部が設けられたリードフレームと、前記電子部品側とは反対側で該リードフレームを覆うとともに基板に半田付けされるめっき層とを含む電極部と、
    を備え、
    前記電極部は、前記凹部が前記めっき層で覆われた規制部を有する電子部品構造体。
  2. 前記電子部品と前記リードフレームとの間に接続層を有した請求項１に記載の電子部品構造体。
  3. 前記規制部の底面から、前記接続層が露出された請求項２に記載の電子部品構造体。
  4. 前記規制部は、格子状に設けられた請求項２に記載の電子部品構造体。
  5. 凹部が設けられたリードフレームと該リードフレームを覆っためっき層とを含む電極部を含む半導体パッケージと、
    前記半導体パッケージが実装された基板と、
    を備え、
    前記電極部は、前記凹部が前記めっき層で覆われた規制部を有する電子機器。
  6. 前記リードフレームにおける前記めっき層側とは反対側に接続層を有した請求項５に記載の電子機器。
  7. 前記規制部の底面から、前記接続層が露出された請求項６に記載の電子機器。
  8. 前記規制部は、格子状に設けられた請求項７に記載の電子機器。
JP2010158695A 2010-07-13 2010-07-13 電子部品構造体及び電子機器 Active JP4929382B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010158695A JP4929382B2 (ja) 2010-07-13 2010-07-13 電子部品構造体及び電子機器
US13/028,980 US20120014078A1 (en) 2010-07-13 2011-02-16 Electronic Component Structure and Electronic Device
US13/756,209 US20130141884A1 (en) 2010-07-13 2013-01-31 Electronic Component Structure and Electronic Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010158695A JP4929382B2 (ja) 2010-07-13 2010-07-13 電子部品構造体及び電子機器

Publications (2)

Publication Number Publication Date
JP2012023129A JP2012023129A (ja) 2012-02-02
JP4929382B2 true JP4929382B2 (ja) 2012-05-09

Family

ID=45466838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010158695A Active JP4929382B2 (ja) 2010-07-13 2010-07-13 電子部品構造体及び電子機器

Country Status (2)

Country Link
US (2) US20120014078A1 (ja)
JP (1) JP4929382B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032271B1 (ko) * 2013-08-09 2019-10-16 한국전자통신연구원 전자기기의 접합구조
JP6327114B2 (ja) * 2014-10-30 2018-05-23 三菱電機株式会社 電子部品搭載基板、電動機、空気調和機、及び電子部品搭載基板の製造方法
JP2022133486A (ja) * 2019-07-30 2022-09-14 株式会社デンソー 半導体パッケージおよび半導体装置
JP7215982B2 (ja) * 2019-09-17 2023-01-31 株式会社東芝 プリント基板及びディスク装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
JPH0997969A (ja) * 1995-09-28 1997-04-08 Denso Corp 表面実装用印刷回路
JPH09102567A (ja) * 1995-10-09 1997-04-15 Mitsubishi Electric Corp 半導体装置
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US5916696A (en) * 1996-06-06 1999-06-29 Lucent Technologies Inc. Conformable nickel coating and process for coating an article with a conformable nickel coating
JP3314757B2 (ja) * 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6504238B2 (en) * 2000-01-31 2003-01-07 Texas Instruments Incorporated Leadframe with elevated small mount pads
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2002076215A (ja) * 2000-08-29 2002-03-15 Sony Corp 半導体装置パッケージ及びその作製方法
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
TWI257693B (en) * 2003-08-25 2006-07-01 Advanced Semiconductor Eng Leadless package
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7125747B2 (en) * 2004-06-23 2006-10-24 Advanced Semiconductor Engineering, Inc. Process for manufacturing leadless semiconductor packages including an electrical test in a matrix of a leadless leadframe
US7169651B2 (en) * 2004-08-11 2007-01-30 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP2006060141A (ja) * 2004-08-23 2006-03-02 Sharp Corp 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
JP2006216843A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd メモリカードおよびプリント配線板
JP4634230B2 (ja) * 2005-06-17 2011-02-16 株式会社オートネットワーク技術研究所 回路基板、電子部品及び電気接続箱
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
US7871865B2 (en) * 2007-01-24 2011-01-18 Analog Devices, Inc. Stress free package and laminate-based isolator package
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US20090315163A1 (en) * 2008-06-20 2009-12-24 Terry Johnson Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
US7923847B2 (en) * 2008-08-27 2011-04-12 Fairchild Semiconductor Corporation Semiconductor system-in-a-package containing micro-layered lead frame
US8008784B2 (en) * 2008-10-02 2011-08-30 Advanced Semiconductor Engineering, Inc. Package including a lead frame, a chip and a sealant
US20100133693A1 (en) * 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8044495B2 (en) * 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
CN102859687B (zh) * 2010-05-12 2015-09-23 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20120014078A1 (en) 2012-01-19
JP2012023129A (ja) 2012-02-02
US20130141884A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
US9119320B2 (en) System in package assembly
JP2006196709A (ja) 半導体装置およびその製造方法
JP2007158001A (ja) テープキャリアパッケージ及びそれを搭載した表示装置
US11303788B2 (en) Electronic device and camera module thereof
JP4929382B2 (ja) 電子部品構造体及び電子機器
US9451699B2 (en) Circuit board, electronic device, and method of manufacturing circuit board
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2012191002A (ja) 半導体装置
US20130016289A1 (en) Television and electronic apparatus
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
JP2014003101A (ja) 回路板、電子機器
JP5050111B1 (ja) テレビジョン装置および電子機器
JP2006270930A (ja) 携帯機器
WO2014122797A1 (ja) 電子機器および半導体電子部品
US20120274866A1 (en) Television apparatus and electronic apparatus
JP2012216642A (ja) 電子機器および基板アセンブリ
US9591761B2 (en) Screen control module having greater anti-warp strength of a mobile electronic device and controller thereof
JP4996729B2 (ja) 電子機器および基板アセンブリ
TWI819809B (zh) 感光組件、攝像模組及電子裝置
JP4825919B1 (ja) 電子機器
JP2015038899A (ja) 回路板及び電子機器
WO2015001653A1 (ja) 電子機器
TWI244668B (en) Tape carrier package
JP5342034B2 (ja) 電子部品および電子機器
JP2008166619A (ja) 回路モジュール、デジタル放送受信装置および放熱体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4929382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350