JP2015038899A - 回路板及び電子機器 - Google Patents

回路板及び電子機器 Download PDF

Info

Publication number
JP2015038899A
JP2015038899A JP2010084339A JP2010084339A JP2015038899A JP 2015038899 A JP2015038899 A JP 2015038899A JP 2010084339 A JP2010084339 A JP 2010084339A JP 2010084339 A JP2010084339 A JP 2010084339A JP 2015038899 A JP2015038899 A JP 2015038899A
Authority
JP
Japan
Prior art keywords
circuit board
slope
slope portion
land
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010084339A
Other languages
English (en)
Inventor
浩幸 松尾
Hiroyuki Matsuo
浩幸 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010084339A priority Critical patent/JP2015038899A/ja
Priority to US12/969,431 priority patent/US20110240362A1/en
Publication of JP2015038899A publication Critical patent/JP2015038899A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10371Shields or metal cases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

【課題】本発明は、信頼性を保ち、配線パターンを高密度に設ける。【解決手段】第1面と、この第1面とは反対側に位置する第2面とを有する基板と、前記基板の前記第1面に実装された電子部品と、前記電子部品と電気的に接続され、前記基板の前記第2面に設けられた配線パターンと電気的に接続したランド部と、前記ランド部と連続した第1スロープ部と、前記第1スロープ部と前記配線パターンとに連続した第2スロープ部と、を有する。【選択図】 図5

Description

本発明は、回路板及び電子機器に関する。
近年、電子機器筐体の小型化・該筐体内の省スペース化が進むに連れて、これらの電子
機器に収容されるプリント配線板の回路パターンを効率良く配線するための技術が求めら
れる。
例えば、特許文献1では、ランドからの配線引き出し部であるティアドロップの形状が
左右非対称に設けられた技術が開示されている。
特開平11−5485号公報
しかしながら特許文献1では、ティアドロップの信頼性について十分な考慮がなされて
いない。
例えば、特許文献1の技術ようにランドから延びるティアドロップの角度を変更させて
高密度化設計をした場合、スルーホールの位置ずれが生じると該スルーホール周囲の接続
面積が不十分となる可能性がある。
本発明の目的は、信頼性を保ち、配線パターンを高密度に設けることができる回路板及
び電子機器を得ることにある。
上記目的を達成するため、本発明の一つの実施形態は、第1面と、この第1面とは反対
側に位置する第2面とを有する基板と、前記基板の前記第1面に実装された電子部品と、
前記電子部品と電気的に接続され、前記基板の前記第2面に設けられた配線パターンと電
気的に接続したランド部と、前記ランド部と連続した第1スロープ部と、前記第1スロー
プ部と前記配線パターンとに連続した第2スロープ部と、を有することを特徴とする。
上記目的を達成するため、本発明の一つの実施形態は、筐体と、前記筐体に収容され、
第1面と、この第1面とは反対側に位置する第2面とを有する回路基板と、前記回路基板
の前記第1面に実装された電子部品と、前記電子部品と電気的に接続され、前記回路基板
の前記第2面に設けられた配線パターンと電気的に接続したランド部と、前記ランド部と
連続した第1スロープ部と、前記第1スロープ部と前記配線パターンとに連続した第2ス
ロープ部と、を有することを特徴とする。
上記目的を達成するため、本発明の一つの実施形態は、筐体と、前記筐体に収容され、
第1面と、この第1面とは反対側に位置する第2面とを有する回路基板と、前記回路基板
の前記第1面に実装された電子部品と、前記電子部品と電気的に接続され、前記回路基板
の前記第2面に設けられた配線パターンと電気的に接続したランド部と、前記ランド部と
連続した第1スロープ部と、前記第1スロープ部と連続し、前記配線パターンに向かって
延びた第2スロープ部と、を有することを特徴とする。
本発明によれば、信頼性を保ち、配線パターンを高密度に設けることができる。
本実施形態に係るパーソナルコンピュータの外観を示す概略図である。 本実施例のプリント基板に実装された電子部品を示した斜視図である。 本実施例に係る半導体パッケージを示す断面図である。 本実施例に係るモジュール基板を示す断面図である。 本実施例におけるBGAパッケージが実装されていない側のプリント回路基板の面を示す図である。 本実施例におけるプリント回路基板のスルーホールが位置ずれされた場合の状態を示す図である。 本実施例におけるプリント回路基板の配線パターンの例を示す図である。 施例のプリント回路基板のBGAパッケージ実装領域を示した図である。 本実施例における第2の変形例を示す図である。
以下、図面を参照しながら本発明に係る電子機器及び回路基板を詳細に説明する。
(電子機器の構成)
図1は、本発明の実施の形態に係る電子機器の外観を示す概略図である。図1では、本
発明の実施形態の一例としてノートブック型パーソナルコンピュータを開示している。
本実施例のパーソナルコンピュータ100(電子機器)は、表示部10Aと本体部20
Aとから構成されている。表示部10Aと本体部20Aとはヒンジ部15により開閉自在
に接続されている。本体部20Aは下部筐体20を有す。下部筐体20(筐体)は、CP
U(Central Processing Unit)やメモリ等の電子部品を実装し
たプリント回路基板201(回路板)であって情報を処理する本体機能部2を収容してい
る。
下部筐体20は、上面20a、底面20b、左側面20e、右側面20f、前面20g
、及び背面20hを有している。この下部筐体20には、文字やコマンドを入力するため
のキーボード等の文字入力部3と、ポインティングデバイスとしてのトラックパッド4A
と、選択・決定コマンドを入力するための決定スイッチ4Bと、利用者の認証等に用いる
指紋読取部5とが収納されている。上面20aには、開口部20A〜Dが開けられている
。また、上面20aには、開口部20D周辺に窪部21が形成されている。開口部20A
からは文字入力部3が露出している。開口部20Bからはトラックパッド4Aが露出して
いる。開口部20Cからは決定スイッチ4Bが露出している。開口部20Dからは指紋読
取部5が露出している。
表示部10Aは上部筐体10を有する。上部筐体10には文字や画像等を表示する液晶
表示パネル等からなる画像表示部1が収容されている。上部筐体10は前面20iを有す
る。前面20iには開口部20Eが開けられている。開口部20Eからは画像表示部1が
露出している。
(回路基板の構成)
次に、図2、図3を参照しながら、本実施例のプリント回路基板201に実装された電
子部品202(半導体パッケージ)の構成について説明する。図2は、本実施例のプリン
ト回路基板201に実装された電子部品202を示した斜視図である。図3は、A−A部
における断面図である。
尚ここでは、本実施例の電子部品202として、テープBGA(T−BGA)パッケー
ジ(以下、BGAパッケージ202と称する)を例にとって説明する。図中、201はB
GAパッケージ202を含む各種の電子部品が搭載されるプリント回路基板、202はプ
リント板201に実装されたBGAパッケージ、203はBGAパッケージ202の上面
202aを覆ったパッケージ保護カバー、204はパッケージ保護カバー203をプリン
ト回路基板201に接合させるための基板接合部材である。
プリント回路基板201は、上面201a、下面201bを有している。上面201a
及び下面201bは、回路パターンを有する。上面201a及び下面201bには、回路
パターンと電気的に接続する各種電子部品などが実装される。
BGAパッケージ202は、上面202a、下面202b、及び側面202c〜202
fを有している。下面202bは、複数の半田ボール210を有している。半田ボール2
10は、プリント回路基板201と接合することで、このプリント回路基板201の上面
201aに形成されたプリント配線とBGAパッケージ202とを電気的に接続させる。
具体的に、この図2及び図3に示す実施形態に於いて、半田ボール210は、BGAパッ
ケージ202の下面202bに設けられた外部接合端子部(図示していない)とプリント
回路基板201の電極パターンとに溶融により接合することで、プリント回路基板201
に実装される。
本実施形態では、プリント回路基板201に実装されたBGAパッケージ202を覆う
ように、BGAパッケージ202上の定位置にパッケージ保護カバー203が取付けられ
る。尚、BGAパッケージ202とパッケージ保護カバー203とは部品接合部材205
により接合される。パッケージ保護カバー203は、例えば銅、アルミニウム、またはS
USなどの熱伝導性の良い金属プレートから構成される。パッケージ保護カバー203は
、BGAパッケージ202の実装面の外縁寸法より大きい外縁寸法を有している。パッケ
ージ保護カバー203は、BGAパッケージ202の上面202aを覆い、プリント回路
基板201の熱変形や反りの影響からBGAパッケージ202を保護する。パッケージ保
護カバー203は、プリント回路基板201の熱変形や反りの発生に伴うパッケージ下面
の外部接合端子部にかかるストレスを緩和するとともに、BGAパッケージ202内の半
導体チップ(図示していない)で発生する熱を外部へ放出する機能をもつ。プリント回路
基板201上のBGAパッケージ202実装位置を跨ぐ予め定められた位置には、上記パ
ッケージ保護カバー203を取付けるためのカバー取り付け用パターン(図示していない
)が形成される。
次に本実施例におけるBGAパッケージ202が実装される回路基板について説明する
。図4は、本実施例におけるBGAパッケージ202が実装される回路基板を示す。図5
は、本実施例におけるBGAパッケージ202が実装されていない側のプリント回路基板
201の面を示す。図6は、本実施例におけるプリント回路基板201のスルーホール3
04が位置ずれされた場合の状態を示す。図7は、本実施例におけるプリント回路基板2
01の配線パターンの3064例を示す。
図4に示す通り、例えばガラスエポキシ樹脂からなるプリント回路基板201は、表裏
面に回路パターン302,303がそれぞれ形成されている。また、プリント回路基板2
01には、スルーホール304がプリント回路基板201を貫通して形成され、そのスル
ーホール304の両端開口部周辺のプリント回路基板201の表裏にはランド305,3
06が形成されている。保護膜であるレジスト307,308は、前記回路パターン30
2,303を含むプリント回路基板201の表裏面に形成されている。表面側のレジスト
307は、少なくともBGAパッケージ202の実装領域の周辺近傍に位置する部分に被
覆される。本実施の形態においてレジスト307は、BGAパッケージ202以外の能動
素子および受動素子の部品が実装される回路パターン302の箇所およびランド305の
箇所でも開口を形成するように塗布されている。
裏面側のレジスト308は、ランド306の箇所で開口されている。このように本実施
例のプリント回路基板201は、回路パターン302,303、ランド305,306を
有するスルーホール304およびレジスト307,308により構成される。
BGAパッケージ202の電極は、前記プリント回路基板201の表面側のレジスト3
07の開口(実装領域)から露出した回路パターン202に半田ボール210を介して接
続されている。基板接合部材204は、前記実装領域においてプリント回路基板201と
BGAパッケージ202の間に介在され、BGAパッケージ202をプリント回路基板2
01に対して機械的に固定している。受動素子部品(例えばチップ抵抗体)314,31
5は前記プリント回路基板201の表面側のレジスト307の開口から露出した回路パタ
ーン202にそれぞれ接続されている。
また、本実施例において基板接合部材204は、例えばアンダーフィルなどの液状の接
着剤を用いることができる。また、前記受動素子部品としては、チップ抵抗体に限らず、
例えばチップコンデンサを用いることができる。
図5に示すように、本実施例のプリント回路基板201の裏面側のランド306や内層
ランド3060には、ティアドロップ部3061が設けられている。ティアドロップ部3
061は、ランド306と連続した第1スロープ部3062と、第1スロープ部3062
と連続した第2スロープ部3063とを有する。第2スロープ部3063は、ランド30
6と接続した配線パターン3064と連続している。
第1スロープ部3062と第2スロープ部3063とはランド306に対して左右対称
に設けられている。尚、ここでは第2スロープ部3063が直線形状である場合を示した
が、第1スロープ部3062よりも緩やかな傾斜を有する構成であれば良く、第1スロー
プ部3062と連続した円弧形状のスロープであってもよい。
図5に示すように、第1スロープ部3062は、ランド306の縁部から配線パターン
3064に向かって延びる仮想接線に沿った形状を有する。第2スロープ部3063は、
第1スロープ部3062よりも緩やかな傾斜を有する。尚、仮想接線とは、図5の点線で
示す線であり、円形状を有するランド306の縁から配線パターン3064側に向かう方
向に延びた接線を指す。仮想接線は、例えばCAD設計時において、ティアドロップ形成
工程で用いられる。このようにランド306周縁の円弧部から滑らかにティアドロップ部
3061を連続させることにより、電気的・物理的な安定性・強度を保つことが可能とな
る。
ランド306内に設けられているスルーホール304の内表面には、金属メッキが塗布
されたメッキ部3065が存在している。第2スロープ部3063は、メッキ部3065
の層の厚みよりもランド306から離れて位置する。
このような構成を有することで、本実施例のプリント回路基板201では、第1スロー
プ部3062の領域での接続性を向上させることができる。例えば、図6に示すように、
スルーホール304が位置ずれして設けられた場合、即ちスルーホール304がランド3
06に対して偏心して位置された場合、本実施例のプリント回路基板201では、ティア
ドロップ部3061は左右対称の形状を有するとともに、第2スロープ部3063がメッ
キ部3065の厚さよりもランド306から離れて位置する構成を有するため、大きく接
続面を確保させることを実現し、信頼性を保つことが可能となる。
図7に示すように、本実施例では、第1スロープ部3062の途中から第2スロープ部
3063が設けられているため、ランド306の縁部から配線パターン3064に向かっ
て延びる仮想接線に沿ったティアドロップ形状と比較して高密度配線を可能にする。具体
的に、図7に示すように配線パターン3064の配線方向をランド306近傍の位置で変
化させることができ、信頼性を保ちながら配線パターン3064の自由度を向上させるこ
とができる。
次に、本実施例の構成をBGAパッケージ202の接続パッドに適用した構成について
、図8を参照しながら説明する。図8は、本実施例のプリント回路基板201のBGAパ
ッケージ実装領域を示した図である。
図8に示すように、本実施例のプリント回路基板201のBGAパッケージ実装領域に
は、BGAパッケージ202に設けられた複数の半田ボール210と夫々接続する複数の
パッド2101が設けられている。複数のパッド2101のうち、いくつかのパッド21
01からは他の実装部品(図示していない)と電気的接続を行うための配線パターン30
64が延びている。
配線パターン2102が接続されたパッド2101には、該配線パターン2102と連
続する箇所を補強するようにティアドロップ部2103が夫々設けられている。ティアド
ロップ部2103は、上記したティアドロップ部3061と同様の構成を有している。
図8に示すように、本実施例の構成によれば、プリント回路基板201のBGAパッケ
ージ実装領域の高密度配線化を保ったまま半田ボール210とパッド2101との接続面
積を広げることができ、電気的・物理的接続性を向上させることが可能となる。
次に、本実施例の第2の変形例ついて、図9を参照して説明する。図9は、第2の変形
例に係るプリント回路基板201を示した図である。第2の変形例におけるポータブルコ
ンピュータ100の他の構成は、図1に示すものとほぼ同様である。
第2の変形例は、上記の実施形態に対してティアドロップ部3061の形状が異なる。
具体的に第2の変形例では、第1スロープ部3062が配線パターンの延びる方向に沿っ
て設けられるとともに、ランド306の外縁に沿った第2スロープ部3063が円弧形状
を有している。このようなティアドロップ形状を有することで、図7までに上述構成と同
様の効果を得ることができるとともに、ランド306に対するスルーホール304の位置
ずれの許容が大きくなる。
以上、本実施形態によれば、ランド306からのティアドロップ部3061にランド3
06と連続した第1スロープ部3062と、第1スロープ部3062よりも緩やかな傾斜
を有し、第1スロープ部3062と連続した第2スロープ部3063とを設けることで、
該ティアドロップ部3061の電気的・物理的な安定性・強度を保つことが可能となる。
また、本実施例のティアドロップ部3061の形状は、左右対称の形状であり、CADデ
ータ操作時の設計が簡易にできる。
なお、本実施形態では両面に回路パターンが形成されたプリント回路基板を用いたが、
これに限定されない。例えば、片面に回路パターンが形成されたプリント回路基板、内部
に内層回路パターンを有する多層プリント回路基板を用いてもよい。
本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を
逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されてい
る複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態
に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に
構成要素を適宜組み合わせてもよい。
1…画像表示部
2…本体機能部
3…文字入力部
4A…トラックパッド
4B…決定スイッチ
5…指紋読取部
10A…表示部
10…上部筐体
20A…本体部
20…下部筐体(筐体)
20a…上面
20b…底面
20e…左側面
20f…右側面
20g…前面
20h…背面
20i…前面
201…プリント回路基板
202…BGAパッケージ
203…パッケージ保護カバー
204…基板接合部材
205…部品接合部材
210…半田ボール
202a…上面
202b…底面
202c〜f、302c〜f…側面
306…ランド
3061…ティアドロップ部
3062…第1スロープ部
3063…第2スロープ部
3064…配線パターン
3065…メッキ部
3066…スルーホール
307…レジスト
特開平11−54859号公報
上記目的を達成するため、本発明の一つの実施形態は、配線パターンと、該配線パターンと電気的に接続したランド部を含むティアドロップ部と、が設けられた基板を備え、前記ティアドロップの外形の一部は、前記ランド部の縁部から前記配線パターンに向かって延びる仮想接線に沿った形状を有した第1スロープ部と、前記第1スロープ部と前記配線パターンとに連続し前記配線パターンに向かって延びた第2スロープ部とで構成されたことを特徴とする。
上記目的を達成するため、本発明の一つの実施形態は、筐体と、前記筐体に収容され、配線パターンと、該配線パターンと電気的に接続したランド部を含むティアドロップ部と、が設けられた基板を備え、前記ティアドロップの外形の一部は、前記ランド部の縁部から前記配線パターンに向かって延びる仮想接線に沿った形状を有した第1スロープ部と、前記第1スロープ部と前記配線パターンとに連続し前記配線パターンに向かって延びた第2スロープ部とで構成されたことを特徴とする。

Claims (10)

  1. 第1面と、この第1面とは反対側に位置する第2面とを有する基板と、
    前記基板の前記第1面に実装された電子部品と、
    前記電子部品と電気的に接続され、前記基板の前記第2面に設けられた配線パターンと
    電気的に接続したランド部と、
    前記ランド部と連続した第1スロープ部と、
    前記第1スロープ部と前記配線パターンとに連続した第2スロープ部と、
    を有することを特徴とする回路板。
  2. 請求項1の記載において、
    前記第2スロープ部は、前記第1スロープ部よりも緩やかな傾斜を有することを特徴と
    する回路板。
  3. 請求項2の記載において、
    前記ランド部は円形状を有し、
    前記第1スロープ部は、前記ランド部の縁部から前記配線パターンに向かって延びる仮
    想接線に沿った形状を有することを特徴とする回路板。
  4. 請求項3の記載において、
    前記ランド部は、内表面にメッキ層を有するスルーホール部を有し、
    前記第2スロープ部は、前記メッキ層の厚さより前記ランド部から離れて位置すること
    を特徴とする回路板。
  5. 筐体と、
    前記筐体に収容され、第1面と、この第1面とは反対側に位置する第2面とを有する回
    路基板と、
    前記回路基板の前記第1面に実装された電子部品と、
    前記電子部品と電気的に接続され、前記回路基板の前記第2面に設けられた配線パター
    ンと電気的に接続したランド部と、
    前記ランド部と連続した第1スロープ部と、
    前記第1スロープ部と前記配線パターンとに連続した第2スロープ部と、
    を有することを特徴とする電子機器。
  6. 請求項5の記載において、
    前記第2スロープ部は、前記第1スロープ部よりも緩やかな傾斜を有することを特徴と
    する電子機器。
  7. 請求項6の記載において、
    前記ランド部は円形状を有し、
    前記第1スロープ部は、前記ランド部の縁部から前記配線パターンに向かって延びる仮
    想接線に沿った形状を有することを特徴とする電子機器。
  8. 請求項7の記載において、
    前記ランド部は、内表面にメッキ層を有するスルーホール部を有し、
    前記第2スロープ部は、前記メッキ層の厚さより前記ランド部から離れて位置すること
    を特徴とする電子機器。
  9. 筐体と、
    前記筐体に収容され、第1面と、この第1面とは反対側に位置する第2面とを有する回
    路基板と、
    前記回路基板の前記第1面に実装された電子部品と、
    前記電子部品と電気的に接続され、前記回路基板の前記第2面に設けられた配線パター
    ンと電気的に接続したランド部と、
    前記ランド部と連続した第1スロープ部と、
    前記第1スロープ部と連続し、前記配線パターンに向かって延びた第2スロープ部と、
    を有することを特徴とする電子機器。
  10. 請求項9の記載において、
    前記第2スロープ部は、前記第1スロープ部よりも緩やかな傾斜を有することを特徴と
    する電子機器。
JP2010084339A 2010-03-31 2010-03-31 回路板及び電子機器 Pending JP2015038899A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010084339A JP2015038899A (ja) 2010-03-31 2010-03-31 回路板及び電子機器
US12/969,431 US20110240362A1 (en) 2010-03-31 2010-12-15 Printed circuit board and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010084339A JP2015038899A (ja) 2010-03-31 2010-03-31 回路板及び電子機器

Publications (1)

Publication Number Publication Date
JP2015038899A true JP2015038899A (ja) 2015-02-26

Family

ID=44708304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010084339A Pending JP2015038899A (ja) 2010-03-31 2010-03-31 回路板及び電子機器

Country Status (2)

Country Link
US (1) US20110240362A1 (ja)
JP (1) JP2015038899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246033A1 (ja) * 2020-06-04 2021-12-09 住友電工プリントサーキット株式会社 プリント配線板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9140735B2 (en) * 2013-05-03 2015-09-22 Infineon Technologies Ag Integration of current measurement in wiring structure of an electronic circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381891A (ja) * 1986-09-25 1988-04-12 イビデン株式会社 プリント配線板及びそのパタ−ンフイルム作成用デ−タの編集方法
JP2005322946A (ja) * 2005-08-01 2005-11-17 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105995A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 高密度プリント配線基板
JPH0521944A (ja) * 1991-07-12 1993-01-29 Canon Inc 印刷配線板
JPH11312184A (ja) * 1998-04-28 1999-11-09 Toshiba Corp Cadシステムおよびティアドロップ作成方法
JP2003078249A (ja) * 2001-09-06 2003-03-14 Fujitsu Ten Ltd 多層基板構造
US6988162B2 (en) * 2002-02-05 2006-01-17 Force10 Networks, Inc. High-speed router with single backplane distributing both power and signaling
JP4554873B2 (ja) * 2002-04-22 2010-09-29 日本電気株式会社 配線板、電子機器および電子部品の実装方法並びに製造方法
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
US7034544B2 (en) * 2003-06-30 2006-04-25 Intel Corporation Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
JP4625674B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
JP4105148B2 (ja) * 2004-12-10 2008-06-25 株式会社ケーヒン プリント基板
US7492146B2 (en) * 2005-05-16 2009-02-17 Teradyne, Inc. Impedance controlled via structure
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US20090016036A1 (en) * 2007-07-13 2009-01-15 Wong Shaw Fong Conductor reinforcement for circuit boards
TWI405314B (zh) * 2008-05-16 2013-08-11 矽品精密工業股份有限公司 具有無墊式導電跡線之封裝用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381891A (ja) * 1986-09-25 1988-04-12 イビデン株式会社 プリント配線板及びそのパタ−ンフイルム作成用デ−タの編集方法
JP2005322946A (ja) * 2005-08-01 2005-11-17 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246033A1 (ja) * 2020-06-04 2021-12-09 住友電工プリントサーキット株式会社 プリント配線板

Also Published As

Publication number Publication date
US20110240362A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
JP4186843B2 (ja) 立体的電子回路装置
US20100187672A1 (en) Electronic apparatus and circuit board
JP2005236089A (ja) 三次元実装構造体、三次元実装構造体を備えた携帯用電子機器、および、三次元実装構造体の製造方法
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2010067776A (ja) プリント配線板、電子機器
JP2007273564A (ja) プリント回路板、半導体パッケージ、および電子機器
KR102505441B1 (ko) 인쇄회로기판 및 이를 구비한 전자기기
JP2011243897A (ja) 多層プリント基板及びその製造方法
CN101510538A (zh) 元件搭载用基板及其制造方法、半导体组件及便携式设备
JP2015038899A (ja) 回路板及び電子機器
US20130141884A1 (en) Electronic Component Structure and Electronic Device
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7768793B2 (en) Multilayer printed wiring board, method of manufacturing multilayer printed wiring board and electronic apparatus
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP2002344092A (ja) プリント基板
JP2011155199A (ja) 回路実装基板
JP5484705B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP5003113B2 (ja) フレキシブル配線基板の接続構造
JP2008205290A (ja) 部品内蔵基板及びその製造方法
JP2007036086A (ja) 半導体装置及び液晶モジュール
JP5437670B2 (ja) 電子回路ユニット
JP2013110332A (ja) 表面実装電子デバイス
JP4714300B2 (ja) プリント配線板
JP2010022668A (ja) 電子機器
JP5185048B2 (ja) 電子機器、および半導体パッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726