JP2003168764A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003168764A
JP2003168764A JP2001367309A JP2001367309A JP2003168764A JP 2003168764 A JP2003168764 A JP 2003168764A JP 2001367309 A JP2001367309 A JP 2001367309A JP 2001367309 A JP2001367309 A JP 2001367309A JP 2003168764 A JP2003168764 A JP 2003168764A
Authority
JP
Japan
Prior art keywords
signal
semiconductor device
lead
electrode
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001367309A
Other languages
English (en)
Other versions
JP4054188B2 (ja
Inventor
Takayuki Mihara
孝行 三原
Yuji Akasaki
裕二 赤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001367309A priority Critical patent/JP4054188B2/ja
Priority to US10/146,904 priority patent/US6781223B2/en
Priority to EP02253491A priority patent/EP1316996A3/en
Priority to TW091110521A priority patent/TW558805B/zh
Priority to KR1020020030209A priority patent/KR100728144B1/ko
Priority to CNB021230021A priority patent/CN1271711C/zh
Publication of JP2003168764A publication Critical patent/JP2003168764A/ja
Application granted granted Critical
Publication of JP4054188B2 publication Critical patent/JP4054188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、リードのインピーダンスが実装さ
れる基板の材質の影響を受けることなく、封止樹脂によ
る信号伝送ロスを低減することのできる半導体装置を提
供することを課題とする。 【解決手段】 半導体チップ１と、半導体チップの信号
電極１ａに接続された信号用リード３と、信号用リード
が接続された信号用外部電極４、信号用リードに沿って
延在した接地用リード６とを封止樹脂９により封止す
る。信号用外部電極４は封止樹脂９の底面から突出した
突起電極として形成される。信号用リード３の片面は、
封止樹脂９の底面から露出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にマイクロ波を含む高周波信号を扱う半導体装置に関
る。
【０００２】従来、マイクロ波を扱う半導体装置のパッ
ケージには、主にセラミックパッケージが用いられてき
たが、近年、マイクロ波を扱う半導体装置であっても樹
脂パッケージが用いられるようになっている。また、マ
イクロ波を扱う半導体装置自体も、多機能化、高速化が
進み、それに対応できるパッケージが必要となってい
る。
【０００３】
【従来の技術】特開平１−２０２８５３号公報は、リー
ドの露出部と非露出部のインピーダンスを整合させた、
高周波用モールド型パッケージ半導体装置を開示してい
る。この半導体装置は、樹脂パッケージ部の側面からリ
ードが延出したいわゆるスモールアウトラインパッケー
ジ（ＳＯＰ）型の半導体装置である。
【０００４】上述の半導体装置では、リードの露出部
（樹脂パッケージから延出した部分）の特性インピーダ
ンスと、非露出部（樹脂パッケージ内に埋設された部
分）の特性インピーダンスを、リードの形状や配列を調
整することにより整合させ、露出部と非露出部との境界
部分におけるマイクロ波の反射を防止している。
【０００５】また、マイクロ波用半導体装置では、高周
波の干渉を防ぐために、高周波信号用のリードの両側に
接地用リードを配設する必要がある。すなわち、高周波
信号用の外部電極にのみ、その両側に接地用の外部電極
を設けることにより、半導体装置の大型化を抑えながら
高周波による干渉を防止する。
【０００６】
【発明が解決しようとする課題】上述の特開平１−２０
２８５３号公報に開示された半導体装置では、露出部と
非露出部の特性インピーダンスを整合させるために、複
雑な形状のリードを形成しなくてはならない。
【０００７】また、上述の半導体装置をプリント基板等
に接続する場合、プリント基板の材質の比誘電率の違い
により、再度特性インピーダンスを調整する必要が生じ
る。例えば、半導体装置が接続されるプリント基板がセ
ラミック基板であるとしてインピーダンス整合を行った
場合、プリント基板をエポキシ基板に変更する際には、
再度インピーダンスの整合をやり直す必要がある。
【０００８】すなわち、リードの露出部と接触するプリ
ント基板の材質の比誘電率が変化すると、露出部のイン
ピーダンスが変化してしまい、非露出部のインピーダン
スとの整合がとれなくなってしまう。このため、リード
の露出部をプリント基板の比誘電率を考慮したインピー
ダンスにするために、リードフレーム自体を設計し直す
必要が生じるという問題がある。
【０００９】また、非露出部は封止樹脂により包囲され
ているため、リードの非露出部分は、封止樹脂の特性に
より影響され、特にマイクロ波を伝送するリードに関し
て、封止樹脂の種類によっては、その伝送特性が悪化す
るという問題もある。
【００１０】本発明は上記の点に鑑みてなされたもので
あり、リードのインピーダンスが実装される基板の材質
の影響を受けることなく、封止樹脂による伝送特性への
影響を低減することのできる半導体装置を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００１２】請求項１記載の発明は、半導体チップと、
該半導体チップの信号電極に接続された信号用リード
と、該信号用リードが接続された信号用外部電極と、前
記信号用リードに沿って延在した接地用リードとを封止
樹脂により封止した半導体装置であって、前記信号用外
部電極は前記封止樹脂の底面から突出した突起電極とし
て形成され、且つ前記信号用リードの片面が前記封止樹
脂の底面から露出していることを特徴とするものであ
る。
【００１３】請求項１記載の発明によれば、信号用リー
ドの片面が封止樹脂の底面から露出しており、且つ信号
用外部電極は突起電極として形成されるため、半導体装
置が実装基板に実装された際に、信号用外部電極と実装
基板との間に空隙が形成される。これにより、信号用リ
ードが露出していても実装と接触することはなく、信号
用リードのインピーダンスが実装基板の材質に影響され
て変化することがない。したがって、実装基板の材質が
変わっても同じ半導体装置を用いることができる。ま
た、信号用リードの片面のみが封止樹脂に接触するた
め、両面が封止樹脂に接触する場合に比べて、封止樹脂
による信号伝送ロスを低減することができる。
【００１４】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記半導体チップの下に接地電極が
設けられ、該接地電極は前記封止樹脂の底面において前
記信号用外部電極と同じ高さで突出していることを特徴
とするものである。
【００１５】請求項２記載の発明によれば、半導体装置
の外周部に配置された信号用外部電極に加えて半導体チ
ップの下に位置する接地電極によっても半導体装置を実
装基板に接続することができる。
【００１６】請求項３記載の発明は、請求項２記載の半
導体装置であって、前記接地電極は前記半導体チップの
外形より大きく形成され、前記半導体チップの接地電極
はボンディングワイヤにより前記接地電極に接続される
ことを特徴とするものである。
【００１７】請求項３記載の発明によれば、半導体チッ
プの接地電極は、近接した位置にある接地電極に対して
接地することができ、良好な接地効果を得ることができ
る。
【００１８】請求項４記載の発明は、請求項２記載の半
導体装置であって、前記信号用外部電極に隣接して接地
用外部電極が設けられることを特徴とするものである。
【００１９】請求項４記載の発明によれば、信号用外部
電極に近接した部分を接地することができ、良好な接地
効果を得ることができる。
【００２０】請求項５記載の発明は、請求項２記載の半
導体装置であって、前記信号用外部電極の周囲に外周接
地部が設けられ、前記接地用リードは前記信号用リード
に沿って前記接地電極から前記外周接地部まで延在する
ことを特徴とするものである。
【００２１】請求項５記載の発明によれば、信号用リー
ドと信号用外部電極の周囲を接地用リードと外周接地部
とにより完全に包囲するため、良好なシールド効果を得
ることができる。
【００２２】請求項６記載の発明は、請求項５記載の半
導体装置であって、前記半導体チップの接地電極は、ボ
ンディングワイヤにより前記接地リードに接続されるこ
とを特徴とするものである。
【００２３】請求項６記載の発明によれば、ボンディン
グワイヤの接続位置を接地用リードに沿って変えること
ができ、接地電極に接続したボンディングワイヤの長さ
を調整することができる。
【００２４】請求項７記載の発明は、請求項１乃至６の
うちいずれか一項記載の半導体装置であって、前記接地
用リードは、前記信号用リードのうち高周波信号を伝送
する信号用リードに対してのみ設けられることを特徴と
するものである。
【００２５】請求項７記載の発明によれば、高周波信号
を伝送しない信号用リードに対しては接地用リードが配
置されないため、不要な接地リードを形成することがな
く、その分半導体装置の大きさを縮小することができ
る。
【００２６】請求項８記載の発明は、請求項１乃至７の
うちいずれか一項記載の半導体装置であって、前記信号
用リードの特性インピーダンスを、前記半導体チップの
入出力インピーダンスと前記信号用外部電極を介して接
続される外部回路のインピーダンスとが整合するよう
に、前記信号用リードの特性インピーダンスを調整した
ことを特徴とするものである。
【００２７】請求項８記載の発明によれば、外部回路か
ら高周波信号を効率的に半導体チップに供給することが
できる。
【００２８】請求項９記載の発明は、請求項８記載の半
導体装置であって、前記半導体チップの信号電極及び接
地電極に接続されたボンディングワイヤのワイヤ径及び
間隔を調整して特性インピーダンスを調整したことを特
徴とするものである。
【００２９】請求項９記載の発明によれば、外部回路か
ら高周波信号を効率的に半導体チップに供給することが
できる。
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００３０】図１は本発明の第１実施例による半導体装
置の透視平面図である。図１では図面の簡略化のため、
半導体装置の四分の一のみが示されている。図２は図１
におけるII−II線に沿った断面図である。
【００３１】本発明の第１実施例による半導体装置は、
信号端子等の外部接続端子が突起電極として形成され
る、いわゆるリードレスパッケージ型の半導体装置であ
り、リードレスパッケージとしての基本的な構成は、特
開平１０−７９４４８号公報に開示された半導体装置と
同様である。
【００３２】図１に示す半導体装置は、半導体チップ１
と、内部電極２と、信号用リード３と、信号用外部電極
４と、接地電極５と、接地用リード６と、接地用外部電
極７と、ボンディングワイヤ８とよりなり、これら部品
が封止樹脂９により樹脂封止されたパッケージ構造を有
する。
【００３３】図２に示すように、半導体チップ１は接地
電極５の上に搭載される。接地電極５は半導体チップ１
の周囲まで延在し、接地電極５の周囲からは接地用リー
ド６が延在し、接地用外部電極７に接続されている。接
地用外部電極７は、信号用外部電極４のうち、マイクロ
波信号が供給される信号用外部電極４の両側に配置され
る。また、マイクロ波信号が供給される信号用リード３
の両脇にそれぞれ接地用リードが配設される。
【００３４】信号用リード３が接続した内部電極２と、
半導体チップ１の信号電極１ａとはボンディングワイヤ
８により接続される。また、半導体チップ１の接地電極
１ｂは、ボンディングワイヤ８により接地電極５に接続
される。
【００３５】ここで、図２に示すように、信号用外部電
極４は、封止樹脂９の底面に突起電極として形成され
る。そして、信号用外部電極４から延在する信号用リー
ド３及び、信号用リード３に接続する内部電極２は、封
止樹脂９の底面上に露出している。すなわち、信号用リ
ード３及び内部電極２は、片面だけが封止樹脂９により
覆われ、もう一方の面は封止樹脂９から露出している。
【００３６】また、接地電極５も封止樹脂９の底面から
突出した状態で露出している。接地電極５の突出高さ
は、突起電極として形成された信号用外部電極の突出高
さと等しい。図示はしていないが、接地用外部電極４も
信号用外部電極と同様に突起電極として形成されてお
り、接地用リード６も封止樹脂９の底面に露出してい
る。
【００３７】以上のような構成の半導体装置は、実装基
板に実装する際、封止樹脂９の底面から突出して形成さ
れた信号用外部電極４、接地用外部電極７及び接地電極
５が、実装基板上に形成された電極パッドに対して接合
される。このように、信号用リード３及び内部電極２が
実装基板の表面から離間した状態、すなわち信号用リー
ド３及び内部電極２と実装基板との間に空隙が形成され
た状態で、半導体装置は実装基板に実装される。
【００３８】したがって、マイクロ波が供給される信号
用リード３及び内部電極２等により形成される信号伝達
路の特性インピーダンスが、実装基板の材質により影響
を受けることがない。これにより、実装基板が異なる材
質に変更されても、信号用リード３の形状や配列を変更
してインピーダンスを変更する必要は無く、半導体装置
を設計し直す必要は無い。
【００３９】また、信号用リード３及び内部電極２は、
その片面のみが封止樹脂９に覆われており、片面は露出
しているので、両面が封止樹脂により覆われた従来の半
導体装置と比較した場合、封止樹脂９が信号用リード３
及び内部電極２に接触していることによるマイクロ波の
伝送ロスが低減される。
【００４０】封止材の影響による伝送ロスは、封止材の
誘電正接の値に左右され、誘電正接の値が小さいほうが
影響は少ないことが知られている。誘電正接の値は、例
えば樹脂封止材で０．０１のオーダーであり、高周波特
性のよいセラミック材では０．００１のオーダーであ
る。また、空気は実質的に０と見なしてよい。したがっ
て、高価なセラミック封止材を樹脂材に変えた場合、伝
送ロスが増大するが、本発明のように信号用リード３及
び内部電極２の片面を露出した状態とすることにより、
マイクロ波に対する伝送ロスの増大を低減することがで
きる。
【００４１】上述の半導体装置において、内部電極２と
信号用リード３と信号用外部電極４とよりなる部分の形
状や配列を調節して特性インピーダンスを調整すること
により、半導体チップ１の入出力インピーダンスと外部
回路のインピーダンスとの整合をとることができる。
【００４２】例えば、信号用外部電極４に接続される実
装基板の外部回路の特性インピーダンスが５０Ωであ
り、半導体チップ１の入出力インピーダンスが１００Ω
であると仮定する。この場合、内部電極２付近の信号用
リード３の特性インピーダンスが１００Ωとなるように
リードのパターンを調整し、また、信号用外部電極４近
の信号用リード３の特性インピーダンスが５０Ωとなる
ようにリードのパターンを調整し、信号用リード３の特
性インピーダンスが漸減するように調整することによ
り、半導体チップ１の入出力インピーダンスの整合をと
ることができる。
【００４３】また、ボンディングワイヤ８についても、
リードと同様に特性インピーダンスの調整を行って、さ
らに高周波特性を改善することもできる。すなわち、ボ
ンディングワイヤ８のワイヤ径や、隣接するボンディン
グワイヤ８の間隔を調整することにより任意の特性イン
ピーダンスとすることができる。
【００４４】次に、本発明の第２実施例による半導体装
置について、図３及び図４を参照しながら説明する。図
３は本発明の第２実施例による半導体装置の透視平面図
である。図３では図面の簡略化のため、半導体装置の四
分の一のみが示されている。図４は図３におけるIV−IV
線に沿った断面図である。
【００４５】本発明の第２実施例による半導体装置は、
上述の第１実施例による半導体装置と同じ構成の信号用
リード３と信号用外部電極４とを有するが、接地用リー
ドの構成が異なる。図３に示すように、本実施例では、
信号用外部電極４の外側に外周接地部１０が設けられ、
接地用リード６Ａは接地電極５と外周接地部１０との間
に延在している。
【００４６】本実施例では、信号用外部電極に隣接した
接地用外部電極は設けられておらず、接地電極５のみで
接地を行う。したがって、半導体装置内に形成する電極
数を少なくすることができるので、半導体装置全体の寸
法を縮小することができる。また、信号用リード３及び
信号用外部電極４の外周を接地用リード６Ａ及び外周接
地部１０により完全に包囲することができ、信号用リー
ド３及び信号用外部電極４をシールドすることができ
る。
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、信号用リードの片面が封止樹脂の底面から
露出しており、且つ信号用外部電極は突起電極として形
成されるため、半導体装置が実装基板に実装された際
に、信号用外部電極と実装基板との間に空隙が形成され
る。これにより、信号用リードが露出していても実装基
板と接触することはなく、信号用リードのインピーダン
スが実装基板の材質に影響されて変化することがない。
したがって、実装基板の材質が変わっても同じ半導体装
置を用いることができる。また、信号用リードの片面の
みが封止樹脂に接触するため、両面が封止樹脂に接触す
る場合に比べて、封止樹脂による信号伝送ロスを低減す
ることができる。
【００４７】請求項２記載の発明によれば、半導体装置
の外周部に配置された信号用外部電極に加えて半導体チ
ップの下に位置する接地電極によっても半導体装置を実
装基板に接続することができる。
【００４８】請求項３記載の発明によれば、半導体チッ
プの接地電極は、近接した位置にある接地電極に対して
接地することができ、良好な接地効果を得ることができ
る。また、請求項４記載の発明によれば、信号用外部電
極に近接した部分を接地することができ、良好な接地効
果を得ることができる。
【００４９】請求項５記載の発明によれば、信号用リー
ドと信号用外部電極の周囲を接地用リードと外周接地部
とにより完全に包囲するため、良好なシールド効果を得
ることができる。
【００５０】請求項６記載の発明によれば、ボンディン
グワイヤの接続位置を接地用リードに沿って変えること
ができ、接地電極に接続したボンディングワイヤの長さ
を調整することができる。
【００５１】請求項７記載の発明によれば、高周波信号
を伝送しない信号用リードに対しては接地用リードが配
置されないため、不要な接地リードを形成することがな
く、その分半導体装置の大きさを縮小することができ
る。
【００５２】請求項８及び９記載の発明によれば、外部
回路から高周波信号を効率的に半導体チップに供給する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の透視平
面図である。
【図２】図１におけるII−II線に沿った断面図である。
【図３】本発明の第２実施例による半導体装置の透視平
面図である。
【図４】図３におけるIV−IV線に沿った断面図である。
【符号の説明】
１ 半導体チップ １ａ 信号電極 １ｂ 接地電極 ２ 内部電極 ３ 信号用リード ４ 信号用外部電極 ５ 接地電極 ６，６Ａ 接地用リード ７ 接地用外部電極 ８ ボンディングワイヤ ９ 封止樹脂 １０ 外周接地部
フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA21 DA10 DB15 5F061 AA01 BA01 CA21 DA06 DD12 5F067 AA01 AB04 BC12

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップの信号
    電極に接続された信号用リードと、該信号用リードが接
    続された信号用外部電極と、前記信号用リードに沿って
    延在した接地用リードとを封止樹脂により封止した半導
    体装置であって、 前記信号用外部電極は前記封止樹脂の底面から突出した
    突起電極として形成され、且つ前記信号用リードの片面
    が前記封止樹脂の底面から露出していることを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、 前記半導体チップの下に接地電極が設けられ、該接地電
    極は前記封止樹脂の底面において前記信号用外部電極と
    同じ高さで突出していることを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置であって、 前記接地電極は前記半導体チップの外形より大きく形成
    され、前記半導体チップの接地電極はボンディングワイ
    ヤにより前記接地電極に接続されることを特徴とする半
    導体装置。
  4. 【請求項４】 請求項２記載の半導体装置であって、前
    記信号用外部電極に隣接して接地用外部電極が設けられ
    ることを特徴とする半導体装置。
  5. 【請求項５】 請求項２記載の半導体装置であって、 前記信号用外部電極の周囲に外周接地部が設けられ、前
    記接地用リードは前記信号用リードに沿って前記接地電
    極から前記外周接地部まで延在することを特徴とする半
    導体装置。
  6. 【請求項６】 請求項５記載の半導体装置であって、 前記半導体チップの接地電極は、ボンディングワイヤに
    より前記接地リードに接続されることを特徴とする半導
    体装置。
  7. 【請求項７】 請求項１乃至６のうちいずれか一項記載
    の半導体装置であって、 前記接地用リードは、前記信号用リードのうち高周波信
    号を伝送する信号用リードに対してのみ設けられること
    を特徴とする半導体装置。
  8. 【請求項８】 請求項１乃至７のうちいずれか一項記載
    の半導体装置であって、 前記信号用リードの特性インピーダンスを、前記半導体
    チップの入出力インピーダンスと前記信号用外部電極を
    介して接続される外部回路のインピーダンスとが整合す
    るように、前記信号用リードの特性インピーダンスを調
    整したことを特徴とする半導体装置。
  9. 【請求項９】 請求項８記載の半導体装置であって、 前記半導体チップの信号電極及び接地電極に接続された
    ボンディングワイヤのワイヤ径及び間隔を調整して特性
    インピーダンスを調整したことを特徴とする半導体装
    置。
JP2001367309A 2001-11-30 2001-11-30 半導体装置 Expired - Fee Related JP4054188B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001367309A JP4054188B2 (ja) 2001-11-30 2001-11-30 半導体装置
US10/146,904 US6781223B2 (en) 2001-11-30 2002-05-17 Semiconductor device having a signal lead exposed on the undersurface of a sealing resin with an air gap between the signal lead and a mounting substrate
EP02253491A EP1316996A3 (en) 2001-11-30 2002-05-17 Semiconductor device
TW091110521A TW558805B (en) 2001-11-30 2002-05-20 Semiconductor device having a signal lead exposed on the undersurface of a sealing resin with an air gap between the signal lead and a mounting substrate
KR1020020030209A KR100728144B1 (ko) 2001-11-30 2002-05-30 반도체 장치
CNB021230021A CN1271711C (zh) 2001-11-30 2002-06-13 暴露信号线以及在信号线与基片之间有间隙的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001367309A JP4054188B2 (ja) 2001-11-30 2001-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2003168764A true JP2003168764A (ja) 2003-06-13
JP4054188B2 JP4054188B2 (ja) 2008-02-27

Family

ID=19177078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001367309A Expired - Fee Related JP4054188B2 (ja) 2001-11-30 2001-11-30 半導体装置

Country Status (6)

Country Link
US (1) US6781223B2 (ja)
EP (1) EP1316996A3 (ja)
JP (1) JP4054188B2 (ja)
KR (1) KR100728144B1 (ja)
CN (1) CN1271711C (ja)
TW (1) TW558805B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197744A (ja) * 2004-01-08 2005-07-21 Internatl Business Mach Corp <Ibm> 電子パッケージ
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2010135555A (ja) * 2008-12-04 2010-06-17 Fujitsu Microelectronics Ltd 半導体装置
JP2012064721A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器および基板アセンブリ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7009286B1 (en) * 2004-01-15 2006-03-07 Asat Ltd. Thin leadless plastic chip carrier
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
EP1949436A2 (en) * 2005-11-08 2008-07-30 Nxp B.V. Leadframe-based ic-package with supply-reference comb
JP2008294278A (ja) * 2007-05-25 2008-12-04 Fujitsu Microelectronics Ltd 半導体装置、リードフレーム、及び半導体装置の実装構造
WO2013048628A1 (en) 2011-09-29 2013-04-04 Rambus Inc. Structure for delivering power
WO2013129543A1 (ja) * 2012-02-28 2013-09-06 株式会社村田製作所 高周波モジュール
US10426035B2 (en) 2012-06-27 2019-09-24 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US9269653B2 (en) * 2012-06-27 2016-02-23 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186645A (ja) * 1990-11-16 1992-07-03 Sanyo Electric Co Ltd マイクロ波集積回路の製造方法
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JPH0878458A (ja) * 1994-08-31 1996-03-22 Oki Electric Ind Co Ltd 半導体デバイス
JPH1079448A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置
JP2000021919A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580674B2 (ja) 1988-02-08 1997-02-12 三菱電機株式会社 高周波用モールド型パッケージ
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JPH04107940A (ja) 1990-08-29 1992-04-09 Hitachi Ltd 半導体装置及びその構成部品
JPH0828394B2 (ja) * 1990-11-28 1996-03-21 三菱電機株式会社 半導体装置
US5557144A (en) 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
JP3129169B2 (ja) 1995-11-08 2001-01-29 富士通株式会社 半導体装置及びその製造方法
US6285075B1 (en) * 1998-11-02 2001-09-04 Asat, Limited Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
KR20000071375A (ko) * 1999-02-25 2000-11-25 윌리엄 비. 켐플러 땜납 볼을 모방한 융기를 갖는 집적 회로 소자 및 그 제조방법
JP3691993B2 (ja) * 1999-10-01 2005-09-07 新光電気工業株式会社 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
TW586208B (en) * 2002-02-26 2004-05-01 Advanced Semiconductor Eng Wafer-level packaging structure
JP5684505B2 (ja) * 2010-07-16 2015-03-11 株式会社キーエンス 画像処理装置、画像処理方法及びコンピュータプログラム
JP5987477B2 (ja) * 2012-05-30 2016-09-07 株式会社ニデック 眼科撮影装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186645A (ja) * 1990-11-16 1992-07-03 Sanyo Electric Co Ltd マイクロ波集積回路の製造方法
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JPH0878458A (ja) * 1994-08-31 1996-03-22 Oki Electric Ind Co Ltd 半導体デバイス
JPH1079448A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置
JP2000021919A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197744A (ja) * 2004-01-08 2005-07-21 Internatl Business Mach Corp <Ibm> 電子パッケージ
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2010135555A (ja) * 2008-12-04 2010-06-17 Fujitsu Microelectronics Ltd 半導体装置
JP2012064721A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器および基板アセンブリ

Also Published As

Publication number Publication date
EP1316996A2 (en) 2003-06-04
JP4054188B2 (ja) 2008-02-27
KR100728144B1 (ko) 2007-06-13
TW558805B (en) 2003-10-21
EP1316996A3 (en) 2005-02-02
US20030102550A1 (en) 2003-06-05
US6781223B2 (en) 2004-08-24
CN1423326A (zh) 2003-06-11
CN1271711C (zh) 2006-08-23
KR20030044761A (ko) 2003-06-09

Similar Documents

Publication Publication Date Title
JP2003168764A (ja) 半導体装置
US7378743B2 (en) Circuit board and electronic assembly
JPH08222657A (ja) 半導体集積回路装置
JPH0766949B2 (ja) Ｉｃパッケージ
CN210489609U (zh) 集成电路封装体
KR20180002531A (ko) 반도체 장치 및 그 제조 방법
US5616954A (en) Flat package for semiconductor IC
JP3178452B2 (ja) 半導体装置用パッケージとその実装構造
JP2007005477A (ja) アンダーフィルによるノイズ除去方法
EP1605506A2 (en) Semiconductor device
JP6494723B2 (ja) 半導体パッケージ
JP3854570B2 (ja) 高周波素子用パッケージ
WO2023053762A1 (ja) モジュール
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JP2004023074A (ja) 回路基板装置及びその製造方法
JPH05183095A (ja) 半導体装置実装体
US7365415B2 (en) High frequency semiconductor device
JP3305020B2 (ja) キャビティダウンタイプの半導体装置の実装構造
JPH07221219A (ja) 高周波回路部品の接続構造
JP3600729B2 (ja) 高周波回路用パッケージ
JP2002057266A (ja) プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法
JP6054449B2 (ja) 半導体ｉｃ用パッケージ、マザーボード及び電気信号処理装置
JPH06169047A (ja) 半導体装置
JP2775678B2 (ja) 高周波半導体集積回路装置
JP2655501B2 (ja) 半導体装置用モールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees