JP6054449B2 - 半導体ｉｃ用パッケージ、マザーボード及び電気信号処理装置 - Google Patents

Description

本発明は、高速・高周波信号を処理する半導体ＩＣ用パッケージ、これを表面実装するマザーボード、及びこれらを含む電気信号処理装置に関するものであって、特にその電極パッドの構造に関するものである。

これまで、種々の半導体ＩＣ用パッケージの構造が提案され、実用化されている。特に、パッケージ裏面に電極パッドを備えた構造の半導体ＩＣ用パッケージは、リードを用いる必要がないことから、マザーボード上への実装面積を最小限に抑えることができるため、高密度な実装が可能となる。また、マザーボード上への実装時に半田リフロー工程を採用することができるため、実装工程の簡易化および低コスト化が可能となる。

パッケージ裏面に電極パッドを備え、ミリ波帯といった高周波の電気信号を扱うことが可能な従来の半導体ＩＣ用パッケージの構造が、例えば非特許文献１に開示されている。その概略を、図１から図３を用いて説明する。

非特許文献１に記載された従来の半導体ＩＣ用パッケージは、積層プラスチック（いわゆるラミネート）を母材とした表面実装型のパッケージであり、図１に示すように、パッケージ基板１３と蓋２１の２部品から構成されている。積層プラスチックよりなるパッケージ基板１３には、その表面側（後述する蓋２１が覆いかぶさる側の面）に凹部１４が備えられ、この凹部１４内に半導体ＩＣやコンデンサ等のチップ部品が搭載される。また、パッケージ基板１３の表面側には、前述のチップ部品と電気的に接続される内部電極１１が設けられている。一方、パッケージ基板１３の裏面側（マザーボードに接する側の面）には、図２に示すように、略矩形の形状を有する電極パッド１２が設けられている。そして、内部電極１１と電極パッド１２とは、図３の断面図に示すように、パッケージ基板１３を貫通するようにして設けられたビア１７によって、電気的に接続されている。内部電極１１、ビア１７および電極パッド１２は、例えば銅や金などの金属によって形成されている。

プラスチック材料よりなる蓋２１は、パッケージ基板１３の表面側に搭載されたチップ部品１６の直上が中空構造となるように成形されている。図３に示すように、蓋２１における縁の部分がパッケージ基板１３と接着剤で接続されることで、半導体ＩＣ用パッケージが形成される。チップ部品１６の直上が中空構造となることで、チップ部品１６を伝搬する高周波の電気信号が感じる誘電率は最小化されるので、半導体ＩＣを含んだチップ部品がパッケージに搭載された際、高周波特性が確保し易くなる。

なお、半導体ＩＣ用パッケージの母材としてはセラミックを用いてもよいが、これを比較的安価なプラスチックに置き換えることで、半導体ＩＣ用パッケージの低コスト化が可能になる。

図４及び図５は、図１に示す従来の半導体ＩＣ用パッケージをマザーボード３０上に実装したイメージを示している。図４は断面図を、図５は電極パッド付近の上面図を示している。マザーボード３０上には金属からなる所望の形状の配線３１が備えられており、半導体ＩＣパッケージの電極パッド１２とマザーボード上の配線３１とを、半田などにより接着することで、半導体ＩＣ用パッケージはマザーボードに実装される。

半導体ＩＣ用パッケージに流入する電気信号は、図４及び図５における破線矢印５１Ａに示したように、配線３１、電極パッド１２、ビア１７、内部電極１１、ボンディングワイヤ１５の順でこれらを経て、半導体ＩＣ等のチップ部品１６に到達する。一方、半導体ＩＣ用パッケージから出力される電気信号は、破線矢印５１Ｂに示したように、チップ部品１６、ボンディングワイヤ１５、内部電極１１、ビア１７、電極パッド１２の順でこれらを経て、マザーボード３０上の配線３１に出力される。

ここで、半導体ＩＣ用パッケージから出力される電気信号を例にとり、従来の半導体ＩＣ用パッケージにおける電気信号の伝搬特性を説明する。電気信号の反射の影響を抑えるため、半導体ＩＣ用パッケージの信号伝送線路（ボンディングワイヤ１５、内部電極１１、ビア１７、電極パッド１２の順の経路）の線路インピーダンスとマザーボード上の配線の線路インピーダンスとは、通常は等しくなるように設計される。例えば、両者は５０Ωで等しくなるように設定される。ところで、特に高周波の電気信号が導電体を伝搬する場合、当該電気信号は導電体の周りを覆う絶縁体の影響を受けることが知られている。ここで言う「周り」とは、信号伝送線路の直上・直下のみならず、線路の信号伝搬方向に対する前方・後方の空間の絶縁体も影響する。ここで、電極パッドの「ビア寄り」の位置および「出力端部寄り」の位置における線路インピーダンスについて比較する。「ビア寄り」の位置では、図５からわかるとおり、その上面近傍はプラスチック材料のパッケージ基板１３（誘電率≒３．５程度）で覆われている。一方、「出力端部寄り」の位置では、その直上はパッケージ基板１３で覆われているものの、信号伝搬方向の前方は空気（誘電率≒１）が覆っている。このように、両者の位置ではその周囲に存在する絶縁体の誘電率が相違しているため、線路インピーダンスも相違するようになる。本明細書では、このような電極パッドの位置における線路インピーダンスの変動を「線路インピーダンスの乱れ」と表現することとする。

以上述べたように、従来の半導体ＩＣ用パッケージでは、電極パッドにおいて線路インピーダンスの乱れが生じてしまうため、例えば、電極パッドの「ビア寄り」の位置で線路インピーダンスが５０Ωになるよう設計したとしても、「出力端部寄り」の位置でのそれは５０Ωより若干大きく、あるいは若干小さくなってしまう。その結果、電極パッドの「出力端部」にてインピーダンス不整合が生じ、図５に示したように、伝搬する電気信号の一部が反射され伝搬損失が増大してしまう、という現象が生じていた。

Ｋｏｈｅｉ Ｆｕｊｉｉ， ａｎｄ Ｈｅｎｒｉｋ Ｍｏｒｋｎｅｒ， "Ｔｗｏ Ｎｏｖｅｌ Ｂｒｏａｄｂａｎｄ ＭＭＩＣ Ａｍｐｌｉｆｉｅｒｓ ｉｎ ＳＭＴ Ｐａｃｋａｇｅ ｆｏｒ １ ｔｏ ４０ ＧＨｚ Ｌｏｗ Ｃｏｓｔ Ａｐｐｌｉｃａｔｉｏｎｓ"， ２００５ Ｅｕｒｏｐｅａｎ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅｎｃｅ， ｖｏｌｕｍｅ ２ （２００５）．

上述したように、従来の半導体ＩＣ用パッケージをマザーボード上に実装した場合、当該半導体ＩＣ用パッケージの電極パッドではその位置に応じて線路インピーダンスが変動する（乱れる）ため、電極パッドの端部でインピーダンス不整合が生じ、その結果、伝搬損失の増大や信号波形の劣化をもたらしていた。すなわち、従来の半導体ＩＣ用パッケージには、電気信号の伝搬特性が劣化する、という課題があった。

そこで、本発明は、上記課題を解決するために、電極パッドの端部でのインピーダンス不整合を改善し、電気信号の伝搬特性劣化を抑制できる半導体ＩＣ用パッケージ、マザーボード及び電気信号処理装置を提供することを目的とする。

上記目的を達成するために、本発明に係る半導体ＩＣ用パッケージは、幅が端部に向けて漸増するテーパ形状を持つ電極パッドとすることとした。

具体的には、本発明に係る半導体ＩＣ用パッケージは、
一方の面に半導体ＩＣ及び内部電極を搭載する基板（パッケージ基板）と、
前記基板の他方の面に搭載され、外部配線と接続する電極パッドと、
前記基板を貫通し、前記内部電極と前記電極パッドとを電気的に接続するビアと、
を備える半導体ＩＣ用パッケージであって、
前記電極パッドは、前記ビア毎に前記ビアから前記基板の外周の一部である端部まで配置され、幅が前記ビア側から前記端部側へ暫増するテーパ形状のテーパ部を持つことを特徴とする。

本発明は、マザーボードに実装する側の面に電極パッドを備えた半導体ＩＣ用パッケージにおいて、該電極パッドは、その幅が端部に向けて漸増するテーパ部を備えることを特徴とするものである。電極パッドにテーパ部を備えることにより、電極パッドの線路インピーダンスの乱れを改善できるため、インピーダンス不整合に起因する電気信号の伝搬特性の劣化を抑制することができるようになる。

従って、本発明は、電極パッドの端部でのインピーダンス不整合を改善し、電気信号の伝搬特性劣化を抑制できる半導体ＩＣ用パッケージを提供することができる。

本発明に係る半導体ＩＣ用パッケージの前記テーパ部は、前記テーパ形状が電気信号伝搬方向に対する線路インピーダンスの変動を抑制するように暫増していることを特徴とする。電極パッドのテーパ形状は、伝搬する電気信号に応じ、線路インピーダンスが変動しないような形状とすることが好ましい。

本発明に係る半導体ＩＣ用パッケージの前記テーパ部は、前記電極パッドのうち電気信号が伝搬する電極パッドにあることを特徴とする。インピーダンス不整合に起因する信号電気信号の伝搬特性の劣化は、特に信号用電極にて発生する。このため、信号用電極パッドのみにテーパ部を設けることで課題を解決することができる。

本発明に係る半導体ＩＣ用パッケージの前記電極パッドは、前記ビアと前記テーパ部の前記ビア側の端とを接続し、幅が前記テーパ部の前記ビア側の端の幅で一様な直線部をさらに備えてもよい。

本発明に係る半導体ＩＣ用パッケージは、前記基板の前記一方の面側に配置され、前記半導体ＩＣを中空構造で覆う蓋をさらに備えることを特徴とする。チップ部品の直上が中空構造となることで、チップ部品を伝搬する高周波の電気信号が感じる誘電率は最小化される。このため、本半導体ＩＣ用パッケージは高周波特性が確保し易くなる。

本発明に係る半導体ＩＣ用パッケージの前記基板がプラスチック素材であることを特徴とする。また、本発明に係る半導体ＩＣ用パッケージの前記蓋がプラスチック素材であることを特徴とする。半導体ＩＣ用パッケージを低コスト化できる。

本発明に係るマザーボードは、表面実装型の半導体ＩＣ用パッケージの電極パッドと直接接触する表面実装用配線を備えるマザーボードであって、前記表面実装用配線は、前記半導体ＩＣ用パッケージが覆う実装部分において、幅が前記実装部分の内側から外周に向けて暫増するテーパ形状のテーパ部を持つことを特徴とする。

本発明に係るマザーボードの前記テーパ部は、前記テーパ形状が電気信号伝搬方向に対する線路インピーダンスの変動を抑制するように暫増していることを特徴とする。表面実装用配線のテーパ形状は、伝搬する電気信号に応じ、線路インピーダンスが変動しないような形状とすることが好ましい。

本発明に係るマザーボードの前記テーパ部は、前記表面実装用配線のうち電気信号が伝搬する表面実装用配線にあることを特徴とする。インピーダンス不整合に起因する信号電気信号の伝搬特性の劣化は、特に信号用電極にて発生する。このため、信号用表面実装用配線にのみにテーパ部を設けることで課題を解決することができる。

本発明に係るマザーボードの前記表面実装用配線は、前記実装部分における前記テーパ部の内側に接続し、幅が前記テーパ部の内側の端の幅で一様な直線部をさらに備えてもよい。

本発明に係る電気信号処理装置は、前記半導体ＩＣ用パッケージと、前記マザーボードと、を含む。本電気信号処理装置は、半導体ＩＣ用パッケージとマザーボードとの間の線路インピーダンスの乱れを補償できるので電気信号の伝搬特性劣化を抑制できる。

本発明は、電極パッドの端部でのインピーダンス不整合を改善し、電気信号の伝搬特性劣化を抑制できる半導体ＩＣ用パッケージ、マザーボード及び電気信号処理装置を提供することができる。

従来の半導体ＩＣ用パッケージの構造を説明する図である。 従来の半導体ＩＣ用パッケージの構造を説明する図である。 従来の半導体ＩＣ用パッケージの構造を説明する図である。 従来の半導体ＩＣ用パッケージをマザーボードに実装した図である。 従来の半導体ＩＣ用パッケージをマザーボードに実装した図である。 本発明に係る半導体ＩＣ用パッケージの構造を説明する図である。 本発明に係る半導体ＩＣ用パッケージの構造を説明する図である。 本発明に係る半導体ＩＣ用パッケージをマザーボードに実装した図である。 従来の半導体ＩＣ用パッケージをマザーボードに実装したときのインピーダンスの変動を説明する図である。 本発明に係る半導体ＩＣ用パッケージをマザーボードに実装したときのインピーダンスの変動を説明する図である。 本発明に係る半導体ＩＣ用パッケージの電極パッド形状を説明する図である。 本発明に係る半導体ＩＣ用パッケージの構造を説明する図である。 本発明に係る半導体ＩＣ用パッケージの構造を説明する図である。 本発明に係る半導体ＩＣ用パッケージの構造を説明する図である。 本発明に係る半導体ＩＣ用パッケージの電極パッドを流れる電気信号の伝搬損失及びリターンロスを説明する図である。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

図６及び図７は、本実施形態の半導体ＩＣ用パッケージを説明する図である。本半導体ＩＣ用パッケージは、
一方の面に半導体ＩＣ及び内部電極１１を搭載する基板（パッケージ基板１３）と、
パッケージ基板１３の他方の面に搭載され、外部配線と接続する電極パッド４２と、
パッケージ基板１３を貫通し、内部電極１１と電極パッド４２とを電気的に接続するビア１７と、
を備える半導体ＩＣ用パッケージであって、
電極パッド４２は、ビア１７毎にビア１７からパッケージ基板１３の外周の一部である端部まで配置され、幅がビア１７側から前記端部側へ暫増するテーパ形状のテーパ部４２ａを持つことを特徴とする。

また、本半導体ＩＣ用パッケージは、パッケージ基板１３の前記一方の面側に配置され、前記半導体ＩＣを中空構造で覆う蓋２１をさらに備える。なお、ここでは、パッケージ基板１３及び蓋２１がプラスチック素材であるとして説明する。

本半導体ＩＣ用パッケージと図３の半導体ＩＣ用パッケージとの違いは、電極パッドの形状が異なる点である。図３の半導体ＩＣ用パッケージの電極パッド１２の形状は図２の通りであるが、本半導体ＩＣ用パッケージの電極パッド４２の形状は図７の通りである。すなわち、半導体ＩＣ用パッケージを構成するパッケージ基板１３の、半導体ＩＣを搭載する面と反対側の面上には電極パッド４２が配置されており、当該電極パッドは、ビア１７側から端部側へ幅が暫増しているテーパ部４２ａを持つ。

電極パッド４２は、図７のように直線部４２ｂを備えていてもよい。つまり、電極パッド４２は、ビア１７とテーパ部４２ａのビア側の端とを接続し、幅がテーパ部４２ａのビア側の端の幅で一様な直線部４２ｂをさらに備える。

電極パッド４２は、幅がビア１７との接触部から電気信号伝搬方向に沿って一様な直線部４２ｂと、パッケージ基板１３の外周に接する端部側にあって、幅が該端部に向けて漸増するテーパ部４２ａとを備える。テーパ部４２ａの直線部４２ｂと接する部分の幅は、直線部４２ｂの幅と同じであることが望ましい。

次に、テーパ部４２ａを設けることの有用性を説明する。導電体のインピーダンスは、前述のとおり、導電体の周りを覆う絶縁体の誘電率によって変化する。ただし、それだけでなく、導電体自身の構造に応じても変化する。導電体を太くすれば抵抗が小さくなることからも分かるとおり、導電体の構造パラメタを適宜設計することで、導電体のインピーダンスを所望の値に設定できる。そこで、電極パッドに端部側に向けてパッド幅が広がるテーパ部を設ける。テーパ部４２ａの長さおよび幅は、インピーダンスの乱れを補償するようにテーパ部のインピーダンスが電気信号の伝搬方向に沿って一定の値となるよう、適切に設定される。従って、インピーダンスの乱れの状態によっては、直線部４２ｂを配置することもある。直線部４２ｂとテーパ部４２ａの長さの比もインピーダンスの乱れの状態によって定める。

なお、本半導体ＩＣ用パッケージを使用するときは、マザーボード上の配線（特に、半導体ＩＣ用パッケージの電極パッドと直接接触する表面実装用配線）の表面形状と電極パッドの表面形状とはほぼ一致するように形成することが望ましい。図８は、本半導体ＩＣ用パッケージをマザーボード上に実装した時の電極パッド４２と配線３１との関係を説明する図である。マザーボード３０上の配線３１（表面実装用配線３１ａ）は、本半導体ＩＣ用パッケージの電極パッド４２の直線部４２ｂ及びテーパ部４２ａの形状に合うように形成される。このように表面実装用配線３１ａと電極パッド４２との形状を合わせることで、電極パッド４２の形状でインピーダンスの乱れを補償する効果が高まる。

図９は、マザーボード３０に従来の半導体ＩＣ用パッケージを実装した時のインピーダンスの変動（乱れ）を説明する図である。図９に示したように、従来の半導体ＩＣ用パッケージでは、マザーボードに実装した際、電極パッドの端部でインピーダンスの乱れが顕著に発生するため、インピーダンス不整合に起因して電気信号の伝搬特性が劣化していた。

図１０は、マザーボード３０に本半導体ＩＣ用パッケージを実装した時のインピーダンスの変動を説明する図である。図１０に示すように、本半導体ＩＣ用パッケージでは、電極パッド４２にテーパ部４２ａを設けることで、インピーダンスの乱れを補償することができる。このため、本半導体ＩＣ用パッケージは、インピーダンスを所望の値（例えば５０Ω）から変動することを防止できるため、インピーダンス不整合が抑制され、もって、電気信号の伝搬特性の劣化を抑制することができる。

なお、テーパ部４２ａは、その幅が端部に向けて徐々に増加するようなものであれば、構造によって限定されない。例えば、図１１（ａ）〜（ｃ）に記載したような構造であってもよい。

図１１（ａ）は、ビア側から端部側にかけてテーパ部４２ａの幅の暫増する率をビア側で最大とし、端部側にかけて小さくし、端部側で最小とした電極パッド４２の形状である。図１１（ｂ）は、ビア側から端部側にかけてテーパ部４２ａの幅の暫増する率をビア側で最小とし、端部側にかけて大きくし、端部側で最大とした電極パッド４２の形状である。図１１（ｃ）は、ビア側から端部側にかけてテーパ部４２ａの幅をステップ状に暫増させた電極パッド４２の形状である。
なお、電極パッド４２の形状を図１１（ａ）〜（ｃ）のように設定した場合、マザーボード３０の表面実装用配線３１ａもそれぞれの形状に合わせることが好ましい。

本発明の特徴は、上述のとおり電極パッドの構造にある。そのため、本発明は、図６に示したような、中空構造の半導体ＩＣ用パッケージにのみに適用しうるものではない。マザーボードに実装する側の面に電極パッドを備えた半導体ＩＣ用パッケージであれば、これ以外の構造の半導体ＩＣ用パッケージに対しても適用することができる。例えば、半導体ＩＣを樹脂で封止した構造の半導体ＩＣ用パッケージに適用してもよい。その他、Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ＬｅａｄなどのＬｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒパッケージなどにも適用しうる。

また、本発明は、半導体ＩＣ用パッケージの材料についても限定されるものではない。上記例では、パッケージ基板１３や蓋２１にプラスチック材料を用いた半導体ＩＣ用パッケージの例を説明してきたが、これに限定されるものではなく、パッケージ基板１３や蓋２１にセラミック材料を用いた半導体ＩＣ用パッケージに対しても適用しうる。

（実施例）
以下、本発明の具体的な実施例について説明する。

本実施例に係る半導体ＩＣ用パッケージの構造を図１２から図１４に示す。図１２は斜視図、図１３は図１２の半導体ＩＣ用パッケージのｘ−ｚ面における断面図、図１４は電極パッドが形成された面から見た下面図である。

図中、Ｇ１〜Ｇ３は接地用電極を、Ｓ０〜Ｓ３は信号用電極を示している。Ｇ１は接地用電極パッド、Ｇ２は接地用ビア、Ｇ３は接地用内部電極である。Ｓ０は信号用電極パッドのテーパ部、Ｓ１は信号用電極パッドの直線部、Ｓ２は信号用ビア、Ｓ３は信号用内部電極である。インピーダンス不整合に起因する信号電気信号の伝搬特性の劣化は、特に信号用電極にて発生することから、本実施例では、信号用電極パッドにのみ、テーパ部を設けている。

本実施例の半導体ＩＣ用パッケージの構造パラメタを説明する。信号用電極パッドの直線部Ｓ１の幅０．２０ｍｍとした。信号用電極パッドのテーパ部Ｓ０は、端部の幅が０．３８ｍｍ、直線部に接した部分の幅が０．２０ｍｍとし、伝搬方向に対して線形的に変化する構造とした。信号用ビアＳ２は円柱構造とし、円柱半径＝０．１５ｍｍとした。信号用内部電極Ｓ３の幅が０．５０ｍｍとした。また、パッケージ基板はプラスチック材料で構成され、その比誘電率３．７（１ＧＨｚ），誘電正接０．００２（１ＧＨｚ）のものを採用した。

テーパ部Ｓ０と直線部Ｓ１の長さの総和は２ｍｍで変わらないものとし、テーパ部Ｓ０の長さＬｓ０を変化させたときの、電極パッドを流れる電気信号の伝搬損失及びリターンロスの周波数依存性を図１５に示す。図１５（ａ）は伝搬損失の結果であり、図１５（ｂ）はリターンロスの結果である。これらは３次元電磁界シミュレータを用いて計算した結果である。Ｌｓ０としては、０ｍｍ，０．５ｍｍ，１ｍｍ，１．５ｍｍ，２ｍｍの５種類について計算した。Ｌｓ０＝０ｍｍは、テーパ部Ｓ０がない従来の構造に関する結果を示している。また、Ｌｓ０＝２ｍｍは、電極パッドがすべてテーパ部で構成された構造に関する結果を示している。マザーボード上の配線の幅は、０．３６ｍｍとした。本発明の主たる適用先を３０Ｇｂｉｔ／ｓ級の高速・高周波信号を処理する半導体ＩＣ用のパッケージと想定し、必要とされる高周波側の遮断周波数はビットレートの７０％程度、すなわち周波数２０ＧＨｚにおける伝搬損失及びリターンロスを計算した。

テーパ部Ｓ０の長さＬｓ０に対して伝搬損失、リターンロスともに変化し、Ｌｓ０＝１ｍｍで伝搬損失は絶対値が最小化（＝伝搬損失が最小化）し、且つリターンロスも絶対値が最大化（＝反射成分が最小化）しており、最も良好な高周波伝送特性が得られている。すなわち、Ｌｓ０＝１ｍｍで、信号用電極パッドにおけるテーパ部の端部のインピーダンスが、マザーボード上の配線のインピーダンスに整合することが分かる。

このように本発明によると、電極パッドにテーパ部を備えることにより、電極パッドのインピーダンスの乱れを補償して一定の値となるようにすることができるため、インピーダンス不整合に起因する電気信号の伝搬特性の劣化を抑制することができる。

１１：内部電極
１２：電極パッド
１３：パッケージ基板
１４：凹部
１５：ボンディングワイヤ
１６：チップ部品
１７：ビア
２１：蓋
３０：マザーボード
３１：配線
３１ａ：表面実装用配線
４２：電極パッド
４２ａ：テーパ部
４２ｂ：直線部
５１、５１Ａ、５１Ｂ：電気信号
Ｇ１，Ｓ１，Ｓ０：電極パッド
Ｓ０：テーパ部
Ｇ１〜Ｇ３：接地用電極
Ｓ０〜Ｓ３：信号用電極

Claims (12)

1. 一方の面に半導体ＩＣ及び内部電極を搭載する基板と、
   前記基板の他方の面に搭載され、外部配線と接続する電極パッドと、
   前記基板を貫通し、前記内部電極と前記電極パッドとを電気的に接続するビアと、
   を備える半導体ＩＣ用パッケージであって、
   前記電極パッドは、前記ビア毎に前記ビアから前記基板の外周の一部である端部まで配置され、幅が前記ビア側から前記端部側へ暫増するテーパ形状のテーパ部を持ち、
   前記テーパ部は、最大の幅部分が前記基板の端に接して設けられていることを特徴とする半導体ＩＣ用パッケージ。
2. 前記テーパ部は、前記テーパ形状が電気信号伝搬方向に対する線路インピーダンスの変動を抑制するように暫増していることを特徴とする請求項１に記載の半導体ＩＣ用パッケージ。
3. 前記テーパ部は、前記電極パッドのうち電気信号が伝搬する電極パッドにあることを特徴とする請求項１又は２に記載の半導体ＩＣ用パッケージ。
4. 前記電極パッドは、前記ビアと前記テーパ部の前記ビア側の端とを接続し、幅が前記テーパ部の前記ビア側の端の幅で一様な直線部をさらに備えることを特徴とする請求項１から３のいずれかに記載の半導体ＩＣ用パッケージ。
5. 前記基板の前記一方の面側に配置され、前記半導体ＩＣを中空構造で覆う蓋をさらに備えることを特徴とする請求項１から４のいずれかに記載の半導体ＩＣ用パッケージ。
6. 前記基板がプラスチック素材であることを特徴とする請求項１から５のいずれかに記載の半導体ＩＣ用パッケージ。
7. 前記蓋がプラスチック素材であることを特徴とする請求項５又は請求項５を引用する請求項６に記載の半導体ＩＣ用パッケージ。
8. 表面実装型の半導体ＩＣ用パッケージの電極パッドと直接接触する表面実装用配線を備えるマザーボードであって、
   前記表面実装用配線は、前記半導体ＩＣ用パッケージが覆う実装部分において、幅が前記実装部分の内側から外周に向けて暫増するテーパ形状のテーパ部を持つことを特徴とするマザーボード。
9. 前記テーパ部は、前記テーパ形状が電気信号伝搬方向に対する線路インピーダンスの変動を抑制するように暫増していることを特徴とする請求項８に記載のマザーボード。
10. 前記テーパ部は、前記表面実装用配線のうち電気信号が伝搬する表面実装用配線にあることを特徴とする請求項８又は９に記載のマザーボード。
11. 前記表面実装用配線は、幅が一様な直線部をさらに備えることを特徴とする請求項８から１０のいずれかに記載のマザーボード。
12. 一方の面に半導体ＩＣ及び内部電極を搭載する基板と、前記基板の他方の面に搭載され、外部配線と接続する電極パッドと、前記基板を貫通し、前記内部電極と前記電極パッドとを電気的に接続するビアと、を備え、前記電極パッドが、前記ビア毎に前記ビアから前記基板の外周の一部である端部まで配置され、幅が前記ビア側から前記端部側へ暫増するテーパ形状のテーパ部を持つ半導体ＩＣ用パッケージと、
    前記半導体ＩＣ用パッケージが表面実装され、前記半導体ＩＣ用パッケージの電極パッドと直接接触する表面部分の形状が、前記電極パッドの表面形状と略同じである表面実装用配線を備えるマザーボードと、
    を含む電気信号処理装置。