JP3721796B2 - 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 - Google Patents
分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 Download PDFInfo
- Publication number
- JP3721796B2 JP3721796B2 JP23402098A JP23402098A JP3721796B2 JP 3721796 B2 JP3721796 B2 JP 3721796B2 JP 23402098 A JP23402098 A JP 23402098A JP 23402098 A JP23402098 A JP 23402098A JP 3721796 B2 JP3721796 B2 JP 3721796B2
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- constant line
- line
- ground electrode
- distributed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【発明の属する技術分野】
本発明は、分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板、特に高周波の信号を使用する通信機器に用いられる分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板に関する。
【0002】
【従来の技術】
近年の通信機器の小型化や使用周波数の高周波化にともなって、パッケージ基板に設けられた信号入出力用の分布定数線路の不整合が電子装置の高周波特性を劣化させる可能性が高くなってきていて、分布定数線路の不整合の改善が必要となってきている。
【0003】
図9に、従来の電子装置用のパッケージ基板における、分布定数線路のフィードスルー構造を示す。図9に示した分布定数線路のフィードスルー構造1において、基板2の一方主面2aにはストリップ状の第1の分布定数線路3が形成され、その周囲にはギャップg1およびg2を介して近接して第1の接地電極4が形成されている。また、基板2の他方主面2bにはストリップ状の第2の分布定数線路5が形成され、その周囲にはギャップg3およびg4を介して近接して第2の接地電極6が形成されている。ここで、ギャップg1は第1の分布定数線路3の側縁方向における第1の接地電極4との間のギャップを、ギャップg2は第1の分布定数線路3の長手方向における第1の接地電極4との間のギャップを示している。また、ギャップg3は第2の分布定数線路5の側縁方向における第2の接地電極6との間のギャップを、ギャップg4は第2の分布定数線路5の長手方向における第2の接地電極6との間のギャップを示している。そして、第1の分布定数線路3と第2の分布定数線路5は、その一端同士が互いに対向して形成され、第1のビアホール7で接続されている。
【0004】
ここで、第1の分布定数線路3は、第1の接地電極4との関係で見ればコプレーナ線路(コプレーナウェーブガイド)となり、第2の接地電極6との関係で見ればマイクロストリップ線路となる。また、分布定数線路5も同様に、第2の接地電極6との関係で見ればコプレーナ線路となり、第1の接地電極4との関係で見ればマイクロストリップ線路となる。
【0005】
【発明が解決しようとする課題】
図10に、図9に示した分布定数線路のフィードスルー構造のA−A断面図を示す。図10において、第1の分布定数線路3から第1のビアホール7を経由して第2の分布定数線路5までを、s1、s2、s3の3つの領域に分けている。ここで、s1は第1の分布定数線路3のみの部分を、s2は基板2の一方主面2a側と他方主面2b側を接続するフィードスルー部分を、s3は第2の分布定数線路5のみの部分を示している。
【0006】
図11に、図9に示した分布定数線路のフィードスルー構造1の等価回路を、第1の分布定数線路3から第1のビアホール7を経由して第2の分布定数線路5までを、s1、s2、s3の3つの領域に分けて示す。図11において、z1は第1の分布定数線路3を、z2は第2の分布定数線路5を示している。また、Lは第1のビアホール7のインダクタンス成分を、C2は第1の分布定数線路3と第1の接地電極4との間のギャップg2に形成された浮遊容量を、C4は第2の分布定数線路5と第2の接地電極6との間のギャップg4に形成された浮遊容量を示している。
【0007】
このように、分布定数線路のフィードスルー構造1においては、第1のビアホール7の部分が比較的大きなインダクタンス成分Lとなり、さらにその両端において浮遊容量C2、C4を有するため、たとえ第1の分布定数線路3と第2の分布定数線路5を同じ特性インピーダンスに設定してあっても、フィードスルー部分を含む伝送線路全体に不整合が生じてしまうという問題がある。そして、この分布定数線路のフィードスルー構造の不整合は、この構造を用いたパッケージ基板の高周波特性を劣化させ、ひいてはそのパッケージ基板を用いた電子装置の高周波特性を劣化させる原因になるという問題がある。
【0008】
本発明は上記の問題点を解決することを目的とするもので、不整合の生じにくい分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板を提供する。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の分布定数線路のフィードスルー構造は、基板の一方主面に第1の分布定数線路を形成し、前記基板の他方主面に第2の分布定数線路を形成し、前記第1の分布定数線路の一端と前記第2の分布定数線路の一端を互いに対向して形成して第1のビアホールで接続し、前記第1の分布定数線路の一端に近接して第1の接地電極を形成し、前記第2の分布定数線路の一端に近接して第2の接地電極を形成し、前記第1のビアホールに近接して前記第1の接地電極と前記第2の接地電極を接続する第2のビアホールを設け、前記第1の分布定数線路の側縁と前記第1の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、前記基板の一方主面に形成した第1の分布定数線路と対向する前記基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けたことを特徴とする。
【0010】
また、本発明のパッケージ基板は、上記の分布定数線路のフィードスルー構造を用いたことを特徴とする。
【0011】
このように構成することにより、本発明の分布定数線路のフィードスルー構造によれば、フィードスルー部分を含む伝送線路全体の不整合を小さくすることができる。
【0012】
また、本発明のパッケージ基板によれば、高周波特性の劣化を防止し、ひいてはこれを用いた電子装置の高周波特性の劣化を防止することができる。
【0013】
【発明の実施の形態】
図1に、本発明の分布定数線路のフィードスルー構造の一参考例を示す。図1において、図9と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0014】
図1に示した分布定数線路のフィードスルー構造10において、第1のビアホール7に近接して、第1の接地電極4と第2の接地電極6を接続する第2のビアホール11および12が設けられている。
【0015】
ここで、図2に、図1に示した分布定数線路のフィードスルー構造10のB−B断面図を示す。図2において、C11は第1のビアホール7と第2のビアホール11との間に分布的に形成される容量を、C12は第1のビアホール7と第2のビアホール12との間に分布的に形成される容量を示している。これより、分布定数線路のフィードスルー構造10においては、第1のビアホール7は、図11に示したような単なる集中定数的なインダクタンスではなく、第1のビアホール7を主線路とし、第2のビアホール11、12を接地電極とする分布定数線路とみなせることが分かる。
【0016】
図3に、分布定数線路のフィードスルー構造10の等価回路を示す。
図3において、図11と同一の部分には同じ記号を付し、その説明を省略する。
図3において、図11でインダクタンス成分Lとなっていた部分が第1のビアホールを主線路とし、第2のビアホール11、12を接地電極とした分布定数線路z3に置き換わっている。
【0017】
このように、第1のビアホール7に近接して、第1のビアホール7に対して分布的な接地電極となる第2のビアホール11、12を設けることにより、第1のビアホール7と第2のビアホール11、12をまとめて積極的に分布定数線路z3とみなすことができる。しかも、分布的な容量C11およびC12によって、分布定数線路z3の集中定数的なインダクタンス成分が、図10ないし図12に示した従来の分布定数線路のフィードスルー構造1に比べて相対的に低下する。これによってフィードスルー部分s2を含む伝送線路全体の不整合を小さくすることができる。特に、分布定数線路z3の特性インピーダンスが第1の分布定数線路3や第2の分布定数線路5の特性インピーダンスと同じ値になるように設定すると、分布定数線路z3の集中定数的なインダクタンス成分はなくなり、不整合の要因は浮遊容量C2とC4のみになるため、フィードスルー部分を含む伝送線路全体の不整合をさらに小さくすることができる。
【0018】
また、第1のビアホール7を主線路とし、第2のビアホール11、12を接地電極とする分布定数線路z3の特性インピーダンスを、第1の分布定数線路3や第2の分布定数線路5の特性インピーダンスよりも少し高く設定してもよい。その場合には、分布定数線路z3の集中定数的なインダクタンス成分が少し残るが、これが特定の周波数範囲において比較的小さな浮遊容量であるC2およびC4と相殺し合い、分布定数線路z3の特性インピーダンスを第1の分布定数線路3や第2の分布定数線路5の特性インピーダンスと同じにした場合よりもさらにフィードスルー部分の不整合を小さくすることができる。
【0019】
図4に、分布定数線路のフィードスルー構造の反射損失を示す。
図4において、x1は図9に示した従来の分布定数線路のフィードスルー構造1の反射損失を示している。また、x2は分布定数線路z3の特性インピーダンスを、第1の分布定数線路3や第2の分布定数線路5の特性インピーダンスと同じにした場合の分布定数線路のフィードスルー構造10の反射損失を示している。
そして、x3は分布定数線路z3の特性インピーダンスを第1の分布定数線路3や第2の分布定数線路5の特性インピーダンスよりも少し高く設定した場合の、分布定数線路10のフィードスルー構造の反射損失を示している。ここで、反射損失は大きい方(図4では下の方)が不整合が少ないことを意味している。
【0020】
図4より、従来の分布定数線路のフィードスルー構造1の反射損失x1より、本発明の分布定数線路のフィードスルー構造10の反射損失x2の方が高い周波数まで大きい反射損失を得られることがわかる。そして、特に分布定数線路z3の特性インピーダンスを、第1の分布定数線路3や第2の分布定数線路5の特性インピーダンスよりも少し高く設定した場合の分布定数線路のフィードスルー構造10の反射損失x3の方がさらに大きい反射損失を得ることができることがわかる。
【0021】
なお、図1においては第1のビアホールの数を1つとしたが、これは1つに限られるものではなく、対向して形成された第1の分布定数線路3および第2の分布定数線路4の一端同士の間で2つ以上形成しても構わないものである。また、第2のビアホールの数も2つに限られるものではなく、フィードスルー部分の特性インピーダンスの目標とする値に応じて、1つであっても、3つ以上であっても構わないものである。また、第1のビアホールと第2のビアホールとの間隔も、同じくフィードスルー部分の特性インピーダンスの目標とする値に応じて、自由に決定されるものである。
【0022】
図5に、本発明の分布定数線路のフィードスルー構造の一実施例を示す。また、図6にその平面図を示す。図5および図6において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0023】
図5および図6に示した分布定数線路のフィードスルー構造20において、基板2の一方主面2aの、第1の分布定数線路3の側縁と第1の接地電極4との間のギャップg5は、第1の分布定数線路3の一端から他端の方向、すなわち領域s2から領域s1の方に向かって、領域s2から領域s1にかかる一部でテーパー状に広がって形成されている。ここで、ギャップg5がテーパー状に広がっている部分を領域s4とする。また、基板2の他方主面2bの、第2の分布定数線路5の端部と第2の接地電極6との間のギャップg6は、領域s4の範囲内で略3角形状に形成されている。
【0024】
ここで、第1の分布定数線路3は、領域s1においてはほとんどの容量が第2の接地電極6との間に形成されるため、近接して第1の接地電極4があるにもかかわらず、ほぼマイクロストリップ線路として動作する。一方、領域s2においては、第1の接地電極4が近接して形成されており、かつ、対向する面に第2の接地電極6が形成されていないために、第1の分布定数線路3はほぼコプレーナ線路として動作する。
【0025】
そして、領域s4においては、領域s1の方に向って第1の分布定数線路3と第1の接地電極4との間隔が徐々に大きくなり、かつ、対向する面に第2の接地電極6が徐々に形成されてきているため、コプレーナ線路とマイクロストリップ線路の両方の特性が混在しながら、一方からもう一方へとスムーズに変化している。これによって、フィードスルー部分だけでなく、コプレーナ線路とマイクロストリップ線路の変換部分における不整合も小さくすることができる。
【0026】
このように、分布定数線路のフィードスルー構造20においては、領域s4を設けることによって、フィードスルー部分を含めた全体の特性インピーダンスの不整合をさらに小さくすることができる。
【0027】
ところで、図1に示した分布定数線路のフィードスルー構造10を具体的な誘電体基板で実現する場合に、たとえば基体として厚さ0.5mmのアルミナ基板を用い、裏面にグランド電極を形成した厚さ0.8mmのガラスエポキシ基板に搭載することを考えると、特性インピーダンスを50Ωに設計した第1の分布定数線路3の幅は約350μmとなる。そのため、このような分布定数線路のフィードスルー構造10を用いたパッケージ基板において、別の実装基板に搭載するための半田ランドは、特性インピーダンスの不整合を避けるためには第1の分布定数線路3の幅と同じ350μmとする必要がある。しかしながら、350μm幅の半田ランドでは、パッケージ基板と実装基板との間の十分な接着強度が得られないという問題がある。
【0028】
この問題を解決する方法として、図7に、本発明の分布定数線路のフィードスルー構造の別の実施例を示す。また、図8にその平面図を示す。図7および図8において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0029】
図7および図8に示した分布定数線路のフィードスルー構造30において、基板2の一方主面2aの、第1の分布定数線路31は、フィードスルー部分から基板2の端部に達するまでの間に、その幅がテーパー状に広がる領域を有している。この、第1の分布定数線路31の幅がテーパー状に広がっている領域を領域s5とし、第1の分布定数線路31の幅が広がった後の領域を領域s6とする。そして、基板2の一方主面2aの、第1の分布定数線路31の側縁と第1の接地電極4との間のギャップg7は、領域s5において、第1の分布定数線路31の一端から他端の方向、すなわち領域s1から領域s6の方に向かって、テーパー状に広がって形成されている。そのため、第1の分布定数線路31の側縁と第1の接地電極4との間のギャップg7は、領域s1においてよりも領域s6において大きくなっている。さらに、基板2の他方主面2bの、第1の分布定数線路31と対向する位置には、領域s5の範囲においてテーパー状に広がり、領域s6において一定の幅となっている電極削除部32が形成されている。
【0030】
ここで、第1の分布定数線路31は、領域s1においてはほとんどの容量が第2の接地電極6との間に形成されるため、近接して第1の接地電極4があるにもかかわらず、ほぼマイクロストリップ線路として動作する。一方、領域s6においては、対向する面の電極削除部32のために、言い換えれば第2の接地電極6が形成されていないために、第1の分布定数線路31はほぼコプレーナ線路として動作する。しかも、領域s6においては、領域s1に比べて第1の分布定数線路31の幅が広がっているにもかかわらず、ギャップg7も大きくなっているため、第1の分布定数線路31の特性インピーダンスは領域s1と同じ値となっている。
【0031】
そして、領域s5においては、領域s6の方に向って第1の分布定数線路31と第1の接地電極4との間隔が徐々に大きくなり、かつ、対向する面に電極削除部32がテーパー状に徐々に形成されてきているため、第1の分布定数線路31はマイクロストリップ線路とコプレーナ線路の両方の特性が混在しながら、しかも特性インピーダンスを一定に保ったまま、一方からもう一方へとスムーズに変化している。これによって、第1の分布定数線路31の幅を変化させ、しかもマイクロストリップ線路からコプレーナ線路へと変換させているにもかかわらず、変換部における不整合を小さくすることができる。
【0032】
このように、分布定数線路のフィードスルー構造30においては、領域s5と領域s6を設けることによって、フィードスルー部分を含めた全体の特性インピーダンスの不整合を大きくすることなく第1の分布定数線路31の幅を広くすることができ、これによってパッケージ基板の半田ランドの幅を広くして、十分な接着強度が得られるようにすることができる。
【0033】
ここで、図5、あるいは、図7に示した分布定数線路のフィードスルー構造を用いてパッケージ基板を構成することができる。このようにパッケージ基板を構成することにより、第1の分布定数線路と第2の分布定数線路との間のフィードスルー部の不整合が小さくなるため、パッケージ基板の高周波特性の劣化を防止し、ひいてはこれを用いた電子装置の高周波特性の劣化を防止することができる。
【0034】
【発明の効果】
本発明の分布定数線路のフィードスルー構造によれば、基板の一方主面に第1の分布定数線路を形成し、前記基板の他方主面に第2の分布定数線路を形成し、前記第1の分布定数線路の一端と前記第2の分布定数線路の一端を互いに対向して形成して第1のビアホールで接続し、前記第1の分布定数線路の一端に近接して第1の接地電極を形成し、前記第2の分布定数線路の一端に近接して第2の接地電極を形成し、前記第1のビアホールに近接して前記第1の接地電極と前記第2の接地電極を接続する第2のビアホールを設け、前記第1の分布定数線路の側縁と前記第1の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、基板の一方主面に形成した第1の分布定数線路と対向する基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けることによって、フィードスルー部分を含む伝送線路全体の不整合をさらに小さくすることができる。
【0039】
また、本発明のパッケージ基板によれば、本発明の分布定数線路のフィードスルー構造を用いることによって、これを用いた電子装置の高周波特性の劣化を防止することができる。
【図面の簡単な説明】
【図1】 本発明の分布定数線路のフィードスルー構造の一参考例を示す透視斜視図である。
【図2】 図1の分布定数線路のフィードスルー構造のB−B断面図である。
【図3】 図1の分布定数線路のフィードスルー構造の等価回路である。
【図4】 図1の分布定数線路のフィードスルー構造の反射損失を示す図である。
【図5】 本発明の分布定数線路のフィードスルー構造の一実施例を示す透視斜視図である。
【図6】 図5の分布定数線路のフィードスルー構造の平面図である。
【図7】 本発明の分布定数線路のフィードスルー構造の別の実施例を示す透視斜視図である。
【図8】 図7の分布定数線路のフィードスルー構造の平面図である。
【図9】 従来の分布定数線路のフィードスルー構造を示す透視斜視図である。
【図10】 図9の分布定数線路のフィードスルー構造のA−A断面図である。
【図11】 図9の分布定数線路のフィードスルー構造の等価回路である。
【符号の説明】
2…基板
2a…一方主面
2b…他方主面
3、31…第1の分布定数線路
4…第1の接地電極
5…第2の分布定数線路
6…第2の接地電極
7…第1のビアホール
10、20、30…分布定数線路のフィードスルー構造
11、12…第2のビアホール
g1、g2、g3、g4、g5、g6、g7…ギャップ
s1、s2、s3、s4、s5、s6…分布定数線路の領域
40…パッケージ基板
Claims (2)
- 基板の一方主面に第1の分布定数線路を形成し、前記基板の他方主面に第2の分布定数線路を形成し、前記第1の分布定数線路の一端と前記第2の分布定数線路の一端を互いに対向して形成して第1のビアホールで接続し、
前記第1の分布定数線路の一端に近接して第1の接地電極を形成し、前記第2の分布定数線路の一端に近接して第2の接地電極を形成し、前記第1のビアホールに近接して前記第1の接地電極と前記第2の接地電極を接続する第2のビアホールを設け、前記第1の分布定数線路の側縁と前記第1の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、前記基板の一方主面に形成した第1の分布定数線路と対向する前記基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けたことを特徴とする分布定数線路のフィードスルー構造。 - 請求項1に記載の分布定数線路のフィールドスルー構造を用いたことを特徴とするパッケージ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23402098A JP3721796B2 (ja) | 1998-08-20 | 1998-08-20 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23402098A JP3721796B2 (ja) | 1998-08-20 | 1998-08-20 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068713A JP2000068713A (ja) | 2000-03-03 |
JP3721796B2 true JP3721796B2 (ja) | 2005-11-30 |
Family
ID=16964310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23402098A Expired - Fee Related JP3721796B2 (ja) | 1998-08-20 | 1998-08-20 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3721796B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4616968B2 (ja) * | 2000-06-05 | 2011-01-19 | 新日本無線株式会社 | インターポーザを使用した高周波用半導体装置 |
JP4349827B2 (ja) * | 2003-01-15 | 2009-10-21 | 京セラ株式会社 | 配線基板 |
JP5194440B2 (ja) | 2006-11-24 | 2013-05-08 | 日本電気株式会社 | プリント配線基板 |
JP4745943B2 (ja) * | 2006-11-30 | 2011-08-10 | 京セラ株式会社 | 電子回路、送信器、受信器、送受信器 |
WO2014002766A1 (ja) * | 2012-06-29 | 2014-01-03 | 株式会社村田製作所 | 高周波信号線路 |
CN204271225U (zh) * | 2012-06-29 | 2015-04-15 | 株式会社村田制作所 | 高频信号线路 |
JP6054449B2 (ja) * | 2015-03-18 | 2016-12-27 | Nttエレクトロニクス株式会社 | 半導体ic用パッケージ、マザーボード及び電気信号処理装置 |
CN111788736B (zh) * | 2018-04-25 | 2021-12-10 | 株式会社村田制作所 | 毫米波模块以及毫米波模块的制造方法 |
CN112005430B (zh) * | 2018-04-25 | 2022-01-18 | 株式会社村田制作所 | 毫米波模块 |
-
1998
- 1998-08-20 JP JP23402098A patent/JP3721796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000068713A (ja) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7193490B2 (en) | High frequency transmission line and high frequency board | |
US7564695B2 (en) | Circuit connection structure and printed circuit board | |
JP4722614B2 (ja) | 方向性結合器及び180°ハイブリッドカプラ | |
US7193324B2 (en) | Circuit structure of package substrate | |
KR20140124155A (ko) | 광대역 특성을 가지는 평면형 rf 크로스오버 구조 | |
JP3721796B2 (ja) | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 | |
US6492886B1 (en) | Laminated filter, duplexer, and mobile communication apparatus using the same | |
US4809356A (en) | Three-way power splitter using directional couplers | |
JP2004363975A (ja) | 高周波回路 | |
JP3303226B2 (ja) | フリップチップ実装構造 | |
JP2000068715A (ja) | マイクロストリップ線路とコプレーナ線路の変換器およびそれを用いたパッケージ基板 | |
JP3700439B2 (ja) | パッケージ基板およびそれを用いた電子装置 | |
EP1495513B1 (de) | Elektrisches anpassungsnetzwerk mit einer transformationsleitung | |
KR980013464A (ko) | 다층 구조의 초고주파 전송회로 | |
JP2012090207A (ja) | コプレーナ線路のエアブリッジ構造 | |
US20090002101A1 (en) | High-pass filter | |
US7064625B2 (en) | Transmission line structures | |
JP6937965B2 (ja) | 高周波回路及び通信モジュール | |
JP2737678B2 (ja) | スロットライン型シングルバランスミキサ | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP2002064310A (ja) | マイクロ波・ミリ波装置 | |
JPH01256801A (ja) | マイクロトリップ線路の接続方法 | |
JPH07240483A (ja) | 高周波半導体装置のパッケージ | |
JPH11261302A (ja) | 接続電極構造およびそれを用いた電子装置 | |
JPH0685511A (ja) | 広帯域結合回路の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |