JP3721796B2 - 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 - Google Patents
分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 Download PDFInfo
- Publication number
- JP3721796B2 JP3721796B2 JP23402098A JP23402098A JP3721796B2 JP 3721796 B2 JP3721796 B2 JP 3721796B2 JP 23402098 A JP23402098 A JP 23402098A JP 23402098 A JP23402098 A JP 23402098A JP 3721796 B2 JP3721796 B2 JP 3721796B2
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- constant line
- line
- ground electrode
- distributed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板、特に高周波の信号を使用する通信機器に用いられる分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板に関する。
【０００２】
【従来の技術】
近年の通信機器の小型化や使用周波数の高周波化にともなって、パッケージ基板に設けられた信号入出力用の分布定数線路の不整合が電子装置の高周波特性を劣化させる可能性が高くなってきていて、分布定数線路の不整合の改善が必要となってきている。
【０００３】
図９に、従来の電子装置用のパッケージ基板における、分布定数線路のフィードスルー構造を示す。図９に示した分布定数線路のフィードスルー構造１において、基板２の一方主面２ａにはストリップ状の第１の分布定数線路３が形成され、その周囲にはギャップｇ１およびｇ２を介して近接して第１の接地電極４が形成されている。また、基板２の他方主面２ｂにはストリップ状の第２の分布定数線路５が形成され、その周囲にはギャップｇ３およびｇ４を介して近接して第２の接地電極６が形成されている。ここで、ギャップｇ１は第１の分布定数線路３の側縁方向における第１の接地電極４との間のギャップを、ギャップｇ２は第１の分布定数線路３の長手方向における第１の接地電極４との間のギャップを示している。また、ギャップｇ３は第２の分布定数線路５の側縁方向における第２の接地電極６との間のギャップを、ギャップｇ４は第２の分布定数線路５の長手方向における第２の接地電極６との間のギャップを示している。そして、第１の分布定数線路３と第２の分布定数線路５は、その一端同士が互いに対向して形成され、第１のビアホール７で接続されている。
【０００４】
ここで、第１の分布定数線路３は、第１の接地電極４との関係で見ればコプレーナ線路（コプレーナウェーブガイド）となり、第２の接地電極６との関係で見ればマイクロストリップ線路となる。また、分布定数線路５も同様に、第２の接地電極６との関係で見ればコプレーナ線路となり、第１の接地電極４との関係で見ればマイクロストリップ線路となる。
【０００５】
【発明が解決しようとする課題】
図１０に、図９に示した分布定数線路のフィードスルー構造のＡ−Ａ断面図を示す。図１０において、第１の分布定数線路３から第１のビアホール７を経由して第２の分布定数線路５までを、ｓ１、ｓ２、ｓ３の３つの領域に分けている。ここで、ｓ１は第１の分布定数線路３のみの部分を、ｓ２は基板２の一方主面２ａ側と他方主面２ｂ側を接続するフィードスルー部分を、ｓ３は第２の分布定数線路５のみの部分を示している。
【０００６】
図１１に、図９に示した分布定数線路のフィードスルー構造１の等価回路を、第１の分布定数線路３から第１のビアホール７を経由して第２の分布定数線路５までを、ｓ１、ｓ２、ｓ３の３つの領域に分けて示す。図１１において、ｚ１は第１の分布定数線路３を、ｚ２は第２の分布定数線路５を示している。また、Ｌは第１のビアホール７のインダクタンス成分を、Ｃ２は第１の分布定数線路３と第１の接地電極４との間のギャップｇ２に形成された浮遊容量を、Ｃ４は第２の分布定数線路５と第２の接地電極６との間のギャップｇ４に形成された浮遊容量を示している。
【０００７】
このように、分布定数線路のフィードスルー構造１においては、第１のビアホール７の部分が比較的大きなインダクタンス成分Ｌとなり、さらにその両端において浮遊容量Ｃ２、Ｃ４を有するため、たとえ第１の分布定数線路３と第２の分布定数線路５を同じ特性インピーダンスに設定してあっても、フィードスルー部分を含む伝送線路全体に不整合が生じてしまうという問題がある。そして、この分布定数線路のフィードスルー構造の不整合は、この構造を用いたパッケージ基板の高周波特性を劣化させ、ひいてはそのパッケージ基板を用いた電子装置の高周波特性を劣化させる原因になるという問題がある。
【０００８】
本発明は上記の問題点を解決することを目的とするもので、不整合の生じにくい分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板を提供する。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の分布定数線路のフィードスルー構造は、基板の一方主面に第１の分布定数線路を形成し、前記基板の他方主面に第２の分布定数線路を形成し、前記第１の分布定数線路の一端と前記第２の分布定数線路の一端を互いに対向して形成して第１のビアホールで接続し、前記第１の分布定数線路の一端に近接して第１の接地電極を形成し、前記第２の分布定数線路の一端に近接して第２の接地電極を形成し、前記第１のビアホールに近接して前記第１の接地電極と前記第２の接地電極を接続する第２のビアホールを設け、前記第１の分布定数線路の側縁と前記第１の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、前記基板の一方主面に形成した第１の分布定数線路と対向する前記基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けたことを特徴とする。
【００１０】
また、本発明のパッケージ基板は、上記の分布定数線路のフィードスルー構造を用いたことを特徴とする。
【００１１】
このように構成することにより、本発明の分布定数線路のフィードスルー構造によれば、フィードスルー部分を含む伝送線路全体の不整合を小さくすることができる。
【００１２】
また、本発明のパッケージ基板によれば、高周波特性の劣化を防止し、ひいてはこれを用いた電子装置の高周波特性の劣化を防止することができる。
【００１３】
【発明の実施の形態】
図１に、本発明の分布定数線路のフィードスルー構造の一参考例を示す。図１において、図９と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００１４】
図１に示した分布定数線路のフィードスルー構造１０において、第１のビアホール７に近接して、第１の接地電極４と第２の接地電極６を接続する第２のビアホール１１および１２が設けられている。
【００１５】
ここで、図２に、図１に示した分布定数線路のフィードスルー構造１０のＢ−Ｂ断面図を示す。図２において、Ｃ１１は第１のビアホール７と第２のビアホール１１との間に分布的に形成される容量を、Ｃ１２は第１のビアホール７と第２のビアホール１２との間に分布的に形成される容量を示している。これより、分布定数線路のフィードスルー構造１０においては、第１のビアホール７は、図１１に示したような単なる集中定数的なインダクタンスではなく、第１のビアホール７を主線路とし、第２のビアホール１１、１２を接地電極とする分布定数線路とみなせることが分かる。
【００１６】
図３に、分布定数線路のフィードスルー構造１０の等価回路を示す。
図３において、図１１と同一の部分には同じ記号を付し、その説明を省略する。
図３において、図１１でインダクタンス成分Ｌとなっていた部分が第１のビアホールを主線路とし、第２のビアホール１１、１２を接地電極とした分布定数線路ｚ３に置き換わっている。
【００１７】
このように、第１のビアホール７に近接して、第１のビアホール７に対して分布的な接地電極となる第２のビアホール１１、１２を設けることにより、第１のビアホール７と第２のビアホール１１、１２をまとめて積極的に分布定数線路ｚ３とみなすことができる。しかも、分布的な容量Ｃ１１およびＣ１２によって、分布定数線路ｚ３の集中定数的なインダクタンス成分が、図１０ないし図１２に示した従来の分布定数線路のフィードスルー構造１に比べて相対的に低下する。これによってフィードスルー部分ｓ２を含む伝送線路全体の不整合を小さくすることができる。特に、分布定数線路ｚ３の特性インピーダンスが第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスと同じ値になるように設定すると、分布定数線路ｚ３の集中定数的なインダクタンス成分はなくなり、不整合の要因は浮遊容量Ｃ２とＣ４のみになるため、フィードスルー部分を含む伝送線路全体の不整合をさらに小さくすることができる。
【００１８】
また、第１のビアホール７を主線路とし、第２のビアホール１１、１２を接地電極とする分布定数線路ｚ３の特性インピーダンスを、第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスよりも少し高く設定してもよい。その場合には、分布定数線路ｚ３の集中定数的なインダクタンス成分が少し残るが、これが特定の周波数範囲において比較的小さな浮遊容量であるＣ２およびＣ４と相殺し合い、分布定数線路ｚ３の特性インピーダンスを第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスと同じにした場合よりもさらにフィードスルー部分の不整合を小さくすることができる。
【００１９】
図４に、分布定数線路のフィードスルー構造の反射損失を示す。
図４において、ｘ１は図９に示した従来の分布定数線路のフィードスルー構造１の反射損失を示している。また、ｘ２は分布定数線路ｚ３の特性インピーダンスを、第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスと同じにした場合の分布定数線路のフィードスルー構造１０の反射損失を示している。
そして、ｘ３は分布定数線路ｚ３の特性インピーダンスを第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスよりも少し高く設定した場合の、分布定数線路１０のフィードスルー構造の反射損失を示している。ここで、反射損失は大きい方（図４では下の方）が不整合が少ないことを意味している。
【００２０】
図４より、従来の分布定数線路のフィードスルー構造１の反射損失ｘ１より、本発明の分布定数線路のフィードスルー構造１０の反射損失ｘ２の方が高い周波数まで大きい反射損失を得られることがわかる。そして、特に分布定数線路ｚ３の特性インピーダンスを、第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスよりも少し高く設定した場合の分布定数線路のフィードスルー構造１０の反射損失ｘ３の方がさらに大きい反射損失を得ることができることがわかる。
【００２１】
なお、図１においては第１のビアホールの数を１つとしたが、これは１つに限られるものではなく、対向して形成された第１の分布定数線路３および第２の分布定数線路４の一端同士の間で２つ以上形成しても構わないものである。また、第２のビアホールの数も２つに限られるものではなく、フィードスルー部分の特性インピーダンスの目標とする値に応じて、１つであっても、３つ以上であっても構わないものである。また、第１のビアホールと第２のビアホールとの間隔も、同じくフィードスルー部分の特性インピーダンスの目標とする値に応じて、自由に決定されるものである。
【００２２】
図５に、本発明の分布定数線路のフィードスルー構造の一実施例を示す。また、図６にその平面図を示す。図５および図６において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２３】
図５および図６に示した分布定数線路のフィードスルー構造２０において、基板２の一方主面２ａの、第１の分布定数線路３の側縁と第１の接地電極４との間のギャップｇ５は、第１の分布定数線路３の一端から他端の方向、すなわち領域ｓ２から領域ｓ１の方に向かって、領域ｓ２から領域ｓ１にかかる一部でテーパー状に広がって形成されている。ここで、ギャップｇ５がテーパー状に広がっている部分を領域ｓ４とする。また、基板２の他方主面２ｂの、第２の分布定数線路５の端部と第２の接地電極６との間のギャップｇ６は、領域ｓ４の範囲内で略３角形状に形成されている。
【００２４】
ここで、第１の分布定数線路３は、領域ｓ１においてはほとんどの容量が第２の接地電極６との間に形成されるため、近接して第１の接地電極４があるにもかかわらず、ほぼマイクロストリップ線路として動作する。一方、領域ｓ２においては、第１の接地電極４が近接して形成されており、かつ、対向する面に第２の接地電極６が形成されていないために、第１の分布定数線路３はほぼコプレーナ線路として動作する。
【００２５】
そして、領域ｓ４においては、領域ｓ１の方に向って第１の分布定数線路３と第１の接地電極４との間隔が徐々に大きくなり、かつ、対向する面に第２の接地電極６が徐々に形成されてきているため、コプレーナ線路とマイクロストリップ線路の両方の特性が混在しながら、一方からもう一方へとスムーズに変化している。これによって、フィードスルー部分だけでなく、コプレーナ線路とマイクロストリップ線路の変換部分における不整合も小さくすることができる。
【００２６】
このように、分布定数線路のフィードスルー構造２０においては、領域ｓ４を設けることによって、フィードスルー部分を含めた全体の特性インピーダンスの不整合をさらに小さくすることができる。
【００２７】
ところで、図１に示した分布定数線路のフィードスルー構造１０を具体的な誘電体基板で実現する場合に、たとえば基体として厚さ０．５ｍｍのアルミナ基板を用い、裏面にグランド電極を形成した厚さ０．８ｍｍのガラスエポキシ基板に搭載することを考えると、特性インピーダンスを５０Ωに設計した第１の分布定数線路３の幅は約３５０μｍとなる。そのため、このような分布定数線路のフィードスルー構造１０を用いたパッケージ基板において、別の実装基板に搭載するための半田ランドは、特性インピーダンスの不整合を避けるためには第１の分布定数線路３の幅と同じ３５０μｍとする必要がある。しかしながら、３５０μｍ幅の半田ランドでは、パッケージ基板と実装基板との間の十分な接着強度が得られないという問題がある。
【００２８】
この問題を解決する方法として、図７に、本発明の分布定数線路のフィードスルー構造の別の実施例を示す。また、図８にその平面図を示す。図７および図８において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２９】
図７および図８に示した分布定数線路のフィードスルー構造３０において、基板２の一方主面２ａの、第１の分布定数線路３１は、フィードスルー部分から基板２の端部に達するまでの間に、その幅がテーパー状に広がる領域を有している。この、第１の分布定数線路３１の幅がテーパー状に広がっている領域を領域ｓ５とし、第１の分布定数線路３１の幅が広がった後の領域を領域ｓ６とする。そして、基板２の一方主面２ａの、第１の分布定数線路３１の側縁と第１の接地電極４との間のギャップｇ７は、領域ｓ５において、第１の分布定数線路３１の一端から他端の方向、すなわち領域ｓ１から領域ｓ６の方に向かって、テーパー状に広がって形成されている。そのため、第１の分布定数線路３１の側縁と第１の接地電極４との間のギャップｇ７は、領域ｓ１においてよりも領域ｓ６において大きくなっている。さらに、基板２の他方主面２ｂの、第１の分布定数線路３１と対向する位置には、領域ｓ５の範囲においてテーパー状に広がり、領域ｓ６において一定の幅となっている電極削除部３２が形成されている。
【００３０】
ここで、第１の分布定数線路３１は、領域ｓ１においてはほとんどの容量が第２の接地電極６との間に形成されるため、近接して第１の接地電極４があるにもかかわらず、ほぼマイクロストリップ線路として動作する。一方、領域ｓ６においては、対向する面の電極削除部３２のために、言い換えれば第２の接地電極６が形成されていないために、第１の分布定数線路３１はほぼコプレーナ線路として動作する。しかも、領域ｓ６においては、領域ｓ１に比べて第１の分布定数線路３１の幅が広がっているにもかかわらず、ギャップｇ７も大きくなっているため、第１の分布定数線路３１の特性インピーダンスは領域ｓ１と同じ値となっている。
【００３１】
そして、領域ｓ５においては、領域ｓ６の方に向って第１の分布定数線路３１と第１の接地電極４との間隔が徐々に大きくなり、かつ、対向する面に電極削除部３２がテーパー状に徐々に形成されてきているため、第１の分布定数線路３１はマイクロストリップ線路とコプレーナ線路の両方の特性が混在しながら、しかも特性インピーダンスを一定に保ったまま、一方からもう一方へとスムーズに変化している。これによって、第１の分布定数線路３１の幅を変化させ、しかもマイクロストリップ線路からコプレーナ線路へと変換させているにもかかわらず、変換部における不整合を小さくすることができる。
【００３２】
このように、分布定数線路のフィードスルー構造３０においては、領域ｓ５と領域ｓ６を設けることによって、フィードスルー部分を含めた全体の特性インピーダンスの不整合を大きくすることなく第１の分布定数線路３１の幅を広くすることができ、これによってパッケージ基板の半田ランドの幅を広くして、十分な接着強度が得られるようにすることができる。
【００３３】
ここで、図５、あるいは、図７に示した分布定数線路のフィードスルー構造を用いてパッケージ基板を構成することができる。このようにパッケージ基板を構成することにより、第１の分布定数線路と第２の分布定数線路との間のフィードスルー部の不整合が小さくなるため、パッケージ基板の高周波特性の劣化を防止し、ひいてはこれを用いた電子装置の高周波特性の劣化を防止することができる。
【００３４】
【発明の効果】
本発明の分布定数線路のフィードスルー構造によれば、基板の一方主面に第１の分布定数線路を形成し、前記基板の他方主面に第２の分布定数線路を形成し、前記第１の分布定数線路の一端と前記第２の分布定数線路の一端を互いに対向して形成して第１のビアホールで接続し、前記第１の分布定数線路の一端に近接して第１の接地電極を形成し、前記第２の分布定数線路の一端に近接して第２の接地電極を形成し、前記第１のビアホールに近接して前記第１の接地電極と前記第２の接地電極を接続する第２のビアホールを設け、前記第１の分布定数線路の側縁と前記第１の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、基板の一方主面に形成した第１の分布定数線路と対向する基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けることによって、フィードスルー部分を含む伝送線路全体の不整合をさらに小さくすることができる。
【００３９】
また、本発明のパッケージ基板によれば、本発明の分布定数線路のフィードスルー構造を用いることによって、これを用いた電子装置の高周波特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】 本発明の分布定数線路のフィードスルー構造の一参考例を示す透視斜視図である。
【図２】 図１の分布定数線路のフィードスルー構造のＢ−Ｂ断面図である。
【図３】 図１の分布定数線路のフィードスルー構造の等価回路である。
【図４】 図１の分布定数線路のフィードスルー構造の反射損失を示す図である。
【図５】 本発明の分布定数線路のフィードスルー構造の一実施例を示す透視斜視図である。
【図６】 図５の分布定数線路のフィードスルー構造の平面図である。
【図７】 本発明の分布定数線路のフィードスルー構造の別の実施例を示す透視斜視図である。
【図８】 図７の分布定数線路のフィードスルー構造の平面図である。
【図９】 従来の分布定数線路のフィードスルー構造を示す透視斜視図である。
【図１０】 図９の分布定数線路のフィードスルー構造のＡ−Ａ断面図である。
【図１１】 図９の分布定数線路のフィードスルー構造の等価回路である。
【符号の説明】
２…基板
２ａ…一方主面
２ｂ…他方主面
３、３１…第１の分布定数線路
４…第１の接地電極
５…第２の分布定数線路
６…第２の接地電極
７…第１のビアホール
１０、２０、３０…分布定数線路のフィードスルー構造
１１、１２…第２のビアホール
ｇ１、ｇ２、ｇ３、ｇ４、ｇ５、ｇ６、ｇ７…ギャップ
ｓ１、ｓ２、ｓ３、ｓ４、ｓ５、ｓ６…分布定数線路の領域
４０…パッケージ基板
【発明の属する技術分野】
本発明は、分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板、特に高周波の信号を使用する通信機器に用いられる分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板に関する。
【０００２】
【従来の技術】
近年の通信機器の小型化や使用周波数の高周波化にともなって、パッケージ基板に設けられた信号入出力用の分布定数線路の不整合が電子装置の高周波特性を劣化させる可能性が高くなってきていて、分布定数線路の不整合の改善が必要となってきている。
【０００３】
図９に、従来の電子装置用のパッケージ基板における、分布定数線路のフィードスルー構造を示す。図９に示した分布定数線路のフィードスルー構造１において、基板２の一方主面２ａにはストリップ状の第１の分布定数線路３が形成され、その周囲にはギャップｇ１およびｇ２を介して近接して第１の接地電極４が形成されている。また、基板２の他方主面２ｂにはストリップ状の第２の分布定数線路５が形成され、その周囲にはギャップｇ３およびｇ４を介して近接して第２の接地電極６が形成されている。ここで、ギャップｇ１は第１の分布定数線路３の側縁方向における第１の接地電極４との間のギャップを、ギャップｇ２は第１の分布定数線路３の長手方向における第１の接地電極４との間のギャップを示している。また、ギャップｇ３は第２の分布定数線路５の側縁方向における第２の接地電極６との間のギャップを、ギャップｇ４は第２の分布定数線路５の長手方向における第２の接地電極６との間のギャップを示している。そして、第１の分布定数線路３と第２の分布定数線路５は、その一端同士が互いに対向して形成され、第１のビアホール７で接続されている。
【０００４】
ここで、第１の分布定数線路３は、第１の接地電極４との関係で見ればコプレーナ線路（コプレーナウェーブガイド）となり、第２の接地電極６との関係で見ればマイクロストリップ線路となる。また、分布定数線路５も同様に、第２の接地電極６との関係で見ればコプレーナ線路となり、第１の接地電極４との関係で見ればマイクロストリップ線路となる。
【０００５】
【発明が解決しようとする課題】
図１０に、図９に示した分布定数線路のフィードスルー構造のＡ−Ａ断面図を示す。図１０において、第１の分布定数線路３から第１のビアホール７を経由して第２の分布定数線路５までを、ｓ１、ｓ２、ｓ３の３つの領域に分けている。ここで、ｓ１は第１の分布定数線路３のみの部分を、ｓ２は基板２の一方主面２ａ側と他方主面２ｂ側を接続するフィードスルー部分を、ｓ３は第２の分布定数線路５のみの部分を示している。
【０００６】
図１１に、図９に示した分布定数線路のフィードスルー構造１の等価回路を、第１の分布定数線路３から第１のビアホール７を経由して第２の分布定数線路５までを、ｓ１、ｓ２、ｓ３の３つの領域に分けて示す。図１１において、ｚ１は第１の分布定数線路３を、ｚ２は第２の分布定数線路５を示している。また、Ｌは第１のビアホール７のインダクタンス成分を、Ｃ２は第１の分布定数線路３と第１の接地電極４との間のギャップｇ２に形成された浮遊容量を、Ｃ４は第２の分布定数線路５と第２の接地電極６との間のギャップｇ４に形成された浮遊容量を示している。
【０００７】
このように、分布定数線路のフィードスルー構造１においては、第１のビアホール７の部分が比較的大きなインダクタンス成分Ｌとなり、さらにその両端において浮遊容量Ｃ２、Ｃ４を有するため、たとえ第１の分布定数線路３と第２の分布定数線路５を同じ特性インピーダンスに設定してあっても、フィードスルー部分を含む伝送線路全体に不整合が生じてしまうという問題がある。そして、この分布定数線路のフィードスルー構造の不整合は、この構造を用いたパッケージ基板の高周波特性を劣化させ、ひいてはそのパッケージ基板を用いた電子装置の高周波特性を劣化させる原因になるという問題がある。
【０００８】
本発明は上記の問題点を解決することを目的とするもので、不整合の生じにくい分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板を提供する。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の分布定数線路のフィードスルー構造は、基板の一方主面に第１の分布定数線路を形成し、前記基板の他方主面に第２の分布定数線路を形成し、前記第１の分布定数線路の一端と前記第２の分布定数線路の一端を互いに対向して形成して第１のビアホールで接続し、前記第１の分布定数線路の一端に近接して第１の接地電極を形成し、前記第２の分布定数線路の一端に近接して第２の接地電極を形成し、前記第１のビアホールに近接して前記第１の接地電極と前記第２の接地電極を接続する第２のビアホールを設け、前記第１の分布定数線路の側縁と前記第１の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、前記基板の一方主面に形成した第１の分布定数線路と対向する前記基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けたことを特徴とする。
【００１０】
また、本発明のパッケージ基板は、上記の分布定数線路のフィードスルー構造を用いたことを特徴とする。
【００１１】
このように構成することにより、本発明の分布定数線路のフィードスルー構造によれば、フィードスルー部分を含む伝送線路全体の不整合を小さくすることができる。
【００１２】
また、本発明のパッケージ基板によれば、高周波特性の劣化を防止し、ひいてはこれを用いた電子装置の高周波特性の劣化を防止することができる。
【００１３】
【発明の実施の形態】
図１に、本発明の分布定数線路のフィードスルー構造の一参考例を示す。図１において、図９と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００１４】
図１に示した分布定数線路のフィードスルー構造１０において、第１のビアホール７に近接して、第１の接地電極４と第２の接地電極６を接続する第２のビアホール１１および１２が設けられている。
【００１５】
ここで、図２に、図１に示した分布定数線路のフィードスルー構造１０のＢ−Ｂ断面図を示す。図２において、Ｃ１１は第１のビアホール７と第２のビアホール１１との間に分布的に形成される容量を、Ｃ１２は第１のビアホール７と第２のビアホール１２との間に分布的に形成される容量を示している。これより、分布定数線路のフィードスルー構造１０においては、第１のビアホール７は、図１１に示したような単なる集中定数的なインダクタンスではなく、第１のビアホール７を主線路とし、第２のビアホール１１、１２を接地電極とする分布定数線路とみなせることが分かる。
【００１６】
図３に、分布定数線路のフィードスルー構造１０の等価回路を示す。
図３において、図１１と同一の部分には同じ記号を付し、その説明を省略する。
図３において、図１１でインダクタンス成分Ｌとなっていた部分が第１のビアホールを主線路とし、第２のビアホール１１、１２を接地電極とした分布定数線路ｚ３に置き換わっている。
【００１７】
このように、第１のビアホール７に近接して、第１のビアホール７に対して分布的な接地電極となる第２のビアホール１１、１２を設けることにより、第１のビアホール７と第２のビアホール１１、１２をまとめて積極的に分布定数線路ｚ３とみなすことができる。しかも、分布的な容量Ｃ１１およびＣ１２によって、分布定数線路ｚ３の集中定数的なインダクタンス成分が、図１０ないし図１２に示した従来の分布定数線路のフィードスルー構造１に比べて相対的に低下する。これによってフィードスルー部分ｓ２を含む伝送線路全体の不整合を小さくすることができる。特に、分布定数線路ｚ３の特性インピーダンスが第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスと同じ値になるように設定すると、分布定数線路ｚ３の集中定数的なインダクタンス成分はなくなり、不整合の要因は浮遊容量Ｃ２とＣ４のみになるため、フィードスルー部分を含む伝送線路全体の不整合をさらに小さくすることができる。
【００１８】
また、第１のビアホール７を主線路とし、第２のビアホール１１、１２を接地電極とする分布定数線路ｚ３の特性インピーダンスを、第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスよりも少し高く設定してもよい。その場合には、分布定数線路ｚ３の集中定数的なインダクタンス成分が少し残るが、これが特定の周波数範囲において比較的小さな浮遊容量であるＣ２およびＣ４と相殺し合い、分布定数線路ｚ３の特性インピーダンスを第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスと同じにした場合よりもさらにフィードスルー部分の不整合を小さくすることができる。
【００１９】
図４に、分布定数線路のフィードスルー構造の反射損失を示す。
図４において、ｘ１は図９に示した従来の分布定数線路のフィードスルー構造１の反射損失を示している。また、ｘ２は分布定数線路ｚ３の特性インピーダンスを、第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスと同じにした場合の分布定数線路のフィードスルー構造１０の反射損失を示している。
そして、ｘ３は分布定数線路ｚ３の特性インピーダンスを第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスよりも少し高く設定した場合の、分布定数線路１０のフィードスルー構造の反射損失を示している。ここで、反射損失は大きい方（図４では下の方）が不整合が少ないことを意味している。
【００２０】
図４より、従来の分布定数線路のフィードスルー構造１の反射損失ｘ１より、本発明の分布定数線路のフィードスルー構造１０の反射損失ｘ２の方が高い周波数まで大きい反射損失を得られることがわかる。そして、特に分布定数線路ｚ３の特性インピーダンスを、第１の分布定数線路３や第２の分布定数線路５の特性インピーダンスよりも少し高く設定した場合の分布定数線路のフィードスルー構造１０の反射損失ｘ３の方がさらに大きい反射損失を得ることができることがわかる。
【００２１】
なお、図１においては第１のビアホールの数を１つとしたが、これは１つに限られるものではなく、対向して形成された第１の分布定数線路３および第２の分布定数線路４の一端同士の間で２つ以上形成しても構わないものである。また、第２のビアホールの数も２つに限られるものではなく、フィードスルー部分の特性インピーダンスの目標とする値に応じて、１つであっても、３つ以上であっても構わないものである。また、第１のビアホールと第２のビアホールとの間隔も、同じくフィードスルー部分の特性インピーダンスの目標とする値に応じて、自由に決定されるものである。
【００２２】
図５に、本発明の分布定数線路のフィードスルー構造の一実施例を示す。また、図６にその平面図を示す。図５および図６において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２３】
図５および図６に示した分布定数線路のフィードスルー構造２０において、基板２の一方主面２ａの、第１の分布定数線路３の側縁と第１の接地電極４との間のギャップｇ５は、第１の分布定数線路３の一端から他端の方向、すなわち領域ｓ２から領域ｓ１の方に向かって、領域ｓ２から領域ｓ１にかかる一部でテーパー状に広がって形成されている。ここで、ギャップｇ５がテーパー状に広がっている部分を領域ｓ４とする。また、基板２の他方主面２ｂの、第２の分布定数線路５の端部と第２の接地電極６との間のギャップｇ６は、領域ｓ４の範囲内で略３角形状に形成されている。
【００２４】
ここで、第１の分布定数線路３は、領域ｓ１においてはほとんどの容量が第２の接地電極６との間に形成されるため、近接して第１の接地電極４があるにもかかわらず、ほぼマイクロストリップ線路として動作する。一方、領域ｓ２においては、第１の接地電極４が近接して形成されており、かつ、対向する面に第２の接地電極６が形成されていないために、第１の分布定数線路３はほぼコプレーナ線路として動作する。
【００２５】
そして、領域ｓ４においては、領域ｓ１の方に向って第１の分布定数線路３と第１の接地電極４との間隔が徐々に大きくなり、かつ、対向する面に第２の接地電極６が徐々に形成されてきているため、コプレーナ線路とマイクロストリップ線路の両方の特性が混在しながら、一方からもう一方へとスムーズに変化している。これによって、フィードスルー部分だけでなく、コプレーナ線路とマイクロストリップ線路の変換部分における不整合も小さくすることができる。
【００２６】
このように、分布定数線路のフィードスルー構造２０においては、領域ｓ４を設けることによって、フィードスルー部分を含めた全体の特性インピーダンスの不整合をさらに小さくすることができる。
【００２７】
ところで、図１に示した分布定数線路のフィードスルー構造１０を具体的な誘電体基板で実現する場合に、たとえば基体として厚さ０．５ｍｍのアルミナ基板を用い、裏面にグランド電極を形成した厚さ０．８ｍｍのガラスエポキシ基板に搭載することを考えると、特性インピーダンスを５０Ωに設計した第１の分布定数線路３の幅は約３５０μｍとなる。そのため、このような分布定数線路のフィードスルー構造１０を用いたパッケージ基板において、別の実装基板に搭載するための半田ランドは、特性インピーダンスの不整合を避けるためには第１の分布定数線路３の幅と同じ３５０μｍとする必要がある。しかしながら、３５０μｍ幅の半田ランドでは、パッケージ基板と実装基板との間の十分な接着強度が得られないという問題がある。
【００２８】
この問題を解決する方法として、図７に、本発明の分布定数線路のフィードスルー構造の別の実施例を示す。また、図８にその平面図を示す。図７および図８において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２９】
図７および図８に示した分布定数線路のフィードスルー構造３０において、基板２の一方主面２ａの、第１の分布定数線路３１は、フィードスルー部分から基板２の端部に達するまでの間に、その幅がテーパー状に広がる領域を有している。この、第１の分布定数線路３１の幅がテーパー状に広がっている領域を領域ｓ５とし、第１の分布定数線路３１の幅が広がった後の領域を領域ｓ６とする。そして、基板２の一方主面２ａの、第１の分布定数線路３１の側縁と第１の接地電極４との間のギャップｇ７は、領域ｓ５において、第１の分布定数線路３１の一端から他端の方向、すなわち領域ｓ１から領域ｓ６の方に向かって、テーパー状に広がって形成されている。そのため、第１の分布定数線路３１の側縁と第１の接地電極４との間のギャップｇ７は、領域ｓ１においてよりも領域ｓ６において大きくなっている。さらに、基板２の他方主面２ｂの、第１の分布定数線路３１と対向する位置には、領域ｓ５の範囲においてテーパー状に広がり、領域ｓ６において一定の幅となっている電極削除部３２が形成されている。
【００３０】
ここで、第１の分布定数線路３１は、領域ｓ１においてはほとんどの容量が第２の接地電極６との間に形成されるため、近接して第１の接地電極４があるにもかかわらず、ほぼマイクロストリップ線路として動作する。一方、領域ｓ６においては、対向する面の電極削除部３２のために、言い換えれば第２の接地電極６が形成されていないために、第１の分布定数線路３１はほぼコプレーナ線路として動作する。しかも、領域ｓ６においては、領域ｓ１に比べて第１の分布定数線路３１の幅が広がっているにもかかわらず、ギャップｇ７も大きくなっているため、第１の分布定数線路３１の特性インピーダンスは領域ｓ１と同じ値となっている。
【００３１】
そして、領域ｓ５においては、領域ｓ６の方に向って第１の分布定数線路３１と第１の接地電極４との間隔が徐々に大きくなり、かつ、対向する面に電極削除部３２がテーパー状に徐々に形成されてきているため、第１の分布定数線路３１はマイクロストリップ線路とコプレーナ線路の両方の特性が混在しながら、しかも特性インピーダンスを一定に保ったまま、一方からもう一方へとスムーズに変化している。これによって、第１の分布定数線路３１の幅を変化させ、しかもマイクロストリップ線路からコプレーナ線路へと変換させているにもかかわらず、変換部における不整合を小さくすることができる。
【００３２】
このように、分布定数線路のフィードスルー構造３０においては、領域ｓ５と領域ｓ６を設けることによって、フィードスルー部分を含めた全体の特性インピーダンスの不整合を大きくすることなく第１の分布定数線路３１の幅を広くすることができ、これによってパッケージ基板の半田ランドの幅を広くして、十分な接着強度が得られるようにすることができる。
【００３３】
ここで、図５、あるいは、図７に示した分布定数線路のフィードスルー構造を用いてパッケージ基板を構成することができる。このようにパッケージ基板を構成することにより、第１の分布定数線路と第２の分布定数線路との間のフィードスルー部の不整合が小さくなるため、パッケージ基板の高周波特性の劣化を防止し、ひいてはこれを用いた電子装置の高周波特性の劣化を防止することができる。
【００３４】
【発明の効果】
本発明の分布定数線路のフィードスルー構造によれば、基板の一方主面に第１の分布定数線路を形成し、前記基板の他方主面に第２の分布定数線路を形成し、前記第１の分布定数線路の一端と前記第２の分布定数線路の一端を互いに対向して形成して第１のビアホールで接続し、前記第１の分布定数線路の一端に近接して第１の接地電極を形成し、前記第２の分布定数線路の一端に近接して第２の接地電極を形成し、前記第１のビアホールに近接して前記第１の接地電極と前記第２の接地電極を接続する第２のビアホールを設け、前記第１の分布定数線路の側縁と前記第１の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、基板の一方主面に形成した第１の分布定数線路と対向する基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けることによって、フィードスルー部分を含む伝送線路全体の不整合をさらに小さくすることができる。
【００３９】
また、本発明のパッケージ基板によれば、本発明の分布定数線路のフィードスルー構造を用いることによって、これを用いた電子装置の高周波特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】 本発明の分布定数線路のフィードスルー構造の一参考例を示す透視斜視図である。
【図２】 図１の分布定数線路のフィードスルー構造のＢ−Ｂ断面図である。
【図３】 図１の分布定数線路のフィードスルー構造の等価回路である。
【図４】 図１の分布定数線路のフィードスルー構造の反射損失を示す図である。
【図５】 本発明の分布定数線路のフィードスルー構造の一実施例を示す透視斜視図である。
【図６】 図５の分布定数線路のフィードスルー構造の平面図である。
【図７】 本発明の分布定数線路のフィードスルー構造の別の実施例を示す透視斜視図である。
【図８】 図７の分布定数線路のフィードスルー構造の平面図である。
【図９】 従来の分布定数線路のフィードスルー構造を示す透視斜視図である。
【図１０】 図９の分布定数線路のフィードスルー構造のＡ−Ａ断面図である。
【図１１】 図９の分布定数線路のフィードスルー構造の等価回路である。
【符号の説明】
２…基板
２ａ…一方主面
２ｂ…他方主面
３、３１…第１の分布定数線路
４…第１の接地電極
５…第２の分布定数線路
６…第２の接地電極
７…第１のビアホール
１０、２０、３０…分布定数線路のフィードスルー構造
１１、１２…第２のビアホール
ｇ１、ｇ２、ｇ３、ｇ４、ｇ５、ｇ６、ｇ７…ギャップ
ｓ１、ｓ２、ｓ３、ｓ４、ｓ５、ｓ６…分布定数線路の領域
４０…パッケージ基板
Claims (2)
- 基板の一方主面に第１の分布定数線路を形成し、前記基板の他方主面に第２の分布定数線路を形成し、前記第１の分布定数線路の一端と前記第２の分布定数線路の一端を互いに対向して形成して第１のビアホールで接続し、
前記第１の分布定数線路の一端に近接して第１の接地電極を形成し、前記第２の分布定数線路の一端に近接して第２の接地電極を形成し、前記第１のビアホールに近接して前記第１の接地電極と前記第２の接地電極を接続する第２のビアホールを設け、前記第１の分布定数線路の側縁と前記第１の接地電極との間のギャップに、テーパー状の広がり部分を設けるとともに、前記基板の一方主面に形成した第１の分布定数線路と対向する前記基板の他方主面の位置に、テーパー状の広がりを有する電極削除部を設けたことを特徴とする分布定数線路のフィードスルー構造。 - 請求項１に記載の分布定数線路のフィールドスルー構造を用いたことを特徴とするパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23402098A JP3721796B2 (ja) | 1998-08-20 | 1998-08-20 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23402098A JP3721796B2 (ja) | 1998-08-20 | 1998-08-20 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068713A JP2000068713A (ja) | 2000-03-03 |
| JP3721796B2 true JP3721796B2 (ja) | 2005-11-30 |
Family
ID=16964310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23402098A Expired - Fee Related JP3721796B2 (ja) | 1998-08-20 | 1998-08-20 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721796B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616968B2 (ja) * | 2000-06-05 | 2011-01-19 | 新日本無線株式会社 | インターポーザを使用した高周波用半導体装置 |
| JP4349827B2 (ja) * | 2003-01-15 | 2009-10-21 | 京セラ株式会社 | 配線基板 |
| JP5194440B2 (ja) * | 2006-11-24 | 2013-05-08 | 日本電気株式会社 | プリント配線基板 |
| JP4745943B2 (ja) * | 2006-11-30 | 2011-08-10 | 京セラ株式会社 | 電子回路、送信器、受信器、送受信器 |
| WO2014002763A1 (ja) * | 2012-06-29 | 2014-01-03 | 株式会社村田製作所 | 高周波信号線路 |
| CN204348879U (zh) | 2012-06-29 | 2015-05-20 | 株式会社村田制作所 | 高频信号线路 |
| JP6054449B2 (ja) * | 2015-03-18 | 2016-12-27 | Ｎｔｔエレクトロニクス株式会社 | 半導体ｉｃ用パッケージ、マザーボード及び電気信号処理装置 |
| CN112005430B (zh) * | 2018-04-25 | 2022-01-18 | 株式会社村田制作所 | 毫米波模块 |
| JP6881678B2 (ja) * | 2018-04-25 | 2021-06-02 | 株式会社村田製作所 | ミリ波モジュール、および、ミリ波モジュールの製造方法 |
-
1998
- 1998-08-20 JP JP23402098A patent/JP3721796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068713A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193490B2 (en) | High frequency transmission line and high frequency board | |
| JP4722614B2 (ja) | 方向性結合器及び１８０°ハイブリッドカプラ | |
| US7193324B2 (en) | Circuit structure of package substrate | |
| US20090016031A1 (en) | Circuit connection structure and printed circuit board | |
| KR20140124155A (ko) | 광대역 특성을 가지는 평면형 ｒｆ 크로스오버 구조 | |
| JP3721796B2 (ja) | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 | |
| US6492886B1 (en) | Laminated filter, duplexer, and mobile communication apparatus using the same | |
| US4809356A (en) | Three-way power splitter using directional couplers | |
| JP2004363975A (ja) | 高周波回路 | |
| JP3303226B2 (ja) | フリップチップ実装構造 | |
| JP2000068715A (ja) | マイクロストリップ線路とコプレーナ線路の変換器およびそれを用いたパッケージ基板 | |
| JP3700439B2 (ja) | パッケージ基板およびそれを用いた電子装置 | |
| EP1495513B1 (de) | Elektrisches anpassungsnetzwerk mit einer transformationsleitung | |
| KR980013464A (ko) | 다층 구조의 초고주파 전송회로 | |
| JP2012090207A (ja) | コプレーナ線路のエアブリッジ構造 | |
| US20090002101A1 (en) | High-pass filter | |
| US7064625B2 (en) | Transmission line structures | |
| JP6937965B2 (ja) | 高周波回路及び通信モジュール | |
| JP2737678B2 (ja) | スロットライン型シングルバランスミキサ | |
| JP4329702B2 (ja) | 高周波デバイス装置 | |
| JP2002064310A (ja) | マイクロ波・ミリ波装置 | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ | |
| JPH11261302A (ja) | 接続電極構造およびそれを用いた電子装置 | |
| JPH0685511A (ja) | 広帯域結合回路の実装構造 | |
| JPH01141402A (ja) | マイクロ波集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |