JPH10247717A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10247717A
JPH10247717A JP9048664A JP4866497A JPH10247717A JP H10247717 A JPH10247717 A JP H10247717A JP 9048664 A JP9048664 A JP 9048664A JP 4866497 A JP4866497 A JP 4866497A JP H10247717 A JPH10247717 A JP H10247717A
Authority
JP
Japan
Prior art keywords
signal terminal
semiconductor device
terminal electrode
lead frame
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9048664A
Other languages
English (en)
Inventor
Hidetoshi Ishida
秀俊 石田
Kazuo Miyatsuji
和郎 宮辻
Daisuke Ueda
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP9048664A priority Critical patent/JPH10247717A/ja
Priority to CNB981052975A priority patent/CN1154182C/zh
Priority to US09/033,240 priority patent/US6166429A/en
Publication of JPH10247717A publication Critical patent/JPH10247717A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 半導体装置のパッケージを小型化し、かつ、
信号端子電極の電気的分離性を向上させる。 【解決手段】 半導体装置のパッケージ１の中央部にリ
ードフレーム２、周辺部に信号端子電極３ないし信号端
子電極７を配設し、リードフレーム２上に半導体チップ
８を搭載し、信号端子電極４および信号端子電極５の間
に接地電位を有する接地電極１６、信号端子電極５およ
び信号端子電極６の間に接地電位を有する接地電極１７
をそれぞれ配設する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波デバイスを
格納したパッケージを有する半導体装置に関するもので
ある。
【０００２】
【従来の技術】近年、携帯電話、ＰＨＳをはじめとする
移動体通信端末の小型化が要望されている。そのため、
移動体通信端末に使用される半導体装置のパッケージを
縮小化することが考えられる。
【０００３】まず、従来の半導体装置について説明す
る。図５は、高周波で動作する半導体チップを格納した
６ピンミニパッケージを有する従来の半導体装置の平面
図である。図５においてパッケージ１上の中央部には、
リードフレーム２、周辺部には信号端子電極３ないし信
号端子電極７が配設され、リードフレーム２上には半導
体チップ８が搭載されている。また、半導体チップ８上
に設けられたチップ電極９ないしチップ電極１３は、ワ
イヤー１５によって信号端子電極３ないし信号端子電極
７にそれぞれ接続され、半導体チップ８上に設けられた
チップ電極１４は、ワイヤー１５によってリードフレー
ム２に接続されている。隣接する信号端子電極４と信号
端子電極５との間隔および信号端子電極５と信号端子電
極６との間隔はそれぞれ０．５ｍｍである。
【０００４】
【発明が解決しようとする課題】上記従来の半導体装置
において、パッケージの大きさを縮小化するためには、
信号端子電極４および信号端子電極５のように、隣接す
る２つの信号端子電極どうしの間隔を狭くすることが考
えられる。
【０００５】一方、半導体装置を高周波で動作させる場
合、信号端子電極どうしの電気的分離性、すなわちアイ
ソレーションを高く保つことが必要であるので、隣接す
る信号端子電極どうしの間隔を一定値以上としなければ
ならない。−３０ｄＢのアイソレーションを得るために
は、信号端子電極どうしの間隔を０．５ｍｍ以上とする
必要がある。
【０００６】したがって、上記半導体装置においては、
パッケージの小型化と信号端子電極のアイソレーション
の向上とを同時に満たすことができなかった。
【０００７】本発明は、パッケージのサイズが小さく、
かつ、信号端子電極のアイソレーションが高い半導体装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
パッケージ上の中央部にリードフレーム、パッケージ上
の周辺部に複数の信号端子電極がそれぞれ配設され、リ
ードフレーム上に半導体チップが搭載され、隣り合う２
つの信号端子電極の間に、接地電位を有する接地電極が
配設されたもの、およびパッケージ上の中央部にリード
フレーム、パッケージ上の周辺部に複数の信号端子電極
がそれぞれ配設され、リードフレーム上に半導体チップ
が搭載され、リードフレーム上の中央部に、接地電位を
有する架橋状の導電線が、半導体チップ上を横切るよう
に配設されているものであり、これにより、信号端子電
極どうしが互いに電気的に遮蔽される。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００１０】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置の平面図である。
【００１１】図１において、パッケージ１上の中央部に
は、リードフレーム２、周辺部には、信号端子電極３な
いし信号端子電極７が配設され、リードフレーム２上に
は半導体チップ８が搭載されている。また、半導体チッ
プ８上にはチップ電極９ないしチップ電極１４が設けら
れており、チップ電極９ないしチップ電極１３は、ワイ
ヤー１５によって信号端子電極３ないし信号端子電極７
にそれぞれ接続され、チップ電極１４はワイヤー１５に
よってリードフレーム２に接続されている。信号端子電
極４と信号端子電極５との間には、接地電位を有し、リ
ードフレーム２と一体形成された接地電極１６が配設さ
れている。同様に、信号端子電極５と信号端子電極６と
の間には、接地電極１７が配設されている。
【００１２】次に、上記半導体装置の動作について説明
する。信号端子電極４から入力された信号はワイヤー１
５およびチップ電極１０を伝搬し、半導体チップ８内で
増幅、減衰などの処理を受け、チップ電極１１およびワ
イヤー１５を経由して信号端子電極５から出力される。
このとき、信号端子電極４と信号端子電極５との間に、
接地電位を有する接地電極１６が配設されているため
に、信号端子電極４から発生する電磁波が遮蔽され、信
号端子電極５は、信号端子電極４で発生する電磁波の影
響を受けにくい。同様に、信号端子電極５で発生する電
磁波も、接地電極１６によって遮蔽される。この結果、
信号端子電極４と信号端子電極５とのアイソレーション
が良好になる。
【００１３】図２は、従来の半導体装置（曲線ａ）およ
び実施の形態１における半導体装置（曲線ｂ）の周波数
とアイソレーションとの関係を示したものである。図２
から明らかなように、接地電極１６、１７を有する実施
の形態１における半導体装置は、従来の半導体装置より
も電気的分離性が向上していることがわかる。
【００１４】上記実施の形態１では、６端子のパッケー
ジの例について説明したが、さらに多端子化されたパッ
ケージについても同様の効果が得られる。
【００１５】（実施の形態２）図３は、本発明の実施の
形態２における半導体装置の平面図である。
【００１６】実施の形態２における半導体装置は、接地
電極１６、１７を有していない点およびリードフレーム
２上の中央部には、接地電位を有し、半導体チップ８の
上を横切るような架橋状の導電線である接地ワイヤー１
８が設けられている点で、実施の形態１における半導体
装置とは異なる。
【００１７】この半導体装置においては、接地ワイヤー
１８が、信号端子電極３および信号端子電極７から発生
する電磁波を遮蔽するため、信号端子電極４ないし信号
端子電極６のアイソレーションが向上し、また逆に信号
端子電極３および信号端子電極７のアイソレーションも
向上する。
【００１８】図４は、従来の半導体装置（曲線ａ）およ
び実施の形態２における半導体装置（曲線ｂ）の周波数
とアイソレーションとの関係を示したものである。図４
から明らかなように、接地ワイヤー１８を有する実施の
形態２における半導体装置は、従来の半導体装置よりも
アイソレーションが向上していることがわかる。
【００１９】
【発明の効果】以上説明したように、本発明は、半導体
装置のパッケージ上の中央部にリードフレーム、周辺部
に複数の信号端子電極をそれぞれ配設し、リードフレー
ム上に半導体チップを搭載し、隣り合う２つの信号端子
電極の間に、接地電位を有する接地電極を配設すること
により、小型でかつ電気的干渉の少ない半導体装置を得
ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の平
面図
【図２】同半導体装置および従来の半導体装置の周波数
特性を示す図
【図３】本発明の実施の形態２における半導体装置の平
面図
【図４】同半導体装置および従来の半導体装置の周波数
特性を示す図
【図５】従来の半導体装置の平面図
【符号の説明】
１ パッケージ ２ リードフレーム ３、４、５、６、７ 信号端子電極 ８ 半導体チップ ９、１０、１１、１２、１３、１４ チップ電極 １５ ワイヤー １６、１７ 接地電極 １８ 接地ワイヤー

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ上の中央部にリードフレー
    ム、前記パッケージ上の周辺部に複数の信号端子電極が
    それぞれ配設され、前記リードフレーム上に半導体チッ
    プが搭載され、隣り合う２つの前記信号端子電極の間
    に、接地電位を有する接地電極が配設されていることを
    特徴とする半導体装置。
  2. 【請求項２】 パッケージ上の中央部にリードフレー
    ム、前記パッケージ上の周辺部に複数の信号端子電極が
    それぞれ配設され、前記リードフレーム上に半導体チッ
    プが搭載され、前記リードフレーム上の中央部に、接地
    電位を有する架橋状の導電線が、前記半導体チップ上を
    横切るように配設されていることを特徴とする半導体装
    置。
JP9048664A 1997-03-04 1997-03-04 半導体装置 Pending JPH10247717A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9048664A JPH10247717A (ja) 1997-03-04 1997-03-04 半導体装置
CNB981052975A CN1154182C (zh) 1997-03-04 1998-02-27 半导体器件
US09/033,240 US6166429A (en) 1997-03-04 1998-03-03 Lead-frame package with shield means between signal terminal electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9048664A JPH10247717A (ja) 1997-03-04 1997-03-04 半導体装置

Publications (1)

Publication Number Publication Date
JPH10247717A true JPH10247717A (ja) 1998-09-14

Family

ID=12809613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9048664A Pending JPH10247717A (ja) 1997-03-04 1997-03-04 半導体装置

Country Status (3)

Country Link
US (1) US6166429A (ja)
JP (1) JPH10247717A (ja)
CN (1) CN1154182C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
JP2007059884A (ja) * 2005-07-22 2007-03-08 Marvell World Trade Ltd 高速集積回路用のパッケージング
WO2020121852A1 (ja) * 2018-12-12 2020-06-18 浜松ホトニクス株式会社 光検出装置
CN113167638A (zh) * 2018-12-12 2021-07-23 浜松光子学株式会社 光检测装置
US11513002B2 (en) 2018-12-12 2022-11-29 Hamamatsu Photonics K.K. Light detection device having temperature compensated gain in avalanche photodiode

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
CN100382295C (zh) * 2003-06-10 2008-04-16 矽品精密工业股份有限公司 可提高接地品质的半导体封装件及其导线架
US20080079124A1 (en) * 2006-10-03 2008-04-03 Chris Edward Haga Interdigitated leadfingers
DE102006059534A1 (de) * 2006-12-16 2008-06-26 Atmel Germany Gmbh Halbleiterbauelement
CN102214632A (zh) * 2010-04-08 2011-10-12 无锡华润安盛科技有限公司 一种用以替代融合结构引线框的引线框
US9147656B1 (en) 2014-07-11 2015-09-29 Freescale Semicondutor, Inc. Semiconductor device with improved shielding
CN104505378A (zh) * 2014-12-15 2015-04-08 日月光封装测试(上海)有限公司 引线框架和半导体封装体
US9515032B1 (en) * 2015-08-13 2016-12-06 Win Semiconductors Corp. High-frequency package
US9337140B1 (en) 2015-09-01 2016-05-10 Freescale Semiconductor, Inc. Signal bond wire shield
CN105858588A (zh) * 2016-06-23 2016-08-17 中国科学院半导体研究所 一种封装结构及其应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251621A (ja) * 1992-03-05 1993-09-28 Mitsubishi Electric Corp 半導体集積回路
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
JP2007059884A (ja) * 2005-07-22 2007-03-08 Marvell World Trade Ltd 高速集積回路用のパッケージング
WO2020121852A1 (ja) * 2018-12-12 2020-06-18 浜松ホトニクス株式会社 光検出装置
CN113167638A (zh) * 2018-12-12 2021-07-23 浜松光子学株式会社 光检测装置
US11513002B2 (en) 2018-12-12 2022-11-29 Hamamatsu Photonics K.K. Light detection device having temperature compensated gain in avalanche photodiode
US11561131B2 (en) 2018-12-12 2023-01-24 Hamamatsu Photonics K.K. Determination method and light detection device
US11901379B2 (en) 2018-12-12 2024-02-13 Hamamatsu Photonics K.K. Photodetector
US11927478B2 (en) 2018-12-12 2024-03-12 Hamamatsu Photonics K.K. Light detection device

Also Published As

Publication number Publication date
US6166429A (en) 2000-12-26
CN1154182C (zh) 2004-06-16
CN1192582A (zh) 1998-09-09

Similar Documents

Publication Publication Date Title
US6919777B2 (en) Surface acoustic wave filter device
JP3860364B2 (ja) 弾性表面波装置
JPH10247717A (ja) 半導体装置
HK1043248A1 (zh) 高頻功率晶體管器件
JP3869919B2 (ja) 弾性表面波装置
JPH07288415A (ja) 小型無線装置
JPH05167389A (ja) 分波器
JPH10224175A (ja) 弾性表面波装置
JP3315644B2 (ja) 弾性表面波素子
JP2007027317A (ja) 半導体装置
JP3224129B2 (ja) 分波器
JPH10327039A (ja) 弾性表面波装置
JP2004165874A (ja) 表面実装型ｓａｗフィルタ
JPH0993016A (ja) 表面実装型アンテナおよびこれを用いた通信機
JP3138591B2 (ja) 弾性表面波フィルタ装置
JPH09186550A (ja) チップ設置台及びこれを用いたパッケージ及び弾性波フィルタ装置
JPH11284482A (ja) 多重モード水晶振動子
JPH1188108A (ja) 弾性表面波装置
KR100986331B1 (ko) 세라믹 패키지
JP2002252549A (ja) 多重モード圧電フィルタ
JPH03162116A (ja) 弾性表面波装置
JPH05183372A (ja) 弾性表面波装置
JPH06260563A (ja) トランジスタ用パッケージ
JPH08274245A (ja) 半導体装置用リードフレーム
JPH01154611A (ja) マイクロ波集積回路