JPH05251621A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH05251621A
JPH05251621A JP4817092A JP4817092A JPH05251621A JP H05251621 A JPH05251621 A JP H05251621A JP 4817092 A JP4817092 A JP 4817092A JP 4817092 A JP4817092 A JP 4817092A JP H05251621 A JPH05251621 A JP H05251621A
Authority
JP
Japan
Prior art keywords
terminal
ground potential
integrated circuit
semiconductor integrated
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4817092A
Other languages
English (en)
Inventor
Nobuya Uta
暢也 宇多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4817092A priority Critical patent/JPH05251621A/ja
Publication of JPH05251621A publication Critical patent/JPH05251621A/ja
Priority to US08/344,624 priority patent/US5894171A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 発振子に対する入力端子・出力端子間にアー
スを施し、寄生発振等の発振障害を軽減するとともに発
振子との間の配線領域を削減する。 【構成】 発振子8a, 8bに対する半導体集積回路30の入
力端子５と出力端子７との間に接地電位に接続可能な端
子11が設けられており、配線基板12上における入力端子
５・出力端子７間に充分な配線幅のアース配線パターン
15，16が設けられる。端子11によって入力端子５と出力
端子７との間隔が広まり、発振子8a，8bとの間の配線パ
ターンを屈曲させる必要がなくなるとともに発振子8a,
8bを半導体集積回路30の近くに配置できて配線基板12上
の配線領域が削減される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、発振子を接続してクロ
ックを発生する回路を有する半導体チップ及びこの半導
体チップをパッケージに封入した半導体集積回路に関す
る。
【０００２】
【従来の技術】入力端子と出力端子との間に発振子を接
続して発振波形を生成する回路を有する半導体集積回路
では、発振子と半導体集積回路との間の配線を極力短く
するとともに、発振に関与する入出力端子間に配線イン
ピーダンスの低いアース配線を設けて両端子周囲をアー
ス又はシールドすると寄生発振等の発振障害の軽減に効
果的であることが知られている。しかし、発振子に対す
る従来の半導体集積回路の出力端子と入力端子とは隣接
して設けられている。
【０００３】図８は従来の半導体集積回路の発振回路周
辺の部分平面図である。図中１は半導体チップであっ
て、半導体チップ１は発振子8aからの発振波形の入力電
極４及び発振子8aを発振させるべき電圧を供給する出力
電極６を有し、半導体チップ１は接地電位のフレーム３
に固定されてパッケージ２に封入されている。パッケー
ジ２には入力端子５及び出力端子６が設けられており、
両端子には金属配線によって半導体チップ１の入力電極
４及び出力電極６がそれぞれ接続されている。
【０００４】２端子の発振子8aの出力端子及び入力端子
は、配線基板12上に形成された配線パターンによって、
発振波形の高調波ノイズを軽減すべく配された容量9,9
を介してパッケージ２の入力端子５及び出力端子７にそ
れぞれ接続されている。また、入力端子５及び出力端子
７と発振子8aの入出力端子とを接続する配線パターンの
間には両端子間をシールドすべくアース配線パターン14
が形成されている。
【０００５】また、図９は内部に容量を内蔵した３端子
の発振子を接続した従来の半導体集積回路の発振回路周
辺の部分平面図であって、図中10は半導体集積回路、8b
は３端子の発振子である。一般的に、発振子8bの中央の
端子は接地電位への接続端子であって、この接続端子の
両側に配された出力端子及び入力端子は、半導体集積回
路10の入力端子５及び出力端子７にそれぞれ接続され
る。
【０００６】
【発明が解決しようとする課題】以上のような構成の従
来の半導体集積回路では、その入出力端子が隣接してい
るとともに回路の高集積化にともなって端子間隔が狭く
なる傾向にあるので、配線基板上の配線パターンを発振
子近傍で屈曲せざるを得ないために配線長が長くなって
配線面積が増大するという問題がある。
【０００７】また、アース配線は一般的にインピーダン
スの低いことが理想であるが、入力端子５と出力端子７
との間が狭いためにアース配線パターン14の配線幅が狭
くてアース効果が低い。一方、入力端子５と出力端子７
との間隔が狭いためにパッケージ内では入力端子５・出
力端子７間のアースはなされていない。
【０００８】さらに、３端子の発振子を接続する場合、
半導体集積回路の入力端子５・出力端子７間にアース配
線を設けると、配線幅が狭くてアース効果が低いという
問題点は前述と同様である。この場合、発振子の中央の
アース端子への配線は配線基板の他方の面又は他の配線
層から接地電位の配線を引き込むことで行っている。こ
の発振子のアース端子に重ならないように発振子・半導
体集積回路の入出力端子間に配線を設けるには発振子を
半導体集積回路から所定距離離して配置しなければなら
ないために配線長が長くなって配線面積が増大する。
【０００９】本発明はこのような問題点を解決するため
になされたものであって、発振子に対する出力端子と入
力端子との間に接地電位に接続可能な接地電位端子を設
けることによりパケージ内部に及ぶアースを施して寄生
発振等の発振障害を防止するとともに発振子との間の配
線領域を削減し得る半導体集積回路の提供を目的とす
る。
【００１０】また、発振子に対する出力電極と入力電極
との間に接地電位に接続可能な接地電位電極を設けるこ
とにより出力電極・入力電極間をシールドして寄生発振
等の発振障害を防止する半導体チップの提供を目的とす
る。
【００１１】
【課題を解決するための手段】第１の発明の半導体集積
回路は、発振子に対する出力端子及び入力端子の間に接
地電位に接続可能な接地電位端子を設けたパッケージ
に、接地電位の金属板に固定された半導体チップを封入
したことを特徴とする。
【００１２】第２の発明の半導体チップは、発振子に対
する出力電極及び入力電極の間に、接地電位に接続可能
な接地電位電極を設けたことを特徴とする。
【００１３】第３の発明の半導体集積回路は、第１の発
明のパッケージに接地電位の金属板に固定された第２の
発明の半導体チップを封入したことを特徴とする。
【００１４】第４の発明の半導体集積回路は、半導体チ
ップを固定する接地電位の金属板を出力端子と入力端子
との間のパッケージ外部に引き出して接地電位端子を形
成したことを特徴とする。
【００１５】第５の発明の半導体集積回路は、半導体チ
ップの出力電極及び入力電極を半導体集積回路の出力端
子及び入力端子にそれぞれ接続し、接地電位電極を接地
電位端子に接続したことを特徴とする。
【００１６】第６の発明の半導体集積回路は、半導体チ
ップの出力電極及び入力電極を半導体集積回路の出力端
子及び入力端子にそれぞれ接続し、接地電位端子を、半
導体チップを固定する接地電位の金属板に接続したこと
を特徴とする。
【００１７】第７の発明の半導体集積回路は、接地電位
の金属板に固定された第２の発明の半導体チップを、入
力端子及び出力端子を有するパッケージに封入し、半導
体チップの接地電位電極を金属板に接続したことを特徴
とする。
【００１８】第８の発明の半導体集積回路は、接地電位
の金属板に固定された第２の発明の半導体チップを、入
力端子及び出力端子を有するパッケージに封入し、金属
板の一部を、パッケージ内の入力端子と出力端子との間
に張り出したことを特徴とする。
【００１９】第９の発明の半導体集積回路は、パッケー
ジ内の入力端子と出力端子との間への金属板の張り出し
部分に、半導体チップの接地電位電極を接続したことを
特徴とする。
【００２０】
【作用】本発明に係る半導体集積回路は、発振子に対す
る出力端子と入力端子との間に設けた接地電位端子を接
地電位に固定すると、出力端子と入力端子との間にアー
スが施され、入出力端子間がシールドされる。
【００２１】また、本発明に係る半導体チップは、発振
子に対する出力電極と入力電極との間に設けた接地電位
電極を接地電位に固定すると、出力電極と入力電極との
間にアースが施され入出力電極間がシールドされる。
【００２２】さらに、接地電位電極を有する半導体チッ
プを接地電位端子を有するパッケージに封入した本発明
に係る半導体集積回路は、接地電位端子と接地電位電極
を接続して接地電位に固定すると、入力電極から入力端
子及び出力電極から出力端子の間の半導体チップの近傍
までアースが施され、パッケージ内部までシールドされ
る。
【００２３】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。 （実施例１）図１は本発明に係る半導体集積回路（以
下、本発明回路という）の第１実施例における発振回路
周辺の部分平面図であって、図１(a) は２端子の発振子
を容量を介して接続した場合、図１(b) は容量を内蔵す
る３端子の発振子を接続した場合を示す。なお、従来の
半導体集積回路と同一部分には同一番号を付してその説
明を省略する。
【００２４】図中11は入力端子５と出力端子７との間に
設けられ、半導体チップ20内部で配線された接地電位端
子、また13は半導体チップ20上の入力電極４と出力電極
６との間に設けられ、配線基板12上のアース配線パター
ン15, 16に接続された接地電位電極であって、接地電位
端子11と接地電位電極13とは金属配線で接続され、発振
子8a，8bのいずれを接続した場合においても、充分な配
線幅でアース配線パターン15, 16が形成できる。
【００２５】また、半導体集積回路30の入力端子５・出
力端子７の間隔が発振子8a，8bの入力端子，出力端子間
隔とほぼ等しいので発振子8a, 8bと半導体集積回路30と
の間の配線パターンを屈曲させる必要がなくなり、さら
に発振子8a, 8bを半導体集積回路30の近くに配置できる
ため配線面積を削減できる。
【００２６】さらに、接地電位端子11は配線基板12上で
アース配線パターン15, 16に接続され、また図１(a) に
示すように接地電位電極13がパッケージ２上の接地電位
端子11と金属配線により接続されているため、入力電極
４から入力端子５及び出力電極６から出力端子７の間を
半導体チップ20の近傍までアースしたことになり、発振
回路の寄生発振を防止するシールドがパッケージ２の内
部まで施される。
【００２７】なお、第１実施例では半導体チップ20の接
地電位電極13は半導体チップ20内で配線されたものとし
たが、接地電位端子11と金属配線で接続されている限
り、電気的に接地電位を接続可能な電極であれば本実施
例と同様の効果が得られる。
【００２８】（実施例２）図２は本発明回路の第２実施
例における発振回路周辺の部分平面図であって、半導体
チップ20の接地電位電極13とパッケージ２の接地電位端
子11とを接続していないものである。このように、実用
上シールド効果が損なわれなければ、両端子間は接続し
なくてもよい。
【００２９】（実施例３）図３は本発明回路の第３実施
例における発振回路周辺の部分平面図であって、半導体
チップ20を固定する接地電位のフレーム３の一部を入力
端子５と出力端子７との間のパッケージ２外部に引き出
した金属端子で接地電位端子11を形成し、接地電位電極
13と接地電位端子11とを金属配線で接続したものであ
る。
【００３０】なお、第３及び第７実施例では、接地電位
電極13と接地電位端子11とを金属配線で接続したが、接
地電位電極13が集積回路30内部で接地電位に固定されて
いるか、又は特に金属配線により接続する必要がなけれ
ば、両者は接続しなくてもよい。
【００３１】（実施例４）図４は本発明回路の第４実施
例における発振回路周辺の部分平面図であって、接地電
位端子11を有するパッケージ２に、接地電位電極13を有
していない半導体チップ１を封入したものである。この
場合、パッケージ２の接地電位端子11は、半導体チップ
１を固定するフレーム３に金属配線で接続してもよい。
【００３２】（実施例５）図５は本発明回路の第５実施
例における発振回路周辺の部分平面図であって、フレー
ム３の一部をパッケージ２の外部に引き出して接地電位
端子11が形成されたパッケージ２に接地電位電極13を有
していない半導体チップ１を封入したものである。この
接地電位端子11により、パッケージ２内部に及ぶ入力端
子５・出力端子７間のシールド効果が得られる。
【００３３】（実施例６）図６は本発明回路の第６実施
例における発振回路周辺の部分平面図であって、接地電
位端子11が設けられていないパッケージ２に、接地電位
電極13が形成された半導体チップ20を封入したものであ
る。半導体チップ20の接地電位電極13をフレーム３に接
続することにより半導体チップ20の入力電極４・出力電
極６間にアースが施される。
【００３４】（実施例７）図７は本発明回路の第７実施
例における発振回路周辺の部分平面図であって、フレー
ム３の一部をパッケージ２の入力端子５と出力端子７と
の間に張り出して、接地電位電極13を金属配線によって
張り出し部分に接続したものである。なお、実施例３及
び実施例５と異なり、フレーム３の張り出し部分はパッ
ケージ２の外部へは引き出さない。この張り出し部分に
よって、パッケージ２の入力端子５・出力端子７間にア
ースが施される。
【００３５】なお、第７実施例では、接地電位電極13と
フレーム３の張り出し部分とを金属配線で接続したが、
接地電位電極13が集積回路30内部で接地電位に固定され
ているか、又は特に金属配線により接続する必要がなけ
れば、両者は接続しなくてもよい。
【００３６】また、本実施例では半導体チップ１，20を
フレーム３で固定する場合について説明したが、パッケ
ージに備えられた金属板で半導体チップを固定する半導
体集積回路であってもよく、その場合、金属板はフレー
ム３と同様の働きをなすものである。
【００３７】さらに、半導体チップの入出力電極及びパ
ッケージの入出力端子の位置はそれぞれ逆であってもよ
い。
【００３８】
【発明の効果】以上のように、本発明回路は発振子に対
する入力端子及び出力端子の間に接地電位に接続可能な
端子が設けられているので、この端子の幅以上のアース
配線領域が確保できて充分な配線幅のアース配線が施せ
るために入力端子・出力端子間のシールド効果によって
寄生発振等の発振障害を防止するという優れた効果を奏
する。
【００３９】また、本発明回路は、発振子に対する入力
端子及び出力端子の間に端子が設けられているので発振
子の端子との配線を屈曲させる必要がなく、また発振子
を近くに配置することが可能となって配線領域が削減さ
れ集積度が高まるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明回路の第１実施例における発振回路周辺
の部分平面図である。
【図２】本発明回路の第２実施例における発振回路周辺
の部分平面図である。
【図３】本発明回路の第３実施例における発振回路周辺
の部分平面図である。
【図４】本発明回路の第４実施例における発振回路周辺
の部分平面図である。
【図５】本発明回路の第５実施例における発振回路周辺
の部分平面図である。
【図６】本発明回路の第６実施例における発振回路周辺
の部分平面図である。
【図７】本発明回路の第７実施例における発振回路周辺
の部分平面図である。
【図８】従来の半導体集積回路の発振回路周辺の部分平
面図である。
【図９】３端子の発振子を接続した従来の半導体集積回
路の発振回路周辺の部分平面図である。
【符号の説明】
１，20 半導体チップ ２ パッケージ ３ フレーム ４ 入力電極 ５ 入力端子 ６ 出力電極 ７ 出力端子 ８ 発振子 11 接地電位端子 12 配線基板 13 接地電位電極 15，16 アース配線パターン 30 半導体集積回路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 発振子に対する出力端子及び入力端子を
    有するパッケージに、接地電位の金属板に固定された半
    導体チップを封入してなる半導体集積回路において、前
    記パッケージは、前記入力端子と前記出力端子との間
    に、接地電位に接続可能な接地電位端子を備えたことを
    特徴とする半導体集積回路。
  2. 【請求項２】 発振子に対する出力電極及び入力電極を
    有する半導体チップにおいて、前記出力電極と前記入力
    電極との間に、接地電位に接続可能な接地電位電極を備
    えたことを特徴とする半導体チップ。
  3. 【請求項３】 接地電位の金属板に固定された請求項２
    記載の半導体チップをパッケージに封入してなる請求項
    １記載の半導体集積回路。
  4. 【請求項４】 前記金属板の一部を前記出力端子と前記
    入力端子との間のパッケージ外部に引き出して接地電位
    端子が形成されてなる請求項１又は３記載の半導体集積
    回路。
  5. 【請求項５】 出力電極を出力端子に、入力電極を入力
    端子に、接地電位電極を接地電位端子に接続してなる請
    求項３又は４記載の半導体集積回路。
  6. 【請求項６】 出力電極を出力端子に、入力電極を入力
    端子に、接地電位端子を金属板に接続してなる請求項１
    記載の半導体集積回路。
  7. 【請求項７】 発振子に対する出力端子及び入力端子を
    有するパッケージに、接地電位の金属板に固定された請
    求項２記載の半導体チップを封入してなる半導体集積回
    路において、接地電位電極を前記金属板に接続してなる
    ことを特徴とする半導体集積回路。
  8. 【請求項８】 発振子に対する出力端子及び入力端子を
    有するパッケージに、接地電位の金属板に固定された請
    求項２記載の半導体チップを封入してなる半導体集積回
    路において、前記金属板の一部を、前記パッケージ内の
    前記出力端子及び入力端子の間へ張り出してなることを
    特徴とする半導体集積回路。
  9. 【請求項９】 接地電位電極を金属板の張り出し部分に
    接続してなる請求項８記載の半導体集積回路。
JP4817092A 1992-03-05 1992-03-05 半導体集積回路 Pending JPH05251621A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4817092A JPH05251621A (ja) 1992-03-05 1992-03-05 半導体集積回路
US08/344,624 US5894171A (en) 1992-03-05 1994-11-17 Semiconductor integrated circuit having a grounding terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4817092A JPH05251621A (ja) 1992-03-05 1992-03-05 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH05251621A true JPH05251621A (ja) 1993-09-28

Family

ID=12795926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4817092A Pending JPH05251621A (ja) 1992-03-05 1992-03-05 半導体集積回路

Country Status (2)

Country Link
US (1) US5894171A (ja)
JP (1) JPH05251621A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame

Also Published As

Publication number Publication date
US5894171A (en) 1999-04-13

Similar Documents

Publication Publication Date Title
KR100326904B1 (ko) 세라믹패키지내부에밀봉된saw필터
JPH04352305A (ja) 三層構造スパイラルインダクタのインダクタンスの調整方法
JP2960374B2 (ja) 圧電発振器
US5302921A (en) Piezoelectric oscillator having reduced radiation of higher harmonics
JP2004047811A (ja) 受動素子内蔵半導体装置
JP4039012B2 (ja) 圧電発振器
JP3423253B2 (ja) 表面実装水晶発振器
JPH05251621A (ja) 半導体集積回路
US6388363B1 (en) Piezoelectric resonator
JPH09199666A (ja) 半導体集積回路装置
JP4183173B2 (ja) 振動子搭載用基板及び発振子
JP2597382Y2 (ja) 水晶発振器
JP2697547B2 (ja) 半導体集積回路装置
JP2513145B2 (ja) 半導体集積回路装置
JPH05275863A (ja) 多層プリント配線基板
JP3405341B2 (ja) 圧電発振器
JPS6259462B2 (ja)
JP2003158441A (ja) 水晶振動子とこれを用いた水晶発振器
JP2004363839A (ja) 圧電振動子とこれを用いた圧電発振器
JP2974034B2 (ja) 回路基板及びこれを用いた水晶発振器
JPH1051181A (ja) 電子装置パッケ−ジ
JP3257372B2 (ja) 発振器
JP3128253B2 (ja) 小型水晶発振器
JPH0272654A (ja) Ｉｃパッケージ及びその接続構造
JP2005064868A (ja) Ｓａｗ発振器