JP2007059884A - 高速集積回路用のパッケージング - Google Patents

高速集積回路用のパッケージング Download PDF

Info

Publication number
JP2007059884A
JP2007059884A JP2006194499A JP2006194499A JP2007059884A JP 2007059884 A JP2007059884 A JP 2007059884A JP 2006194499 A JP2006194499 A JP 2006194499A JP 2006194499 A JP2006194499 A JP 2006194499A JP 2007059884 A JP2007059884 A JP 2007059884A
Authority
JP
Japan
Prior art keywords
lead
integrated circuit
leads
signal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006194499A
Other languages
English (en)
Other versions
JP5149493B2 (ja
JP2007059884A5 (ja
Inventor
Sehat Sutardja
スタージャ セハット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/248,985 external-priority patent/US20070018292A1/en
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of JP2007059884A publication Critical patent/JP2007059884A/ja
Publication of JP2007059884A5 publication Critical patent/JP2007059884A5/ja
Application granted granted Critical
Publication of JP5149493B2 publication Critical patent/JP5149493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6611Wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】差動信号伝送を行う高速集積回路において、差動信号間で発生する対結合を防止する高速集積回路用のパッケージングを提供する。
【解決手段】集積回路のパッケージは、第1のパッド、第1のパッドに隣接した第2のパッド、第2のパッドに隣接した第3のパッド、および第3のパッドに隣接した第4のパッドを備える集積回路のダイ110を具備する。リードフレーム100は、第1のリード、第1のリードに隣接した第2のリード、第2のリードに隣接した第3のリード、および第3のリードに隣接した第4のリードを備え、第4のリードの第1端は、第1、第2、および第3のリードのうちの少なくとも1つを越えて、第3のリードによって画成される経路の方向に延びる。第1、第2、第3および第4のボンドワイヤは、第1、第2、第4および第3のリードを、それぞれ第1、第2、第3および第4のパッドに接続する。
【選択図】 図4

Description

関連出願の相互参照
[0001]本出願は、2005年9月30日出願の米国特許仮出願第XX/XXXXXX号、および2005年7月22日出願の第60/701701号の利益を主張する。上記出願の開示は、参考としてその全体を本明細書に援用する。
発明の分野
[0002]本発明は、集積回路(IC)用のパッケージングに関し、より詳細にはIC用の高速パッケージングに関する。
発明の背景
[0003]通常、モデムの集積回路(IC)は差動信号法を使用する。差動信号法では、信号は、能動状態にある1つの導体とアースの間ではなく、能動状態にある2つの別々の導体の間で運ばれる。差動信号の振幅は、2つの個々の信号とアースの間の電圧ではなく、2つの信号間の差である。
[0004]ICとの間で差動信号を送信または受信するために、差動信号はリードフレームの1対の導体を介して伝送される。次に図1〜2を参照すると、例示的なパッケージ10および10’が示されており、ボンドワイヤ16によってリードフレーム24のリード20に接続されるパッド14を有する集積回路のダイ12を備えている。パッケージ10および10’は、通常は適当な保護材料24の中に入れられる。
[0005]次に図3を参照すると、差動信号対50−1、50−2および50−3は、それぞれ、リード20−1Aおよび20−1B、20−2Aおよび20−2B、ならびに20−3Aおよび20−3Bと、ボンドワイヤ16−1Aおよび16−1B、16−2Aおよび16−2B、ならびに16−3Aおよび16−3Bとによって、それぞれ、集積回路のダイ12のパッド14−1Aおよび14−1B、14−2Aおよび14−2B、ならびに14−3Aおよび14−3Bに接続される。図3の各差動対において、それぞれ、表示Aは第1の極性の導体を表し、表示Bは第2の極性の導体を表す。
[0006]隣接する差動対は、通常は互いにごく近接して配置される。環境によっては、ある対の第1の極性の導体が同じ対の第2の極性の導体のすぐ近くに隣接して一方の側に配置され、他の対の第2の極性の導体が反対側に配置されるように、差動対が配置され得る。対結合(pair coupling)は、隣接した高速の差動信号の間で発生する傾向がある。たとえば、対結合は、図3の60および62で発生する傾向がある。隣接した対で運ばれる信号間の差の振幅は、データ誤りを引き起こし、および/または、特にギガビット毎秒以上のデータ転送速度などの高速の信号に対しては、受容できないレベルにまで設計余裕を低減させる傾向がある。対結合の問題は、接地平面シールドを有するボールグリッドアレイ(BGA)パッケージングと比較して、低コストプラスチックリードフレームでより一層大きくなる傾向がある。
発明の概要
[0007]集積回路のパッケージは、第1のパッド、第1のパッドに隣接した第2のパッド、第2のパッドに隣接した第3のパッド、および第3のパッドに隣接した第4のパッドを備える集積回路のダイを具備する。リードフレームは、第1のリードと、第1のリードに隣接した第2のリードと、第2のリードに隣接した第3のリードと、第3のリードに隣接した第4のリードとを備え、第4のリードの第1端は、第1、第2、および第3のリードのうちの少なくとも1つを越えて、第3のリードによって画成される経路の方向に延びる。第1、第2、第3および第4のボンドワイヤは、第1、第2、第4および第3のリードを、それぞれ第1、第2、第3および第4のパッドに接続する。
[0008]他の特徴では、第1のリードは、第1の極性を有する信号を運び、第2のリードは、第2の極性を有する信号を運び、第3のリードは、第2の極性を有する信号を運び、第4のリードは、第1の極性を有する信号を運び、第1および第2の極性は、逆極性である。リードフレームの各リードは、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。第1、第2、第3および第4のリードは、集積回路のダイから少なくとも第1の距離の間隔をあけられ、リードフレームは、集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備え、第1の距離は、第2の距離よりも長い。
[0009]他の特徴では、第5および第6のボンドワイヤが、第5および第6のリードを第5および第6のパッドに接続する。第1、第2、第3および第4のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第2の長さを有し、第2の長さは、第1の長さよりも短い。第5および第6のリードは、第1の速度を有する信号を運び、第1、第2、第3および第4のリードは、第1の速度よりも速い第2の速度を有する信号を運ぶ。
[0010]他の特徴では、集積回路のパッケージは、高速の並直列変換器/直並列変換器(SERDES)を備える。集積回路のダイの第1および第2のパッドは、SERDESの差動送信信号に関連し、集積回路のダイの第3および第4のパッドは、SERDESの差動受信信号に関連している。
[0011]他の特徴では、ネットワークインタフェースが、集積回路のパッケージを備える。ネットワークインタフェースは、イーサネット準拠であり、1ギガビット毎秒よりも速い速度で動作する。第1のボンドワイヤは、第1および第2のボンドワイヤを備え、これらは、第1のリードと集積回路のダイの第1のパッドおよび第5のパッドそれぞれとの間で、組み合わされて接続される。第1、第2、第3および第4のボンドワイヤは、各々、第1および第2の組み合わされたボンドワイヤを備える。
[0012]集積回路のパッケージを形成する方法は、第1のパッド、第1のパッドに隣接した第2のパッド、第2のパッドに隣接した第3のパッド、および第3のパッドに隣接した第4のパッドを集積回路のダイの上に作製するステップと、第1のリード、第1のリードに隣接した第2のリード、第2のリードに隣接した第3のリード、および第3のリードに隣接した第4のリードを備えるリードフレームを使用するステップと、第4のリードの第1端を、第1、第2、および第3のリードのうちの少なくとも1つを越えて、第3のリードによって画成される経路の方向に延ばすステップと、第1、第2、第4および第3のリードを、それぞれ第1、第2、第3および第4のパッドに接続する第1、第2、第3および第4のボンドワイヤを形成するステップとを含む。
[0013]他の特徴では、上記方法は、第1の極性を有する信号を運ぶための第1のリード、第2の極性を有する信号を運ぶための第2のリード、第2の極性を有する信号を運ぶための第3のリード、および第1の極性を有する信号を運ぶための第4のリードを使用するステップを含む。第1および第2の極性は、逆極性である。上記方法はリードフレームの各リードを使用して、高速の差動信号を運ぶステップを含む。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0014]他の特徴では、上記方法は、第1、第2、第3および第4のリードを集積回路のダイから少なくとも第1の距離の間隔をあけるステップと、集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードをリードフレーム上に設けるステップとを含み、第1の距離は、第2の距離よりも長い。上記方法は、第5および第6のリードを設けるステップと、集積回路のダイ上に第5および第6のパッドを作製するステップと、第5および第6のボンドワイヤを使用して第5および第6のリードを第5および第6のパッドに接続するステップとを含む。第1、第2、第3および第4のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第2の長さを有し、第2の長さは、第1の長さよりも短い。
[0015]他の特徴では、上記方法は、第1の速度を有する信号を運ぶための第5および第6のリードを使用するステップと、第1の速度よりも速い第2の速度を有する信号を運ぶための第1、第2、第3および第4のリードを使用するステップとを含む。上記方法は、集積回路のダイ上に第5のパッドを作製するステップと、第1のリードと第1のボンドワイヤ用の集積回路のダイの第1のパッドおよび第5のパッドそれぞれとの間で、組み合わされて接続された第1および第2の組み合わされたボンドワイヤを使用するステップと、を含む。第1、第2、第3および第4のボンドワイヤは、各々、第1および第2の組み合わされたボンドワイヤを備える。
[0016]集積回路のパッケージは、第1の接続表面を形成するための第1の接続手段、第1の接続手段に隣接した第2の接続表面を形成するための第2の接続手段、第2の接続手段に隣接した第3の接続表面を形成するための第3の接続手段、および第3の接続手段に隣接した第4の接続表面を形成するための第4の接続手段を含む機能を実現するための集積回路のダイ手段を具備する。フレーム手段は、導電用の第1の導電手段、第1の導電手段に隣接した導電用の第2の導電手段、第2の導電手段に隣接した導電用の第3の導電手段、および第3の導電手段に隣接した導電用の第4の導電手段を備える。第4の導電手段の第1端は、第1、第2、および第3の導電手段のうちの少なくとも1つを越えて、第3の導電手段によって画成される経路の方向に延びる。第1、第2、第3および第4のワイヤ手段は、第1、第2、第4および第3の導電手段を、それぞれ、第1、第2、第3および第4の接続手段に接続する。
[0017]他の特徴では、第1の導電手段は、第1の極性を有する信号を運び、第2の導電手段は、第2の極性を有する信号を運び、第3の導電手段は、第2の極性を有する信号を運び、第4の導電手段は、第1の極性を有する信号を運ぶ。第1および第2の極性は、逆極性である。フレーム手段の導電手段は、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。第1、第2、第3および第4の導電手段は、集積回路のダイ手段から少なくとも第1の距離の間隔をあけられ、フレーム手段は、集積回路のダイ手段から第2の距離の間隔をあけられた第5および第6の導電手段を更に備える。第1の距離は、第2の距離よりも長い。
[0018]他の特徴では、第5および第6のワイヤ手段は、第5および第6の導電手段を第5および第6の接続手段に接続し、第1、第2、第3および第4のワイヤ手段は、第1の長さを有し、第5および第6のワイヤ手段は、第2の長さを有する。第2の長さは、第1の長さよりも短い。第5および第6の導電手段は、第1の速度を有する信号を運ぶ。第1、第2、第3および第4の導電手段は、第1の速度よりも速い第2の速度を有する信号を運ぶ。
[0019]他の特徴では、集積回路のパッケージは、直列化および非直列化のための高速の並直列変換器/直並列変換器(SERDES)手段を含む。集積回路のダイ手段の第1および第2の接続手段は、SERDES手段の差動送信信号に関連し、集積回路のダイ手段の第3および第4の接続手段は、SERDES手段の差動受信信号に関連する。
[0020]ネットワークインタフェースは、集積回路のパッケージを備える。ネットワークインタフェースはイーサネット準拠であり、1ギガビット毎秒よりも速い速度で動作する。他の特徴では、第5の接続手段は、集積回路のダイ手段上に接続表面を設ける。第1のワイヤ手段は、接続用の第1および第2の組み合わされたワイヤ手段を備え、これらは、第1の導電手段と集積回路のダイ手段の第1の接続手段および第5の接続手段それぞれとの間で、組み合わされて接続される。第1、第2、第3および第4のワイヤ手段は、各々、接続のための第1および第2の組み合わされたワイヤ手段を備える。
[0021]集積回路のダイ用のリードフレームは、第1のリード、第1のリードに隣接した第2のリード、第2のリードに隣接した第3のリード、および第3のリードに隣接した第4のリードを備える。第4のリードの第1端は、第1、第2、および第3のリードのうちの少なくとも1つを越えて、第3のリードによって画成される経路の方向に延びる。
[0022]他の特徴では、第1のリードは、第1の極性を有する信号を運び、第2のリードは、第2の極性を有する信号を運び、第3のリードは、第2の極性を有する信号を運び、第4のリードは、第1の極性を有する信号を運び、第1および第2の極性は、逆極性である。リードフレームの各リードは、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0023]他の特徴では、第1、第2、第3および第4のリードは、集積回路のダイから少なくとも第1の距離の間隔をあけられ、リードフレームは、集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備える。第1の距離は、第2の距離よりも長い。第5および第6のリードは、第1の速度を有する信号を運ぶ。第1、第2、第3および第4のリードは、第1の速度よりも速い第2の速度を有する信号を運ぶ。第4のリードは、概ね「L」字型である。
[0024]集積回路のダイ用のリードフレームを設けるための方法は、第1のリードに隣接して第2のリードを配置するステップと、第2のリードに隣接して第3のリードを配置するステップと、第3のリードに隣接して第4のリードを配置するステップと、第4のリードの第1端を、第1、第2、および第3のリードのうちの少なくとも1つを越えて、第3のリードによって画成される経路の方向に延ばすステップと、を含む。
[0025]他の特徴では、上記方法は、第1の極性を有する信号を運ぶための第1のリード、第2の極性を有する信号を運ぶための第2のリード、第2の極性を有する信号を運ぶための第3のリード、および第1の極性を有する信号を運ぶための第4のリードを使用するステップを含み、第1および第2の極性は、逆極性である。リードフレームの第1および第2のリード、ならびに第3および第4のリードは、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。上記方法は、第1、第2、第3および第4のリードを集積回路のダイから少なくとも第1の距離の間隔をあけるステップと、第5および第6のリードを集積回路のダイから第2の距離の間隔をあけて配置するステップと、を含む。第1の距離は、第2の距離よりも長い。
[0026]他の特徴では、上記方法は、第1の速度を有する信号を運ぶための第5および第6のリードを使用するステップと、第1の速度よりも速い第2の速度を有する信号を運ぶための第1、第2、第3および第4のリードを使用するステップとを含む。第4のリードは、概ね「L」字型である。
[0027]集積回路のダイ用のリードフレームは、導電用の第1の導電手段、第1の導電手段に隣接した導電用の第2の導電手段、第2の導電手段に隣接した導電用の第3の導電手段、および第3の導電手段に隣接した導電用の第4の導電手段を備える。第4の導電手段の第1端は、第1、第2、および第3の導電手段のうちの少なくとも1つを越えて、第3の導電手段によって画成される経路の方向に延びる。
[0028]他の特徴では、第1の導電手段は、第1の極性を有する信号を運び、第2の導電手段は、第2の極性を有する信号を運び、第3の導電手段は、第2の極性を有する信号を運び、第4の導電手段は、第1の極性を有する信号を運び、第1および第2の極性は、逆極性である。リードフレームの各導電手段は、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0029]他の特徴では、第1、第2、第3および第4の導電手段は、集積回路のダイから少なくとも第1の距離だけ間隔をあけられ、リードフレームは、集積回路のダイから第2の距離だけ間隔をあけられた導電用の第5および第6の導電手段を更に備え、第1の距離は、第2の距離よりも長い。第5および第6の導電手段は、第1の速度を有する信号を運び、第1、第2、第3および第4の導電手段は、第1の速度よりも速い第2の速度を有する信号を運ぶ。第4の導電手段は、概ね「L」字型である。
[0030]集積回路のパッケージは、差動信号の送信および受信のうちの少なくとも1つを行う少なくとも4つのパッドを備える集積回路のダイを具備する。リードフレームは、少なくとも4つのリードを備える。少なくとも4つのボンドワイヤは、各リードを各パッドに接続する。少なくとも4つのリードによって運ばれる隣接した信号の1組の極性は、各ボンドワイヤおよび各パッドによって運ばれる隣接した信号の1組の極性と異なる。
[0031]他の特徴では、第1のリードは、第1の極性を有する信号を運び、第2のリードは、第1のリードに隣接し、第2の極性を有する信号を運び、第3のリードは、第2のリードに隣接し、第2の極性を有する信号を運び、第4のリードは、第3のリードに隣接し、第1の極性を有する信号を運ぶ。第1のパッドは、第1の極性を有する信号を運び、第2のパッドは、第1のパッドに隣接し、第2の極性を有する信号を運び、第3のパッドは、第2のパッドに隣接し、第1の極性を有する信号を運び、第4のパッドは、第3のパッドに隣接し、第2の極性を有する信号を運び、第1および第2の極性は、逆極性である。リードフレームの各リードは、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0032]他の特徴では、4つのリードは、集積回路のダイから少なくとも第1の距離の間隔をあけられ、リードフレームは、集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備える。第1の距離は、第2の距離よりも長い。第5および第6のボンドワイヤは、第5および第6のリードを第5および第6のパッドに接続する。第1、第2、第3および第4のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第2の長さを有し、第2の長さは、第1の長さよりも短い。第5および第6のリードは、第1の速度を有する信号を運び、4つのリードは、第1の速度よりも速い第2の速度を有する信号を運ぶ。
[0033]他の特徴では、集積回路のパッケージは、高速の並直列変換器/直並列変換器を備える。
[0034]他の特徴では、ネットワークインタフェースが、集積回路のパッケージを備える。ネットワークインタフェースは、1ギガビット毎秒よりも速い速度においてイーサネット準拠である。第5のパッドは、集積回路のダイ上に配置される。第1のボンドワイヤは、第1のリードと集積回路のダイの第1のパッドおよび第5のパッドそれぞれとの間で、組み合わされて接続された第1および第2のボンドワイヤを備える。第1、第2、第3および第4のボンドワイヤは、各々、第1および第2の組み合わされたボンドワイヤを備える。
[0035]集積回路のパッケージを形成する方法は、差動信号の送信および受信のうちの少なくとも1つを行う少なくとも4つのパッドを備える集積回路のダイを設けるステップと、少なくとも4つのリードを備えるリードフレームを使用して送信および受信の差動信号を集積回路のダイに接続するステップと、少なくとも4つのボンドワイヤを使用して各リードを各パッドに接続するステップとを含み、少なくとも4つのリードによって運ばれる隣接した信号の1組の極性は、各ボンドワイヤおよび各パッドによって運ばれる隣接した信号の1組の極性とは異なる。
[0036]他の特徴では、第1のリードは、第1の極性を有する信号を運び、第2のリードは、第1のリードに隣接し、第2の極性を有する信号を運び、第3のリードは、第2のリードに隣接し、第2の極性を有する信号を運び、第4のリードは、第3のリードに隣接し、第1の極性を有する信号を運ぶ。第1のパッドは、第1の極性を有する信号を運び、第2のパッドは、第1のパッドに隣接し、第2の極性を有する信号を運び、第3のパッドは、第2のパッドに隣接し、第1の極性を有する信号を運び、第4のパッドは、第3のパッドに隣接し、第2の極性を有する信号を運ぶ。第1および第2の極性は、逆極性である。リードフレームの各リードは、高速の差動信号を運ぶ。高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0037]他の特徴では、上記方法は、4つのリードを集積回路のダイから少なくとも第1の距離の間隔をあけて設けるステップと、第5および第6のリードを集積回路のダイから第2の距離の間隔をあけて設けるステップとを含み、第1の距離は、第2の距離よりも長い。上記方法は、第5および第6のリードを設けるステップと、第5および第6のパッドを集積回路のダイ上に設けるステップと、第5および第6のボンドワイヤを使用して第5および第6のリードを第5および第6のパッドに接続するステップと、を含む。第1、第2、第3および第4のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第2の長さを有し、第2の長さは、第1の長さよりも短い。第5および第6のリードは、第1の速度を有する信号を運ぶ。4つのリードは、第1の速度よりも速い第2の速度を有する信号を運ぶ。上記方法は、第5のパッドを集積回路のダイ上に設けるステップを含む。第1のボンドワイヤは、第1のリードと集積回路のダイの第1のパッドおよび第5のパッドそれぞれとの間で組み合わされて接続された第1および第2のボンドワイヤを備える。方法は、第1、第2、第3および第4のボンドワイヤの各々に、第1および第2の組み合わされたボンドワイヤを使用するステップを含む。
[0038]集積回路のパッケージは、差動信号の送信および受信のうちの少なくとも1つを行う、接続表面を設けるための少なくとも4つの接続手段と、導電用の少なくとも4つの導電手段を備えるリードフレームと、各リードを各パッドに接続するための少なくとも4つのワイヤ手段とを備える機能を提供するための集積回路のダイ手段を具備し、少なくとも4つの導電手段によって運ばれる隣接した信号の1組の極性は、ワイヤ手段および接続手段によって運ばれる隣接した信号の1組の極性とは異なる。
[0039]他の特徴では、4つの導電手段のうちの第1の手段は、第1の極性を有する信号を運び、4つの導電手段のうちの第2の手段は、4つの導電手段のうちの第1の手段に隣接し、第2の極性を有する信号を運び、4つの導電手段のうちの第3の手段は、4つの導電手段のうちの第2の手段に隣接し、第2の極性を有する信号を運び、4つの導電手段のうちの第4の手段は、4つの導電手段のうちの第3の手段に隣接し、第1の極性を有する信号を運ぶ。4つの接続手段のうちの第1の手段は、第1の極性を有する信号を運び、4つの接続手段のうちの第2の手段は、4つの接続手段のうちの第1の手段に隣接し、第2の極性を有する信号を運び、4つの接続手段のうちの第3の手段は、4つの接続手段のうちの第2の手段に隣接し、第1の極性を有する信号を運び、4つの接続手段のうちの第4の手段は、4つの接続手段のうちの第3の手段に隣接し、第2の極性を有する信号を運び、第1および第2の極性は、逆極性である。リードフレームの導電手段は、高速の差動信号を運ぶ。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。4つの導電手段は、集積回路のダイから少なくとも第1の距離の間隔をあけられ、リードフレームは、集積回路のダイ手段から第2の距離の間隔をあけられた導電用の第5および第6の導電手段を更に備え、第1の距離は、第2の距離よりも長い。
[0040]他の特徴では、第5および第6のワイヤ手段は、第5および第6の導電手段を第5および第6の接続手段に接続する。第1、第2、第3および第4のワイヤ手段は、第1の長さを有し、第5および第6のワイヤ手段は、第2の長さを有する。第2の長さは、第1の長さよりも短い。第5および第6の導電手段は、第1の速度を有する信号を運ぶ。4つの導電手段は、第1の速度よりも速い第2の速度を有する信号を運ぶ。
[0041]他の特徴では、集積回路のパッケージは、信号を直列化および非直列化するための高速の並直列変換器/直並列変換器手段を含む。
[0042]他の特徴では、ネットワークインタフェースが、集積回路のパッケージを備える。ネットワークインタフェースは、1ギガビット毎秒よりも速い速度においてイーサネット準拠である。
[0043]他の特徴では、第5の接続手段は、集積回路のダイ上に接続表面を設ける。第1のワイヤ手段は、第1の導電手段と、集積回路のダイ手段の第1の接続手段および第5の接続手段それぞれとの間で組み合わされ接続された、第1および第2の組み合わされたワイヤ手段を備える。第1、第2、第3および第4のワイヤ手段は、各々、第1および第2の組み合わされたワイヤ手段を備える。
[0044]更に他の特徴では、集積回路のパッケージは、ハードディスクドライブ、デジタル多用途ディスク、セットトップボックス、車両制御システム、携帯電話および/またはメディアプレーヤに実装される。
[0045]集積回路のパッケージは、N個の隣接したパッドを備える集積回路のダイを具備し、Nは3よりも大きい整数である。リードフレームは、第1および第2のリードを含むリードの第1の対、ならびに第3および第4のリードを含むリードの第2の対を備える。第1、第2、第3および第4のリードは、集積回路のダイから間隔をあけられた第1端および集積回路のダイに隣接した第2端を含む。リードの第1および第2の対は、差動信号を運ぶ。リードの第2の対の第3のリードは、第1の極性を有し、リードの第2の対の第4のリードは、第2の極性を有する。第3のリードは、第1端において第4のリードの一方の側に配置され、第2端において第4のリードの反対側に配置される。N個の接続部は、リードの第1および第2の対の第2端をN個の隣接したパッドに接続する。
[0046]他の特徴では、N個の接続部は、N本のボンドワイヤを備える。第3のリードは、第4のリードと交差する。第4のリードは区分化され、第1および第2のセグメントと、第3のリードを越えて第1および第2のセグメントを接続するボンドワイヤとを備える。第3のリードの第2端は、第2のリードの第2端と第4のリードの第2端の間に配置される。第4のリードの第2端は、第3のリードの第2端と第2のリードの第2端の間に配置される。第3のリードは、第1のセクション、第2のセクション、ならびに第1および第2のセクションを接続する中間セクションを備える。第1のセクションは、第4のリードの第1のセグメントと同一直線上にあり、第2のセクションは、第2のセグメントと同一直線上にある。リードフレームのリードの第1および第2の対は、高速の差動信号を運ぶ。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0047]他の特徴では、リードの第1および第2の対の第2端は、集積回路のダイから少なくとも第1の距離の間隔をあけられ、リードフレームは、集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備え、第1の距離は、第2の距離よりも長い。第5および第6のボンドワイヤは、第5および第6のリードを第5および第6のパッドに接続する。N本のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第1の長さよりも短い第2の長さを有する。第5および第6のリードは、第1の速度を有する信号を運ぶ。リードの第1および第2の対は、第1の速度よりも速い第2の速度を有する信号を運ぶ。
[0048]他の特徴では、並直列変換器/直並列変換器(SERDES)モジュールは、N個のパッドに通じる。ネットワークインタフェースは、集積回路のパッケージを備える。ネットワークインタフェースはイーサネット準拠であり、1ギガビット毎秒よりも速い速度で動作する。N本のボンドワイヤのうちの少なくとも1本は、リードの第1および第2の対のうちの1つと集積回路のダイのN個のパッドのうちの1つとの間で組み合わされて接続された第1および第2のボンドワイヤを備える。
[0049]集積回路のパッケージを形成する方法は、N個の隣接したパッドを集積回路のダイ上に設けるステップであって、Nは3よりも大きい整数であるステップと、第1および第2のリードを含むリードの第1の対、ならびに第3および第4のリードを含むリードの第2の対を備えるリードフレームを設けるステップであって、第1、第2、第3および第4のリードは、集積回路のダイから間隔をあけられた第1端および集積回路のダイに隣接した第2端を含むステップと、差動信号を運ぶためにリードの第1および第2の対を使用するステップであって、リードの第2の対の第3のリードは第1の極性を有し、リードの第2の対の第4のリードは第2の極性を有するステップと、第3のリードを、第1端において第4のリードの一方の側に配置し、第2端において第4のリードの反対側に配置するステップと、リードの第1および第2の対の第2端をN個の隣接したパッドに接続するステップとを含む。
[0050]他の特徴では、上記方法は、N本のボンドワイヤを使用してリードの第1および第2の対の第2の各端を接続するステップを含む。第3のリードは、第4のリードと交差する。第4のリードは区分化され、第1および第2のセグメントと、第3のリードを越えて第1および第2のセグメントを接続するボンドワイヤとを備える。第3のリードの第2端は、第2のリードの第2端と第4のリードの第2端の間に配置される。
[0051]他の特徴では、第4のリードの第2端は、第3のリードの第2端と第2のリードの第2端の間に配置される。第3のリードは、第1のセクション、第2のセクション、ならびに第1および第2のセクションを接続する中間セクションを備える。第1のセクションは、第4のリードの第1のセグメントと同一直線上にあり、第2のセクションは、第2のセグメントと同一直線上にある。リードフレームのリードの第1および第2の対は、高速の差動信号を運ぶ。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0052]他の特徴では、上記方法は、リードの第1および第2の対の第2端を集積回路のダイから少なくとも第1の距離の間隔をあけて設けるステップを含み、リードフレームは、集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備え、第1の距離は、第2の距離よりも長い。
[0053]他の特徴では、上記方法は、第5および第6のリードを設け、第5および第6のパッドを集積回路のダイ上に設けるステップと、第5および第6のリードを第5および第6のパッドに接続するために第5および第6のボンドワイヤを使用するステップとを含み、N本のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第1の長さよりも短い第2の長さを有する。
[0054]他の特徴では、上記方法は、第1の速度を有する信号を運ぶために第5および第6のリードを使用するステップと、第1の速度よりも速い第2の速度を有する信号を運ぶためにリードの第1および第2の対を使用するステップとを含む。集積回路のダイは、N個のパッドに通じる並直列変換器/直並列変換器(SERDES)モジュールを含む。集積回路のダイは、イーサネット準拠であり1ギガビット毎秒よりも速い速度で動作するネットワークインタフェースを実現する。
[0055]他の特徴では、N本のボンドワイヤのうちの少なくとも1本は、リードの第1および第2の対のうちの1つと、集積回路のダイのN個のパッドのうちの1つとの間で組み合わされて接続された、第1および第2のボンドワイヤを備える。
[0056]集積回路のパッケージは、N個の隣接したパッドを備える集積回路のダイを具備し、Nは3よりも大きい整数である。基板は、第1および第2の配線を含む配線(traces)の第1の対、および第3および第4の配線を含む配線の第2の対を備える。第1、第2、第3および第4の配線は、集積回路のダイから間隔をあけられた第1端、および集積回路のダイに隣接した第2端を含む。配線の第1および第2の対は、差動信号を運ぶ。配線の第2の対の第3の配線は、第1の極性を有し、配線の第2の対の第4の配線は、第2の極性を有する。第3の配線は、第1端において第4の配線の一方の側に配置され、第2端において第4の配線の反対側に配置される。N個の接続部は、個別に、第2端をN個のパッドに接続する。
[0057]他の特徴では、N個の接続部は、第2端をN個のパッドに接続するN本のボンドワイヤを備える。第3の配線は、第4の配線と交差する。第4の配線は区分化される。第4の配線は、第1および第2のセグメント、基板を貫通し第1のセグメントに通じる第1のビア、基板を貫通し第2のセグメントに通じる第2のビア、ならびに基板の反対側で第1および第2のビアに通じる配線を備える。第3の配線の第2端は、第4の配線の第2端と第2の配線の第2端の間に配置される。
[0058]他の特徴では、第4の配線の第2端は、第3の配線の第2端と第2の配線の第2端の間に配置される。第3の配線は、第1のセクション、第2のセクション、ならびに第1および第2のセクションを接続する中間クロスオーバーセクション(crossover section)を備える。第1のセクションは、第1のセグメントと同一直線上にあり、第2のセクションは、第2のセグメントと同一直線上にある。基板の配線の第1および第2の対は、高速の差動信号を運ぶ。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。配線の第1および第2の対の第2端は、集積回路のダイから少なくとも第1の距離の間隔をあけられ、基板は、集積回路のダイから第2の距離の間隔をあけられた第5および第6の配線を更に備え、第1の距離は、第2の距離よりも長い。第5および第6のボンドワイヤは、第5および第6の配線を第5および第6のパッドに接続する。N本のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第1の長さよりも短い第2の長さを有する。
[0059]他の特徴では、第5および第6の配線は、第1の速度を有する信号を運び、配線の第1および第2の対は、第1の速度よりも速い第2の速度を有する信号を運ぶ。並直列変換器/直並列変換器(SERDES)モジュールは、N個のパッドに通じる。ネットワークインタフェースは、集積回路のパッケージを備える。ネットワークインタフェースは、イーサネット準拠であり、1ギガビット毎秒よりも速い速度で動作する。N本のボンドワイヤのうちの少なくとも1本は、第1、第2、第3および第4の配線のうちの少なくとも1つと、集積回路のダイのN個のパッドのうちの少なくとも1つとの間で組み合わされて接続された第1および第2のボンドワイヤを備える。
[0060]他の特徴では、基板は、第1の導電面を含む。第4の配線は、第1および第2の配線セグメントと、基板を貫通して第1の導電面に至り、第1のセグメントに通じる第1のビアと、基板を貫通して第1の導電面に至り、第2のセグメントに通じる第2のビアと、第1の導電面と同一平面上にあり、それから分離され、第1および第2のビアに通じるジャンパとを備える。第1の導電面は、接地平面、信号平面および電源平面のうちの1つを含む。
[0061]集積回路のパッケージを形成する方法は、N個の隣接したパッドを集積回路のダイ上に設けるステップであって、Nは3よりも大きい整数であるステップと、第1および第2の配線を含む配線の第1の対、ならびに第3および第4の配線を含む配線の第2の対を備える基板を設けるステップと、を含む。第1、第2、第3および第4の配線は、集積回路のダイから間隔をあけられた第1端、および集積回路のダイに隣接した第2端を含む。配線の第1および第2の対は、差動信号を運ぶ。配線の第2の対の第3の配線は、第1の極性を有し、配線の第2の対の第4の配線は、第2の極性を有する。第3の配線は、第1端において第4の配線の一方の側に配置され、第2端において第4の配線の反対側に配置される。上記方法は、個別に、第2端をN個のパッドに接続するステップを含む。
[0062]他の特徴では、方法は、第2端をN個のパッドに接続するためにN本のボンドワイヤを使用するステップを含む。第3の配線は、第4の配線と交差する。第4の配線は区分化される。第4の配線は、第1および第2のセグメント、基板を貫通し第1のセグメントに通じる第1のビア、基板を貫通し第2のセグメントに通じる第2のビア、ならびに基板の反対側で第1および第2のビアに通じる配線を備える。
[0063]他の特徴では、第3の配線の第2端は、第4の配線の第2端と第2の配線の第2端の間に配置される。第4の配線の第2端は、第3の配線の第2端と第2の配線の第2端の間に配置される。第3の配線は、第1のセクション、第2のセクション、ならびに第1および第2のセクションを接続する中間クロスオーバーセクションを備える。第1のセクションは、第1のセグメントと同一直線上にあり、第2のセクションは、第2のセグメントと同一直線上にある。基板の配線の第1および第2の対は、高速の差動信号を運ぶ。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。
[0064]他の特徴では、上記方法は、配線の第1および第2の対の第2端を集積回路のダイから少なくとも第1の距離の間隔をあけて設けるステップと、集積回路のダイから第2の距離の間隔をあけられた第5および第6の配線を設けるステップとを含み、第1の距離は、第2の距離よりも長い。
[0065]他の特徴では、上記方法は、第5および第6の配線を設けるステップと、第5および第6のパッドを集積回路のダイ上に設けるステップと、第5および第6の配線を第5および第6のパッドに接続する第5および第6のボンドワイヤを使用するステップとを含み、N本のボンドワイヤは、第1の長さを有し、第5および第6のボンドワイヤは、第1の長さよりも短い第2の長さを有する。
[0066]他の特徴では、上記方法は、第1の速度を有する信号を運ぶために第5および第6の配線を使用するステップと、第1の速度よりも速い第2の速度を有する信号を運ぶために配線の第1および第2の対を使用するステップと、を含む。上記方法は、並直列変換器/直並列変換器(SERDES)モジュールをN個のパッドに接続するステップを含む。
[0067]他の特徴では、上記方法は、イーサネット準拠であり1ギガビット毎秒よりも速い速度で動作するネットワークインタフェースを、集積回路のダイ上に実装するステップを含む。N本のボンドワイヤのうちの少なくとも1本は、第1、第2、第3および第4の配線のうちの少なくとも1つと、集積回路のダイのN個のパッドのうちの少なくとも1つとの間で組み合わされて接続された第1および第2のボンドワイヤを備える。基板は、第1の導電面を含み、第4の配線は、第1および第2の配線セグメントと、基板を貫通して第1の導電面に至り、第1のセグメントに通じる第1のビアと、基板を貫通して第1の導電面に至り、第2のセグメントに通じる第2のビアと、第1の導電面と同一平面上にあり、第1の導電面から分離され、第1および第2のビアに通じるジャンパとを備える。第1の導電面は、接地平面、信号平面および電源平面のうちの1つを含む。
[0068]集積回路のパッケージは、N個のパッドを備える集積回路のダイを具備し、Nは1よりも大きい整数である。リードフレームは、N本の隣接したリードを備える。N個の接続部は、個別に、N本のリードをそれぞれN個のパッドに接続する。第1の材料は、絶縁層および導電層を備え、絶縁層は、リードフレームのN本のリード上に付着して配置される。
[0069]他の特徴では、N個の接続部は、N本のボンドワイヤを備える。第1の材料は、間隔をあけられた複数の穿孔を備える。パッケージング材料は、集積回路のダイ、第1の材料、リードフレーム、およびN本のボンドワイヤと接触する。N本のリードは、第1、第2、第3および第4のリードを備える。第1および第2のリード、ならびに第3および第4のリードは、第1の距離の間隔をあけられ、第2および第3のリードは、第1の距離とは異なる第2の距離の間隔をあけられる。リードフレームの第1および第2のリード、ならびに第3および第4のリードは、高速の差動信号を運ぶ。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。リードフレームは、第4のリードから第3の距離の間隔をあけられた第5のリードを更に備える。第3の距離は、第1および第2の距離とは異なる。第6のリードは、第5のリードから第4の距離の間隔をあけられる。第4の距離は、第1の距離とは異なる。第5および第6のリードは、制御信号を運ぶ。
[0070]他の特徴では、並直列変換器/直並列変換器(SERDES)モジュールは、第1、第2、第3および第4のパッドに通じる。N個のパッドは、第1、第2、第3および第4のパッドを含み、集積回路のダイの第1および第2のパッドは、SERDESモジュールの差動送信信号に関連し、集積回路のダイの第3および第4のパッドは、SERDESモジュールの差動受信信号に関連する。ネットワークインタフェースは、集積回路のパッケージを備える。ネットワークインタフェースは、イーサネット準拠であり、1ギガビット毎秒よりも速い速度で動作する。第1の距離は、第2の距離よりも短い。
[0071]他の特徴では、第5のリードは、第2のリードと第3のリードとの間に配置され、基準電位に通じる。第1の材料は、導電性テープを備える。
[0072]他の特徴では、N本の隣接したリードは、第1および第2のリードを備えるリードの第1の対、ならびに第3および第4のリードを備えるリードの第2の対を具備し、第1、第2、第3および第4のリードは、集積回路のダイから間隔をあけられた第1端、および集積回路のダイに隣接した第2端を含む。リードの第1および第2の対は、差動信号を運ぶ。リードの第2の対の第3のリードは、第1の極性を有し、リードの第2の対の第4のリードは、第2の極性を有する。第3のリードは、第1端において第4のリードの一方の側に配置され、第2端において第4のリードの反対側に配置される。
[0073]集積回路のパッケージを形成する方法は、N個のパッドを備える集積回路のダイを設けるステップであって、Nは1よりも大きい整数であるステップと、N本の隣接したリードを備えるリードフレームを設けるステップと、N本のリードをN個のパッドにそれぞれ個別に接続するステップと、導電層および絶縁層を備える第1の材料をリードフレームのN本のリード上に付着して配置するステップとを含む。
[0074]他の特徴では、個別に接続するステップは、N本のボンドワイヤを使用するステップを含む。第1の材料は、間隔をあけられた複数の穿孔を備える。上記方法は、集積回路のダイ、第1の材料、リードフレームおよびN本のボンドワイヤをパッケージング材料中に実装するステップを含む。N本のリードは、第1、第2、第3および第4のリードを備える。
[0075]他の特徴では、上記方法は、第1および第2のリード、ならびに第3および第4のリードを第1の距離の間隔をあけるステップと、第2および第3のリードを第1の距離とは異なる第2の距離の間隔をあけるステップとを含む。上記方法は、リードフレームの第1および第2のリード、ならびに第3および第4のリードを使用して高速の差動信号を運ぶステップを含む。高速の差動信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する。リードフレームは、第5のリードを更に備え、第5のリードを第4のリードから第3の距離の間隔をあけるステップを更に含む。第3の距離は、第1および第2の距離とは異なる。
[0076]他の特徴では、上記方法は、第6のリードを設けるステップと、第6のリードを第5のリードから第4の距離の間隔をあけるステップとを含み、第4の距離は、第1の距離とは異なる。上記方法は、第5および第6のリードを使用して制御信号を運ぶステップを含む。上記方法は、並直列変換器/直並列変換器(SERDES)モジュールを第1、第2、第3および第4のパッドに結合するステップを含む。
[0077]他の特徴では、N個のパッドには、第1、第2、第3および第4のパッドが含まれ、上記方法は、集積回路のダイの第1および第2のパッドを、SERDESモジュールの差動送信信号に関連づけるステップと、集積回路のダイの第3および第4のパッドを、SERDESモジュールの差動受信信号に関連づけるステップとを含む。方法は、集積回路のパッケージを使用してネットワークインタフェースを実現するステップを含む。ネットワークインタフェースは、イーサネット準拠であり、ネットワークインタフェースを1ギガビット毎秒よりも速い速度で動作させるステップを更に含む。
[0078]他の特徴では、第1の距離は、第2の距離よりも短い。上記方法は、第2のリードと第3のリードとの間に第5のリードを配置するステップと、第5のリードを基準電位に接続するステップとを含む。第1の材料は、導電性テープを備える。
[0079]本発明の適用範囲の更なる領域は、以下の詳細な説明から明白になるであろう。詳細な説明および具体的な例は、本発明の好ましい実施形態を示すが、例示することだけを意図し、本発明の範囲を限定することを意図していないことを理解されたい。
[0080]本発明は、詳細な説明および各添付図から、より完全に理解されよう。
好ましい実施形態の詳細な記述
[00111]好ましい実施形態の以下の記述は、本質的には単なる例示的なものであり、本発明、その用途、または使用を限定する意図は決してない。明確にするために、同じ参照番号は、各図面において同様の要素を特定するのに使用されることになる。
[00112]本発明は、高速で動作する差動ラインの対結合を低減する。図4を参照すると、差動信号対は、リードフレームのリードおよびボンドワイヤによって、本発明の一実装の形態によるICのパッドに接続される。リードフレーム100は、リード104−1Aおよび104−2Bの第1の対、ならびにリード104−2Aおよび104−2Bの第2の対(まとめてリード104)を含むリード104の一以上の組102を備える。リード104−1Aは、リード104−1Bに隣接して配置され、リード104−1Bは、リード104−2Aに隣接して配置され、リード104−2Aは、リード104−2Bに隣接して配置される。
[00113]それぞれ、リード104−1Aは、第1の極性を有する信号を運び、リード104−1Bは、第2の極性を有する信号を運び、リード104−2Aは、第2の極性を有する信号を運び、リード104−2Bは、第1の極性を有する信号を運ぶ。IC110に近いリード104の部分108は、概ね互いに平行である。リード104−2Bなど、リード104のうちの少なくとも1つのリードの端109は、リード104の他のリードよりも長く延びる。リードのうちの少なくとも1つのリード104−2Aは、また、リード104−2Aなど隣接したリードの方向に延びる。実装形態によっては、各リードのうちの少なくとも1つのリード104−2Bは、図4示すように、隣接したリード104−2Aによって画成される平行な経路110へと延びる。実装形態によっては、少なくとも1つのリード104−2Bは、概ね「L」字型構成である。
[00114]ボンドワイヤ114−1A、114−1B、114−2Aおよび114−2Bは、リード104−1A、104−1B、104−2Aおよび104−2Bを、それぞれパッド116−1A、116−1B、116−2Bおよび116−2Aに接続する。したがって、パッド116−1A、116−1B、116−2Aおよび116−2Bは、それぞれ第1の極性、第2の極性、第1の極性および第2の極性に接続される。すなわち、ボンドワイヤ114−2Aおよび114−2Bの位置決めは、リード114−2Aおよび104−2Bの位置決めに対して反転される。図4に示されるパッケージング構成の結果、たとえば120および122における対の間の結合は、部分的に相殺されるために、低減される。リードフレームには、図4に点線で表されたリードと同様のリードの1つまたは複数の組が含まれ得る。
[00115]次に図5を参照する。結合は低減されるが、リードフレームの各リードは、通常ボンドワイヤよりも長いために、結合の相殺は完全ではない。相殺を改善するために、本発明のいくつかの実装形態によるパッケージングは、制御信号および/またはステータス信号など、ただしそれだけに限定されない、より低速の信号を運ぶリードよりも短い高速リードを使用する。リードフレーム150には、高速リード102−1および102−2の一以上の組、ならびに低速リード152の一以上の組が含まれ得る。高速リード102−1および102−2は、IC110から少なくとも距離Hの間隔をあけられた端156−1および156−2を有するが、低速リードはIC110から距離Lの間隔をあけられており、H>Lである。低速リード152は、高速リード102−1および102−2よりも長く延びる。より短い高速リード102−1および102−2は、結合の相殺を改善する傾向がある。低速リード152はより長いため、より短いボンドワイヤしか必要とせず、これにより、ボンドワイヤの費用を低減する傾向がある。
[00116]図6Aおよび6Bを参照すると、差動信号対は、リードフレームのリードおよび2つ以上の組み合わされたボンドワイヤによって、ICのパッドに接続される。リードフレーム200は、リード204−1Aおよび204−1Bの第1の対、ならびにリード204−2Aおよび204−2Bの第2の対(まとめてリード204)を含む1組のリード202を備える。リード204−1Aは、リード204−1Bに隣接して配置され、リード204−1Bは、リード204−2Aに隣接して配置され、リード204−2Aは、リード204−2Bに隣接して配置される。
[00117]それぞれ、リード204−1Aは、第1の極性を有する信号を運び、リード204−1Bは、第2の極性を有する信号を運び、リード204−2Aは、第2の極性を有する信号を運び、リード204−2Bは、第1の極性を有する信号を運ぶ。IC210に近いリード204の端部は、概ね互いに平行である。リード204−2Bなど、リード204のうちの少なくとも1つのリードは、リード204の他のリードよりも長く延びる。リード204のうちの少なくとも1つのリードはまた、リード202−Aなど隣接したリードの方向に延びる。実装形態によっては、図6Aに示すように、リード204のうちの少なくとも1つのリードは、隣接したリード204によって画成される平行な経路へと延びる。高速リードおよび/または低速リードの追加の組を使用することができる。
[00118]ボンドワイヤ214−1A1および214−1A2、214−1B1、214−1B2、214−2A1、214−2A2、ならびに214−2B1および214−2B2(まとめてボンドワイヤ214)は、リード204−1A、204−1B、204−2Aおよび204−2Bを、それぞれパッド216−1A1および216−1A2、216−1B1および216−1B2、216−2A1および216−2A2、ならびに216−2B1および216−2B2に接続する。したがって、パッド216−1A1および216−1A2、216−1B1および216−1B2、216−2A1および216−2A2、ならびに216−2B1および216−2B2(まとめてパッド216)は、それぞれ第1の極性、第2の極性、第1の極性および第2の極性に接続される。ボンドワイヤ214の端は、間隔をあけた関係および/またはオーバーラップする関係でリード204に取り付けられてもよい。パッド216は、外部ビアおよび/または内部ビアおよび/または配線230によって共に接続されてもよい。
[00119]組み合わされたボンドワイヤ214の利点には、増大したボンドワイヤのキャパシタンスが含まれる。組み合わされたボンドワイヤ214間のボンドワイヤの結合は増大させられる。単位長当たりのボンドワイヤのキャパシタンスは、単位長当たりのリードフレームのキャパシタンスにより近い。組み合わされたボンドワイヤ214はまた、ボンドワイヤの単位長当たり、より低いインダクタンスを有する。また、正極ピンと負極ピンの間では、信号ピンの対は、より低い純伝送線路インピーダンス(net lower transmission line impedance)になる。また、組み合わされたボンドワイヤのリードフレームへの整合特性が改善されるので、結合の相殺が改善される。
[00120]図7を参照すると、集積回路のダイ300は、本発明による差動の送受信対上の信号を受け取る並直列変換器/直並列変換器(SERDES)モジュール301を含む。実装形態によっては、SERDESモジュール301の高速の差動対は、1Gb/s以上の速度で動作する。
[00121]図8を参照すると、ネットワークインタフェースIC350は、本発明による高速パッケージングを使用する差動対を含む。実装形態によっては、ネットワークインタフェースの高速の差動対は、1Gb/s以上の速度で動作する。実装形態によっては、ネットワークインタフェースの高速の差動対は、10Gb/s以上の速度で動作する。実装形態によっては、ネットワークインタフェースは、物理層デバイス(PHY)を備える。他の実装形態では、ネットワークインタフェースは、媒体アクセス制御装置(MAC)を備える。他の実装形態では、ネットワークインタフェースは、1Gb/sおよび10Gb/sのイーサネットプロトコルに準拠している。
[00122]図9A〜9Gを参照すると、本発明の様々な例示的な実装形態が示してある。図9Aを参照すると、本発明はハードディスクドライブ400において実施することができる。本発明は、全体的に図9Aにおいて402で特定される信号処理回路および/または制御回路の一方または両方を実施してもよい。実装形態によっては、HDD400内の信号処理回路および/または制御回路402、ならびに/または他の回路(図示せず)は、データを処理し、符号化および/または暗号化を実行し、計算を実行し、ならびに/または磁気記憶媒体406との間で出力および/または受取が行われるデータをフォーマット化してもよい。
[00123]HDD400は、コンピュータなどのホスト装置(図示せず)、携帯型情報端末などのモバイルコンピューティング装置、携帯電話、メディアプレーヤまたはMP3プレーヤなど、および/または、他の装置に、一以上の有線または無線の通信リンク408を介して通じていてもよい。HDD400は、ランダムアクセスメモリ(RAM)、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、読取り専用メモリ(ROM)、および/または他の適当な電子データ記憶装置などのメモリ409に接続されてもよい。
[00124]図9Bを参照すると、本発明は、デジタル多用途ディスク(DVD)ドライブ410において実施することができる。本発明は、全体的に図9Bにおいて492で特定される信号処理回路および/または制御回路の一方または両方、および/またはDVDドライブ410のマスデータ記憶装置を実施してもよい。DVD410における信号処理回路および/または制御回路412、ならびに/または他の回路(図示せず)は、データを処理し、符号化および/または暗号化を実行し、計算を実行し、ならびに/または光学記憶媒体416との間で読取りおよび/または書込みがなされるデータをフォーマット化してもよい。実装形態によっては、DVD410における信号処理回路および/または制御回路412、ならびに/または他の回路(図示せず)は、符号化および/または復号化などの他の機能、ならびに/またはDVDドライブに関連した他のどんな信号処理機能をも実行することができる。
[00125]DVDドライブ410は、コンピュータ、テレビジョン、あるいは他の装置などの出力装置(図示せず)に一以上の有線または無線の通信リンク417を介して通じてもよい。DVD410は、データを不揮発性の形で記憶するマスデータ記憶装置418に通じてもよい。マスデータ記憶装置418には、ハードディスクドライブ(HDD)が含まれ得る。HDDは、図9Aに示された構成を有してもよい。HDDは、直径がほぼ1.8インチよりも小さい一以上のプラッタを含むミニHDDでもよい。DVD410は、RAM、ROM、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、および/または他の適当な電子データ記憶装置などのメモリ419に接続されてもよい。
[00126]図9Cを参照すると、本発明は、高精細度テレビジョン(HDTV)420において実施することができる。本発明は、全体的に図9Eにおいて422で特定される信号処理回路および/または制御回路の一方または両方、WLANインタフェース、ならびに/またはHDTV420のマスデータ記憶装置を実施してもよい。HDTV420は、有線または無線のどちらかのフォーマットでHDTV入力信号を受け取り、表示装置426用のHDTV出力信号を発生する。実装形態によっては、HDTV420の信号処理回路および/または制御回路422、ならびに/または他の回路(図示せず)は、データを処理し、符号化および/または暗号化を実行し、計算を実行し、データをフォーマット化し、ならびに/または要求されることのある他のどんなタイプのHDTV処理を実行してもよい。
[00127]HDTV420は、光学および/または磁気記憶装置など不揮発性の形でデータを記憶するマスデータ記憶装置427に通じてもよい。少なくとも1つのHDDは、図9Aに示された構成を有してもよく、および/または少なくとも1つのDVDは、図9Bに示された構成を有してもよい。HDDは、直径がほぼ1.8インチよりも小さい一以上のプラッタを含むミニHDDでもよい。HDTV420は、RAM、ROM、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、および/または他の適当な電子データ記憶装置などのメモリ428に接続されてもよい。HDTV420はまた、WLANネットワークインタフェース429を介するWLANとの接続をサポートしてもよい。
[00128]図9Dを参照すると、本発明は、車両430の制御システム、車両制御システムのWLANインタフェースおよび/またはマスデータ記憶装置を実施する。実装形態によっては、本発明は、温度センサ、圧力センサ、回転センサ、気流センサなど一以上のセンサ、および/または他のどんな適当なセンサからの入力をも受け取り、ならびに/またはエンジンの運転パラメータ(operating parameters)、変速機の運転パラメータ、および/または他の制御信号など一以上の出力制御信号を生成する、パワートレイン制御システム432を実施する。
[00129]本発明はまた、車両430の他の制御システム440において実施されてもよい。制御システム440は同様に、入力センサ442からの信号を受け取り、および/または制御信号を一以上の出力装置444に出力してもよい。実装形態によっては、制御システム440は、アンチロックブレーキシステム(ABS)、ナビゲーションシステム、テレマティクスシステム、車両テレマティクスシステム、車線逸脱システム、適応走行制御システム、ステレオ、DVD、コンパクトディスクなどの車載用娯楽システムの一部分であってもよい。他の実装形態も企図される。
[00130]パワートレイン制御システム432は、不揮発性の形でデータを記憶するマスデータ記憶装置446に通じてもよい。マスデータ記憶装置446には、光学および/または磁気記憶装置、たとえばハードディスクドライブHDDおよび/またはDVDが含まれ得る。少なくとも1つのHDDは、図9Aに示された構成を有してもよく、および/または少なくとも1つのDVDは、図9Bに示された構成を有してもよい。HDDは、直径がほぼ1.8インチよりも小さい一以上のプラッタを含むミニHDDでもよい。パワートレイン制御システム432は、RAM、ROM、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、および/または他の適当な電子データ記憶装置などのメモリ447に接続されてもよい。パワートレイン制御システム432はまた、WLANネットワークインタフェース448を介するWLANとの接続をサポートしてもよい。制御システム440にはまた、マスデータ記憶装置、メモリおよび/またはWLANインタフェース(すべて図示せず)が含まれ得る。
[00131]図9Eを参照すると、本発明は、セルラーアンテナ(cellular antenna)451が含まれ得る携帯電話450において実施することができる。本発明は、全体的に図9Eにおいて452で特定される信号処理回路および/または制御回路の一方または両方、携帯電話450のWLANインタフェースおよび/またはマスデータ記憶装置を実施することができる。実装形態によっては、携帯電話450は、マイクロホン456、スピーカおよび/またはオーディオ出力ジャックなどのオーディオ出力458、表示装置460および/またはキーパッド、ポインティング装置、音声操作(voice actuation)などの入力装置462、ならびに/または他の入力装置を含む。携帯電話450における信号処理回路および/または制御回路452、ならびに/または他の回路(図示せず)は、データを処理し、符号化および/または暗号化を実行し、計算を実行し、データをフォーマット化し、ならびに/または他の携帯電話機能を実行してもよい。
[00132]携帯電話450は、光学および/または磁気記憶装置、たとえばハードディスクドライブHDDおよび/またはDVDなど、不揮発性の形でデータを記憶するマスデータ記憶装置464に通じてもよい。少なくとも1つのHDDは、図9Aに示された構成を有してもよく、および/または少なくとも1つのDVDは、図9Bに示された構成を有してもよい。HDDは、直径がほぼ1.8インチよりも小さい一以上のプラッタを含むミニHDDでもよい。携帯電話450は、RAM、ROM、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、および/または他の適当な電子データ記憶装置などのメモリ466に接続されてもよい。携帯電話450はまた、WLANネットワークインタフェース468を介するWLANとの接続をサポートしてもよい。
[00133]図9Fを参照すると、本発明は、セットトップボックス480において実施されてもよい。本発明は、全体的に図9Fにおいて484で特定される信号処理回路および/または制御回路の一方または両方、セットトップボックス480のWLANインタフェースおよび/またはマスデータ記憶装置を実施してもよい。セットトップボックス480は、広帯域ソースなどのソースからの信号を受け取り、テレビジョンおよび/またはモニタなどの表示装置488、ならびに/または他のビデオおよび/またはオーディオ出力装置にとって適当な、標準および/または高精細のオーディオ/ビデオ信号を出力する。セットトップボックス480の信号処理回路および/または制御回路484、ならびに/または他の回路(図示せず)は、データを処理し、符号化および/または暗号化を実行し、計算を実行し、データをフォーマット化し、ならびに/または他のどんなセットトップボックス機能を実行してもよい。
[00134]セットトップボックス480は、不揮発性の形でデータを記憶するマスデータ記憶装置490に通じてもよい。マスデータ記憶装置490には、光学および/または磁気記憶装置、たとえばハードディスクドライブHDDおよび/またはDVDが含まれ得る。少なくとも1つのHDDは、図9Aに示された構成を有してもよく、および/または少なくとも1つのDVDは、図9Bに示された構成を有してもよい。HDDは、直径がほぼ1.8インチよりも小さい一以上のプラッタを含むミニHDDでもよい。セットトップボックス480は、RAM、ROM、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、および/または他の適当な電子データ記憶装置などのメモリ494に接続されてもよい。セットトップボックス480はまた、WLANネットワークインタフェース496を介するWLANとの接続をサポートしてもよい。
[0100]図9Fを参照すると、本発明は、メディアプレーヤ500において実施することができる。本発明は、全体的に図9Gにおいて504で特定される信号処理回路および/または制御回路の一方または両方、メディアプレーヤ500のWLANインタフェースおよび/またはマスデータ記憶装置を実施してもよい。実装形態によっては、メディアプレーヤ500は、表示装置507および/またはキーパッド、タッチパッドなどのユーザ入力508を含む。実装形態によっては、メディアプレーヤ500は、通常は、メニュー、ドロップダウンメニュー、アイコン、ならびに/または、表示装置507および/またはユーザ入力508を介するポイントアンドクリックインタフェースを使用するグラフィカルユーザインタフェース(GUI)、を使用してもよい。メディアプレーヤ500は、スピーカおよび/またはオーディオ出力ジャックなどのオーディオ出力509を更に含む。メディアプレーヤ500の信号処理回路および/または制御回路504、ならびに/または他の回路(図示せず)は、データを処理し、符号化および/または暗号化を実行し、計算を実行し、データをフォーマット化し、ならびに/または他のどんなメディアプレーヤ機能を実行してもよい。
[0101]メディアプレーヤ500は、圧縮されたオーディオおよび/またはビデオのコンテンツなどのデータを不揮発性の形で記憶するマスデータ記憶装置510に通じてもよい。実装形態によっては、圧縮されたオーディオファイルには、MP3フォーマット、または他の適当な圧縮されたオーディオおよび/またはビデオフォーマットに準拠したファイルが含まれる。マスデータ記憶装置には、光学および/または磁気記憶装置、たとえばハードディスクドライブHDDおよび/またはDVDが含まれ得る。少なくとも1つのHDDは、図9Aに示された構成を有してもよく、および/または少なくとも1つのDVDは、図9Bに示された構成を有してもよい。HDDは、直径がほぼ1.8インチよりも小さい一以上のプラッタを含むミニHDDでもよい。メディアプレーヤ500は、RAM、ROM、フラッシュメモリなど待ち時間の少ない不揮発性メモリ、および/または他の適当な電子データ記憶装置などのメモリ514に接続されてもよい。メディアプレーヤ500はまた、WLANネットワークインタフェース516を介するWLANとの接続をサポートしてもよい。前述の実装形態に加えて、他の実装形態も企図される。
[0102]図10Aを参照すると、集積回路のダイ611、および不規則に間隔をあけられたリードを有するリードフレーム612を含むパッケージが示してある。リードフレーム612は、リード620−1、620−2、620−3および620−4を含むリードの一以上の組、ならびにリード620−5Aおよび620−5Bの第1の対、ならびにリード620−6Aおよび620−6B(まとめてリード620)の第2の対を備える。
[0103]ボンドワイヤ616−1、616−2、616−3、616−4、616−5Aおよび616−5B、ならびに616−6Aおよび616−6Bは、リード620−1、620−2、620−3、620−4、620−5および620−5B、ならびに620−6Aおよび620−6Bを、それぞれパッド614−1、614−2、614−3、614−4、614−5および614−6、ならびに614−6Aおよび614−6Bに接続する。
[0104]リード620−1、620−2、620−3および620−4は、高速リードにおいて動作するリード620−5Aおよび620−5B、ならびに620−6Aおよび620−6Bよりも低い速度で動作する制御リードでもよい。リード620−5Aおよび620−5B、ならびに620−6Aおよび620−6Bは、差動信号を運んでもよい。各低速リード間の間隔は、dと同じでよい。1対の高速リードにおけるリード間隔は、dと同じでよい。低速リードと高速リードの間隔は、dでよい。高速リードの各対の間隔は、dでよい。結合を増大または低減させるために、間隔d、d、dおよびdは不規則でもよい。たとえば、間隔dは、間隔dよりも小さくてよい。間隔dは、間隔dよりも小さくてよい。
[0105]図10Bを参照すると、不規則に間隔をあけられた各リードおよびアースリードを有するリードフレームを含むパッケージが示してある。リード640は、高速リードの対と対の間に配置され、結合を低減するためにアースなどの基準電位に接続されてもよい。リード640は、集積回路のダイに接続されてもされなくてもよい。理解できるように、図10Aおよび10Bにおけるリードフレームは、前述の他の特徴だけでなく、交差(クロスオーバー)を組み込んでもよい。
[0106]次に図11A〜11Cを参照すると、集積回路のダイ611用のパッケージは、リードフレーム612を含む。導電性テープ650は、リードフレーム612の各リード620の少なくとも一方の側に当てられる。たとえば、導電性テープは、各リードの上側、各リードの下側、または各リードの上側と下側の両方に接続されてもよい。導電性テープはまた、あるリードには当てられ、他のリードには当てられなくてもよい。導電性テープ650は、内部の絶縁用接着剤層654および外部の導電層656を含む。絶縁層654は、各リードの短絡を防止する。絶縁用接着剤層654は、各リード620に接続される。図11Cにおいて、導電性テープ650は、間隔をあけられた穿孔を含み、製造時にパッケージング材料が当該穿孔を介して流れることができるようにしてもよく、それにより強度が増す。導電層656は、磁束を通す接地平面を形成し、それにより結合が低減する。
[0107]図12A〜12Dを参照すると、様々な交差(クロスオーバー)構成が示してある。図12Aおよび12Bにおいて、交差部730は、ボンドワイヤ734によって接続された第1のセクション732−A1および第2のセクション732−A2を含む第1のリード732−Aを含む。第2のリード732−Bは、第1のセクション732−B1、中心セクション732−B2および第2のセクション732−B3を含む。第1のセクション732−B1は、第2のセクション732−A2と同一直線上にある。第2のセクション732−B3は、第1のセクション732−A1と同一直線上にある。中心セクション732−B2は、第1および第2のセクション732−B1および732−B3に対して対角上にある。中心セクション732−B2は、湾曲してもよい。
[0108]図12Cにおいて、交差部750は、ボンドワイヤ754によって接続された第1のセクション752−A1および第2のセクション752−A2を含む第1のリード752−Aを含む。第2のリード752−Bは、第1のセクション752−B1、中心セクション752−B2および第2のセクション752−B3を有する。第1のセクション752−B1は、第2のセクション752−A2と同一直線上にある。第2のセクション752−B3は、第1のセクション752−A1と同一直線上にある。中心セクション752−B2は、第1および第2の直線セクション752−B1および752−B3に対して垂直である。中心セクションは、他の適当な形状でもよい。
[0109]図12Dにおいて、1対のリード760は、第1および第2のリード、762および764を含み、その両方とも第1のセクション(−1と表示)、中心セクション(−2と表示)および第2のセクション(−3と表示)を有する。少なくとも1つのリードの中心セクションは、下側または上側を通るもう一方のリードに対して間隔をあけるために、リードを含む平面に垂直な方向に湾曲している。中心セクション764−2は、平面である中心セクション762−2に対して間隔をあけるために、上方向に、また逆に下方向に湾曲する。交差については、他の変形形態も企図される。
[0110]図13Aおよび13Bを参照すると、様々なパッケージング技法が示してある。図13Aにおいて、ボールグリッドアレイ基板を含む集積回路のパッケージング800の側面図が示してある。パッケージング800は、集積回路のダイ801を含む。パッケージ800の一以上の構成部品を保護するために、パッケージング材料を使用することができる。ボンドワイヤ、フリップチップ、および/またはテープ自動ボンディング(TAB)などの相互接続802を使用して、集積回路のダイ801をボールグリッドアレイ基板804に接続してもよい。ボールグリッドアレイ基板804上のはんだバンプ806は、プリント回路板812または他の基板の実装用パッド810、あるいは実装表面と位置が揃っている。図13Bにおいて、集積回路のパッケージング815は、基板804に取り付けられたフリップチップまたは集積回路のダイ816を含む。基板804には、フリップチップ816のはんだボール817と位置が揃っている実装用パッド818が含まれ得る。
[0111]図13Cを参照すると、1つの例示的なBGAパッケージング手法830のより詳細な断面図が示してある。ボールグリッドアレイ基板834は、基板コア(substrate core)840の片面または両面における配線、ビアおよび実装用パッドを画成する銅パターン層835を含む。ボンドワイヤ854は、一以上の配線または実装用パッド849を集積回路のダイ848上の実装用パッド850に接続するために使用されてもよい。ビア836は、BGA基板834の反対側への接続部を形成する。BGA基板の下端面にある実装用パッド853は、銅パターン層によって画成され、はんだバンプ844を受け止める。はんだマスク855を銅層836に与えてもよい。後述されるように、交差部またはジャンパは、本発明によるBGA基板に集積化される。
[0112]図14Aを参照すると、高速配線874、876および878用のBGAジャンパ870を示す平面図が示してある。配線874は、第1のセクション874−1、第2のセクション874−2および第3のセクション874−3(まとめて配線874)を備える。配線876および878は、ビア880および882により、BGA基板834の反対側に接続される。BGA基板834の反対側の表面上の交差配線883は、ビア880および882を接続する。交差配線883は、BGA基板の下端面にビルドアップ層を加えることによって作製されてもよい。理解できるように、各交差配線は、前述のような他の形状および/または構成を有してもよい。
[0113]図14Bを参照すると、BGAジャンパ870を示す簡略化された断面図が示してある。ビア880および882は、まとめて910で特定される。ビア910は、配線876および878(まとめて904で特定される)と配線すなわちジャンパ883との間の接続を形成する。
[0114]図15A〜15Cを参照すると、代替のBGA基板930を示す簡略化された断面図が示してある。図14Aに示してある配線などの交差配線は、相互接続および配線平面934に形成される。図15Aでは、BGA基板930は、I&TP(interconnect and trace plane)934、電源平面938および接地平面942を含む。基板コア材料946および/または他の絶縁層は、I&TP934と、電源平面938と、接地平面942との間に配置されてもよい。図15Aでは、ビア950は、接地平面層942と同一平面上にあるが、それからは分離された交差ジャンパすなわち配線954への接続を形成する。配線954は、接地平面層942の残存部分から分離されている。理解できるように、図15Aに示され記述された構造は、図14Aにおける積層または配線883の必要性を排除する。
[0115]図15Bでは、ビア960は、電源平面層938と同一平面上にあるが、それからは分離された交差ジャンパすなわち配線964への接続を形成する。配線964は、電源平面層938の残りの部分から分離されている。図15Cでは、ジャンパすなわち配線964は、電源平面938内に示してある。ジャンパすなわち配線964を電源平面938から絶縁するために、基板コア材料または他の絶縁材料を970において使用してもよい。ビア960−1および960−2は、ジャンパすなわち配線964に接続する。
[0116]前掲の各実施形態のいずれも、図1および2に示すような保護材料によって包まれてもよい。ここで、本発明の広範な教示は様々な形態で実施できることが、前述の説明から当業者には理解できる。したがって、本発明はその具体例とともに記述されてきたが、各図面、明細書および以下の特許請求の範囲を調べることにより、当業者には他の修正形態が明白になるであろうから、本発明の真の範囲は、それらの具体例に限定されるべきではない。
従来技術に係る図であり、第1の例示的なパッケージ、IC、ボンドワイヤ、およびリードフレームのリードの垂直断面図である。 従来技術に係る図であり、第2の例示的なパッケージ、IC、ボンドワイヤ、およびリードフレームのリードの垂直断面図である。 従来技術に係る図であり、リードフレームのリードおよびボンドワイヤによって、ICの各パッドに接続される、差動信号対の部分平面図である。 本発明の一実装の形態に係る図であり、リードフレームのリードおよびボンドワイヤによって、ICの各パッドに接続される、差動信号対の部分平面図である。 本発明の他の実装の形態に係る図であり、リードフレームのリードおよびボンドワイヤによって、ICの各パッドに接続される、差動信号対の部分平面図である。 本発明の他の実装の形態に係る図であり、リードフレームのリードおよび組み合わされたボンドワイヤによって、ICの各パッドに接続される、差動信号対の部分平面図である。 リードフレームのリードおよび組み合わされたボンドワイヤによって、図6AのICの各パッドに接続される、差動信号対の部分側面図である。 本発明に係る図であり、差動の送受信対上の信号を受け取る並直列変換器/直並列変換器モジュールを含む、IC用のパッケージングを示す図である。 本発明に係る図であり、高速パッケージングを使用するネットワークインタフェースIC用のパッケージを示す図である。 ハードディスクドライブ内に構成される本発明を示す図である。 デジタル多用途ディスク内に構成される本発明を示す図である。 高精細度テレビジョン内に構成される本発明を示す図である。 車両の制御システム内に構成される本発明を示す図である。 携帯電話内に構成される本発明を示す図である。 セットトップボックス内に構成される本発明を示す図である。 メディアプレーヤ内に構成される本発明を示す図である。 不規則に間隔をあけられたリードを有するリードフレームを含むパッケージを示す図である。 不規則に間隔をあけられたリード、および高速リード間のアースリードを有するリードフレームを含むパッケージを示す図である。 不規則に間隔をあけられたリード、およびそれらのリードに接続された絶縁用接着剤層を有する導電性テープを有するリードフレームを含むパッケージを示す図である。 図11Aの導電性テープの垂直断面図である。 穿孔を示す、図11Aの導電性テープの部分平面図である。 リードを接続する様々な方式を示す図である。 リードを接続する様々な方式を示す図である。 リードを接続する様々な方式を示す図である。 リードを接続する様々な方式を示す図である。 ボールグリッドアレイ基板を含むパッケージングの側面図である。 フリップチップおよびボールグリッドアレイ基板を含むパッケージングの側面図である。 1つの例示的なBGAパッケージングの断面図である。 集積回路のダイに接続された高速配線用のBGAジャンパを示す平面図である。 BGAジャンパを示す簡略化された断面図である。 接地平面を使用する代替のBGAジャンパを示す簡略化された断面図である。 電源平面を使用する代替のBGAジャンパを示す簡略化された断面図である。 電源平面および図15BのBGAジャンパを示す平面図である。
符号の説明
12…集積回路のダイ、100…リードフレーム、102…高速リード、104…リード、110…IC、114…ボンドワイヤ。

Claims (24)

  1. 集積回路のダイ用のリードフレームであって、
    第1のリードと、
    前記第1のリードに隣接した第2のリードと、
    前記第2のリードに隣接した第3のリードと、
    前記第3のリードに隣接した第4のリードと、
    を備え、
    前記第4のリードの第1端が、前記第1、第2、および第3のリードのうちの少なくとも1つのリードを越えて、前記第3のリードによって画成される経路の方向に延びる、リードフレーム。
  2. 前記第1のリードは、第1の極性を有する信号を運び、前記第2のリードは、第2の極性を有する信号を運び、前記第3のリードは、前記第2の極性を有する信号を運び、前記第4のリードは、前記第1の極性を有する信号を運び、前記第1および第2の極性は、逆極性である、請求項1に記載のリードフレーム。
  3. 前記リードフレームの前記リードは、高速の差動信号を運ぶ、請求項1に記載のリードフレーム。
  4. 前記高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する、請求項3に記載のリードフレーム。
  5. 前記第1、第2、第3および第4のリードは、前記集積回路のダイから少なくとも第1の距離の間隔をあけられ、前記リードフレームは、前記集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備え、前記第1の距離は、前記第2の距離よりも長い、請求項1に記載のリードフレーム。
  6. 前記第5および第6のリードは、第1の速度を有する信号を運び、前記第1、第2、第3および第4のリードは、前記第1の速度よりも速い第2の速度を有する信号を運ぶ、請求項5に記載のリードフレーム。
  7. 前記第4のリードは、概ねL字型である、請求項1に記載のリードフレーム。
  8. 請求項1に記載のリードフレームを備え、
    第1のパッド、前記第1のパッドに隣接した第2のパッド、前記第2のパッドに隣接した第3のパッド、および前記第3のパッドに隣接した第4のパッドを備える集積回路のダイと、
    前記第1、第2、第4および第3のリードを、それぞれ前記第1、第2、第3および第4のパッドに接続する、第1、第2、第3および第4のボンドワイヤと、
    を更に備える集積回路のパッケージ。
  9. 前記第1、第2、第3および第4のリードは、前記集積回路のダイから少なくとも第1の距離の間隔をあけられ、前記リードフレームは、前記集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備え、前記第1の距離は、前記第2の距離よりも長い、請求項8に記載の集積回路のパッケージ。
  10. 第5および第6のリードと、
    前記集積回路のダイ上の第5および第6のパッドと、
    前記第5および第6のリードを前記第5および第6のパッドに接続する第5および第6のボンドワイヤと、
    を更に備え、
    前記第1、第2、第3および第4のボンドワイヤは、第1の長さを有し、前記第5および第6のボンドワイヤは、第2の長さを有し、前記第2の長さは、前記第1の長さよりも短い、請求項8に記載の集積回路のパッケージ。
  11. 前記第5および第6のリードは、第1の速度を有する信号を運び、前記第1、第2、第3および第4のリードは、前記第1の速度よりも速い第2の速度を有する信号を運ぶ、請求項9に記載の集積回路のパッケージ。
  12. 前記第1、第2、第3および第4のパッドに通じる並直列変換器/直並列変換器(SERDES)モジュールを更に備える、請求項8に記載の集積回路のパッケージ。
  13. 前記集積回路のダイの前記第1および第2のパッドは、前記SERDESモジュールの差動送信信号に関連し、前記集積回路のダイの前記第3および第4のパッドは、前記SERDESモジュールの差動受信信号に関連する、請求項12に記載の集積回路のパッケージ。
  14. 請求項8に記載の集積回路のパッケージを備えるネットワークインタフェース。
  15. 前記ネットワークインタフェースは、イーサネット準拠であり、1ギガビット毎秒よりも速い速度で動作する、請求項14に記載のネットワークインタフェース。
  16. 前記集積回路のダイ上の第5のパッドを更に備え、前記第1のボンドワイヤは、前記第1のリードと前記集積回路のダイの前記第1のパッドおよび前記第5パッドそれぞれとの間で組み合わされて接続された第1および第2のボンドワイヤを備える、請求項8に記載の集積回路のパッケージ。
  17. 前記第1、第2、第3および第4のボンドワイヤは、各々、第1および第2の組み合わされたボンドワイヤを備える、請求項8に記載の集積回路のパッケージ。
  18. 差動信号の送信および受信のうちの少なくとも1つを行う、少なくとも4つのパッドを備える集積回路のダイと、
    少なくとも4つのリードを備えるリードフレームと、
    前記リードを前記パッドに接続する少なくとも4つのボンドワイヤと、
    を備え、
    前記少なくとも4つのリードによって運ばれる隣接した信号の1組の極性は、前記各ボンドワイヤおよび前記各パッドによって運ばれる隣接した信号の1組の極性とは異なる、集積回路のパッケージ。
  19. 前記少なくとも4つのリードは、第1の極性を有する信号を運ぶ第1のリードと、前記第1のリードに隣接し第2の極性を有する信号を運ぶ第2のリードと、前記第2のリードに隣接し前記第2の極性を有する信号を運ぶ第3のリードと、前記第3のリードに隣接し前記第1の極性を有する信号を運ぶ第4のリードと、を含み、
    前記少なくとも4つのパッドは、前記第1の極性を有する信号を運ぶ第1のパッドと、前記第1のパッドに隣接し第2の極性を有する信号を運ぶ第2のパッドと、前記第2のパッドに隣接し前記第1の極性を有する信号を運ぶ第3のパッドと、前記第3のパッドに隣接し前記第2の極性を有する信号を運ぶ第4のパッドと、を含み、前記第1および第2の極性は、逆極性である、請求項18に記載の集積回路のパッケージ。
  20. 前記リードフレームの前記リードは、高速の差動信号を運ぶ、請求項18に記載の集積回路のパッケージ。
  21. 前記高速の信号は、1ギガビット毎秒(Gb/s)以上の周波数を有する、請求項20に記載の集積回路のパッケージ。
  22. 前記4つのリードは、前記集積回路のダイから少なくとも第1の距離の間隔をあけられ、前記リードフレームは、前記集積回路のダイから第2の距離の間隔をあけられた第5および第6のリードを更に備え、前記第1の距離は、前記第2の距離よりも長い、請求項18に記載の集積回路のパッケージ。
  23. 第5および第6のリードと、
    前記集積回路のダイ上の第5および第6のパッドと、
    前記第5および第6のリードを前記第5および第6のパッドに接続する第5および第6のボンドワイヤと、
    を更に備え、
    前記第1、第2、第3および第4のボンドワイヤは、第1の長さを有し、前記第5および第6のボンドワイヤは、第2の長さを有し、前記第2の長さは、前記第1の長さよりも短い、請求項18に記載の集積回路のパッケージ。
  24. 前記第5および第6のリードは、第1の速度を有する信号を運び、前記4つのリードは、前記第1の速度よりも速い第2の速度を有する信号を運ぶ、請求項22に記載の集積回路のパッケージ。
JP2006194499A 2005-07-22 2006-07-14 高速集積回路用のパッケージング Expired - Fee Related JP5149493B2 (ja)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
US70170105P 2005-07-22 2005-07-22
US60/701701 2005-07-22
US72227205P 2005-09-30 2005-09-30
US60/722272 2005-09-30
US11/248,985 US20070018292A1 (en) 2005-07-22 2005-10-12 Packaging for high speed integrated circuits
US11/248985 2005-10-12
US11/472953 2006-06-22
US11/472,904 US7884451B2 (en) 2005-07-22 2006-06-22 Packaging for high speed integrated circuits
US11/472,697 US20070096277A1 (en) 2005-07-22 2006-06-22 Packaging for high speed integrated circuits
US11/472697 2006-06-22
US11/472,953 US20070018289A1 (en) 2005-07-22 2006-06-22 Packaging for high speed integrated circuits
US11/472904 2006-06-22
US11/474,198 US20070018294A1 (en) 2005-07-22 2006-06-23 Packaging for high speed integrated circuits
US11/473,702 US7638870B2 (en) 2005-07-22 2006-06-23 Packaging for high speed integrated circuits
US11/473631 2006-06-23
US11/473,631 US20070018293A1 (en) 2005-07-22 2006-06-23 Packaging for high speed integrated circuits
US11/473702 2006-06-23
US11/474198 2006-06-23

Publications (3)

Publication Number Publication Date
JP2007059884A true JP2007059884A (ja) 2007-03-08
JP2007059884A5 JP2007059884A5 (ja) 2009-09-03
JP5149493B2 JP5149493B2 (ja) 2013-02-20

Family

ID=37398828

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2006194499A Expired - Fee Related JP5149493B2 (ja) 2005-07-22 2006-07-14 高速集積回路用のパッケージング
JP2006194500A Expired - Fee Related JP4764277B2 (ja) 2005-07-22 2006-07-14 高速集積回路用のパッケージング
JP2006194503A Expired - Fee Related JP5110814B2 (ja) 2005-07-22 2006-07-14 高速集積回路用のパッケージング

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2006194500A Expired - Fee Related JP4764277B2 (ja) 2005-07-22 2006-07-14 高速集積回路用のパッケージング
JP2006194503A Expired - Fee Related JP5110814B2 (ja) 2005-07-22 2006-07-14 高速集積回路用のパッケージング

Country Status (3)

Country Link
EP (3) EP1746648A3 (ja)
JP (3) JP5149493B2 (ja)
SG (2) SG129385A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US9200973B2 (en) * 2012-06-28 2015-12-01 Intel Corporation Semiconductor package with air pressure sensor
JP6190295B2 (ja) 2014-03-12 2017-08-30 株式会社東芝 半導体チップ、および半導体パッケージ
CN115085706A (zh) * 2021-03-11 2022-09-20 台达电子企业管理(上海)有限公司 开关模块

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754354A (ja) * 1980-09-18 1982-03-31 Matsushita Electronics Corp Handotaishusekikairosochi
JPS61127635U (ja) * 1985-01-26 1986-08-11
JPS63102233U (ja) * 1986-12-22 1988-07-02
JPH03261152A (ja) * 1990-03-10 1991-11-21 Nec Corp 半導体集積回路装置
JPH05235245A (ja) * 1992-02-26 1993-09-10 Hitachi Ltd 半導体集積回路装置
JPH06342858A (ja) * 1993-06-02 1994-12-13 Sumitomo Electric Ind Ltd ハイブリッド集積回路
JPH0786446A (ja) * 1993-09-14 1995-03-31 Toshiba Corp Icパッケージ
JPH08274215A (ja) * 1995-03-31 1996-10-18 Matsushita Electric Works Ltd 半導体パッケージ
JPH09232469A (ja) * 1996-02-22 1997-09-05 Ngk Spark Plug Co Ltd 電子部品用パッケージ
JPH1074791A (ja) * 1996-08-30 1998-03-17 Sumitomo Metal Ind Ltd 半導体装置
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置
JP2002299645A (ja) * 2001-03-29 2002-10-11 Furukawa Electric Co Ltd:The 光モジュール用リードフレームおよび光モジュール
JP2004207764A (ja) * 2004-04-12 2004-07-22 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3110339A (en) 1962-01-02 1963-11-12 Lawrence K Fickel Ventilated pneumatic tire structure and method of fabricating the tire
US3627901A (en) * 1969-12-19 1971-12-14 Texas Instruments Inc Composite electronic device package-connector unit
JPS6018944A (ja) * 1983-07-12 1985-01-31 Nec Ic Microcomput Syst Ltd 半導体集積回路装置のリ−ドフレ−ム
JPS62140446A (ja) * 1985-12-16 1987-06-24 Toshiba Corp 樹脂封止型半導体装置
JP2654291B2 (ja) * 1991-12-18 1997-09-17 川崎製鉄株式会社 半導体装置用パッケージのリード配線
JPH05243472A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP2985479B2 (ja) * 1992-03-04 1999-11-29 株式会社日立製作所 半導体メモリおよび半導体メモリモジュール
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH0645504A (ja) * 1992-07-21 1994-02-18 Miyazaki Oki Electric Co Ltd 半導体装置
JPH06204390A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体装置
JPH0745781A (ja) * 1993-07-28 1995-02-14 Dainippon Printing Co Ltd 半導体装置及びそれに用いる多層リードフレーム
US5646368A (en) * 1995-11-30 1997-07-08 International Business Machines Corporation Printed circuit board with an integrated twisted pair conductor
JP2859223B2 (ja) * 1996-10-29 1999-02-17 日本電気アイシーマイコンシステム株式会社 半導体装置
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
JPH11289042A (ja) * 1998-01-23 1999-10-19 Toshiba Electronic Engineering Corp Icパッケ―ジ及びこれを使用した回路装置
US6509632B1 (en) * 1998-01-30 2003-01-21 Micron Technology, Inc. Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
JP2001094032A (ja) * 1999-09-21 2001-04-06 Matsushita Electronics Industry Corp 半導体装置
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6894398B2 (en) * 2001-03-30 2005-05-17 Intel Corporation Insulated bond wire assembly for integrated circuits
JP2003068780A (ja) * 2001-08-30 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置
US6652318B1 (en) * 2002-05-24 2003-11-25 Fci Americas Technology, Inc. Cross-talk canceling technique for high speed electrical connectors
US6910092B2 (en) * 2001-12-10 2005-06-21 International Business Machines Corporation Chip to chip interface for interconnecting chips
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
EP1573812A1 (en) * 2002-12-10 2005-09-14 Koninklijke Philips Electronics N.V. High density package interconnect power and ground strap and method therefor
JP2004221962A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp Pll回路
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
JP4137059B2 (ja) * 2003-02-14 2008-08-20 株式会社ルネサステクノロジ 電子装置および半導体装置
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
TWI224386B (en) * 2003-07-22 2004-11-21 Via Tech Inc Multi-row wire bonding structure for high frequency integrated circuit
US6992377B2 (en) * 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754354A (ja) * 1980-09-18 1982-03-31 Matsushita Electronics Corp Handotaishusekikairosochi
JPS61127635U (ja) * 1985-01-26 1986-08-11
JPS63102233U (ja) * 1986-12-22 1988-07-02
JPH03261152A (ja) * 1990-03-10 1991-11-21 Nec Corp 半導体集積回路装置
JPH05235245A (ja) * 1992-02-26 1993-09-10 Hitachi Ltd 半導体集積回路装置
JPH06342858A (ja) * 1993-06-02 1994-12-13 Sumitomo Electric Ind Ltd ハイブリッド集積回路
JPH0786446A (ja) * 1993-09-14 1995-03-31 Toshiba Corp Icパッケージ
JPH08274215A (ja) * 1995-03-31 1996-10-18 Matsushita Electric Works Ltd 半導体パッケージ
JPH09232469A (ja) * 1996-02-22 1997-09-05 Ngk Spark Plug Co Ltd 電子部品用パッケージ
JPH1074791A (ja) * 1996-08-30 1998-03-17 Sumitomo Metal Ind Ltd 半導体装置
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置
JP2002299645A (ja) * 2001-03-29 2002-10-11 Furukawa Electric Co Ltd:The 光モジュール用リードフレームおよび光モジュール
JP2004207764A (ja) * 2004-04-12 2004-07-22 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
US8446735B2 (en) 2008-12-26 2013-05-21 International Business Machines Corporation Semiconductor package
JP5460616B2 (ja) * 2008-12-26 2014-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ

Also Published As

Publication number Publication date
JP5149493B2 (ja) 2013-02-20
EP1746648A3 (en) 2008-09-03
EP1746649A3 (en) 2008-09-10
JP4764277B2 (ja) 2011-08-31
EP1746650A2 (en) 2007-01-24
JP2007059885A (ja) 2007-03-08
SG129384A1 (en) 2007-02-26
JP2007043146A (ja) 2007-02-15
JP5110814B2 (ja) 2012-12-26
EP1746648A2 (en) 2007-01-24
EP1746649A2 (en) 2007-01-24
EP1746650A3 (en) 2008-09-10
SG129385A1 (en) 2007-02-26

Similar Documents

Publication Publication Date Title
US7638870B2 (en) Packaging for high speed integrated circuits
US7675157B2 (en) Thermal enhanced package
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US7911053B2 (en) Semiconductor packaging with internal wiring bus
JP5734217B2 (ja) 半導体装置
JP4764277B2 (ja) 高速集積回路用のパッケージング
US7482698B2 (en) Semiconducting device with folded interposer
TWI741983B (zh) 具有集中絕緣電線的封裝總成
TWI418012B (zh) 用於高速積體電路之封裝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121130

R150 Certificate of patent or registration of utility model

Ref document number: 5149493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350