JPH0745781A

JPH0745781A - 半導体装置及びそれに用いる多層リードフレーム

Info

Publication number: JPH0745781A
Application number: JP20446593A
Authority: JP
Inventors: Hideji Sagara; 秀次相楽
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1993-07-28
Filing date: 1993-07-28
Publication date: 1995-02-14

Abstract

(57)【要約】【構成】金属接地プレート１２を備えた多層リードフ
レームの，隣接した少なくとも一対の電気端子のうちい
づれかを，接地用リードとして割り当て，該接地用リー
ドの内部リード１０５の長さを短縮して金属接地プレー
ト１２と直接接続させ，該一対の電気端子のうち他方を
電源電圧供給用リードとして割り当て，前記接地用リー
ドの長さを短縮した領域まで面積を拡大させた電源電圧
供給用内部リード１０３とし，該電源電圧供給用内部リ
ード１０３と金属接地プレート１２との間に，所望のコ
ンデンサ容量を有する誘電物１１を介在させたプラスチ
ック封止型半導体装置及びそれに用いる多層リードフレ
ーム。【効果】従来の半導体装置と同程度のピン数を備えな
がらも，半導体素子の多ビット化による同期スイッチン
グ本数の増加に伴う接地系あるいは電源系に発生するノ
イズを効果的に吸収することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，電子機器に用いる半導
体装置に関するものであり，特に，半導体装置における
ピン配列，構造及び所定の導体間に配置する誘電物の電
気的特性の値を含めた構造及び材料に関するものであ
る。

【０００２】

【従来の技術】半導体素子は，近年，集積度が増える傾
向にあり，ゲートアレイ等によって構成されたＭＰＵあ
るいはＭＰＵをコアとして構成されるＡＳＩＣなどで
は，外部素子との信号のやり取りを行うデータバス，ア
ドレスバスといったバス幅も増える一方であり，それに
伴って半導体装置の多端子化が進んでいる。入出力端子
が多い多ピンの半導体素子を半導体装置に組み立てる場
合に用いるパッケージには，アルミナ等のセラミックス
基板に，所定の内部配線を金属導体にて形成し，グリッ
ド状に配列された金属ピンにて外部端子を構成し，半導
体素子上の外部電極と内部配線とを金属細線にて結線し
た後，半導体素子が搭載されたキャビティ部にメタルキ
ャップすることにより半導体装置を完成させるピン挿入
型ＰＧＡ（ＰｉｎＧｒｉｄＡｌｌｅｙ）と，図７に
示すように，半導体素子を固着搭載するためのダイパッ
ド５０３と，その周辺に配設され半導体素子５０２との
結線を行うためのインナーリード５０４と，このインナ
ーリード５０４に連続するアウターリード５０５とを備
えたリードフレーム５０１を用いて導体部を構成し，プ
ラスチック樹脂にて封止を行った表面実装型プラスチッ
クパッケージに大別される。

【０００３】このようなリードフレーム５０１は，通
常，例えば，コバール，４２合金，銅合金等の電気伝導
性に優れ，しかも，強度のある金属板を，フオトエッチ
ング法あるいはスタピング法といった量産手法により，
ダイパッド５０３，インナーリード５０４及びアウター
リード５０５を有する形状に加工することにより製造さ
れている。特に，電子機器の小型化，低価格化に伴っ
て，従来は，ＰＧＡ等の比較的高価格なパッケージを用
いて半導体素子を構成してきたＭＰＵ等もリードフレー
ムを用いたプラスチックパッケージによって製造する傾
向が強まりつつある状況になってきている。

【０００４】

【発明が解決しようとする課題】かかる従来の半導体素
子にあっては，搭載するＩＣの多端子化に伴い，電気信
号を外部に伝送する，あるいは外部からの信号をＩＣ内
部に伝送するための導体数，すなわち，半導体装置のピ
ン数が増えるため，限定された半導体装置内部にこれら
所定のピンを配置するためには，半導体装置内部におけ
る導体幅が狭くなるのと同時に，導体間隔も自ずと狭く
なり，その結果，半導体装置内部における導体密度が高
まるといった物理的現象を生み出すこととなる。

【０００５】従って，こうしたＩＣの多端子化は，２次
元的に配置された半導体装置内部における導体形状の変
化により導体自体のインダクタンス（Ｌｓ）成分を高め
ることに加え，導体間の電磁界カップリング強度をも高
めることになり，導体間静電容量（Ｃｐ）あるいは相互
インダクタンス（Ｌｍ）いった近接導体間の電磁界結合
に基づく寄生インピーダンスの増加を招くこととなる。
こうした近接導体間の電磁結合の増加は、半導体装置内
部の導体を交差する信号伝送に基づく隣接導体への漏話
現象を増やすこととなり，さらには，前述の導体自体の
インダクタンス（Ｌｓ）の増加は，特に導体部が接地用
ピンとして割り振られている場合，高スルーレート出力
バッファのハイステートからローステートへの出力変化
に伴う流入電流にてもたらされるノイズ電圧値を高める
こととなる。

【０００６】特に，後者のノイズは，半導体素子の高機
能及び多ビット化がもたらす現象であり，近年における
半導体装置の信頼性を維持する上での最大の課題ともい
える状況にある。ドライバあるいはバッファ出力変化に
起因するノイズ電圧値は，次式（１）にて定義される。Ｖ＝−Ｌ_eff・di/dt ・Ｎ（１）ここで，Ｌ_effは，ＩＣ及び半導体装置を結ぶ導体全長
部が有する実効インダクタンスであり，di/dt はドライ
バあるいは出力バッファのスルーレートを示し，Ｎは同
時に活性化されるバッファの数を示している。このよう
に，半導体装置の高性能化は，ＩＣのスルーレート及び
同時に活性化されるバッファの数を高め，半導体装置の
多端子化は，半導体装置内部の導体密度を高めるため，
導体長は長く細くなる現象を生み出し，実効インダクタ
ンスＬ_effが大きくなる傾向をたどっている。

【０００７】このようにして，現在，半導体装置の高性
能化及び高性能化に伴う多端子化は，ドライバあるいは
出力バッファのスルーレート向上及び同期スイッチング
バッファ数の増大という半導体装置の能動素子の進歩
と，それに伴う導体部の実効インダクタンスの増大とい
う半導体装置受動部における電磁界結合の増加といった
両者の相乗効果によって，半導体装置内部におけるノイ
ズ電圧値を引き上げる傾向が加速されつつある状況にあ
る。本発明は，今後益々高性能化が進む半導体装置の最
大のポイントである動作の信頼性を維持することを課題
とする。

【０００８】

【課題を解決するための手段】上記のごとき問題点を解
決するために，半導体装置を構成するリードフレームの
内部２端子間に，所定の最適な容量を与えるために，誘
電物の膜を配置し，所定ピン，すなわち，電源電圧供給
用内部リード及び接地用内部リード間に両リードが有す
るインピーダンスを低減させることによりスルーレート
の高いドライバあるいは出力バッファの高速同時スイッ
チング動作に基づく接地用内部リード上に発生する電気
的ノイズを低減し得ることを見いだして本発明を完成さ
せた。

【０００９】本発明の請求項１の手段は，金属接地プレ
ートを具備した多層リードフレームに半導体素子を搭載
し，外側に電気端子を有するプラスチック封止型半導体
装置であって，隣接して存在する少なくとも一対の電気
端子のうちいづれかを，接地用リードとして割り当て，
該接地用リードの内部リードの長さを短縮して金属接地
プレートと直接接続せしめ，該一対の電気端子のうち他
方を電源電圧供給用リードとして割り当て，前記接地用
リードの長さを短縮した領域まで面積を拡大させた電源
電圧供給用内部リードとして設けるとともに，該電源電
圧供給用内部リードと金属接地プレートとの間に，誘電
物を介在させて所望の電気容量を有するコンデンサを含
む構成としたことを特徴とする半導体装置である。本発
明の請求項２の手段は，前記請求項１の半導体装置に用
いる，目的と課題を同じくし，その主要部である多層リ
ードフレームの構造である。本発明の請求項３の手段
は，誘電物がポリイミドシート又はポリイミド前駆体も
しくはポリイミドを有機溶剤に溶解したワニスの塗布膜
を処理して構成されたものからなることを特徴とする請
求項１記載の半導体装置である。本発明の請求項４の手
段は，誘電物が無機化合物の膜よりなることを特徴とす
る請求項１記載の半導体装置である。

【００１０】以下図面を参照しつつ本発明を説明する。
図１は，本発明の一実施例に係わる半導体装置を構成す
るリードフレーム部材の要部概念を説明する分解斜視図
である。本リードフレーム部材は，大別して信号導出及
び入力用内部リード１０１，信号導出及び入力用外部リ
ード１０２及び電源電圧供給用内部リード１０３，電源
電圧供給用外部リード１０４，さらには，接地用内部リ
ード１０５接地用外部リード１０６等より構成されるリ
ードフレーム１０と誘電体フイルムあるいは誘電体膜を
所定形状に加工して構成される誘電物１１，及びリード
フレーム１０部に形成された接地用内部リード１０５の
先端部と直接接地される金属接地プレート１２の３要素
にて構成されるものである。

【００１１】リードフレーム１０は，通常の金属加工技
術，例えば，スタピング法あるいはフォトリソエッチン
グ法等の手法により一括形成した後，接地用内部リード
１０５の先端部のみを誘電物１１の厚さに相当する量だ
けガルウイング状にダウンセット加工して形成されるも
のである。誘電物１１は，コンデンサ容量が低くてすむ
場合には，絶縁性高分子シート，例えば，厚さ２５μ
ｍ，５０μｍよりなるＫＡＰＴＯＮ^TM，ＡＰＩＫＡＬ^TM
等のポリイミドシート上に熱硬化性エポキシ樹脂を１０
μｍ程度両面塗布して形成される耐熱絶縁型接着シート
に誘電物貫通穴１０７，半導体素子搭載用貫通穴１０
８，接地用内部リード接続スリット１０９等を同時にパ
ンチング加工して除去し，所定の外形に断裁することに
より得られる。

【００１２】金属接地プレート１２は，リードフレーム
１０と同様に，金属板，例えば，厚さ０．１〜０．２ｍ
ｍよりなる銅合金板をパンチング法あるいはフォトリソ
エッチング法等により，金属接地プレート貫通穴１１０
等と同時に外形加工を施し，，断裁することにより得ら
れるものである。ここで，誘電物１１及び金属接地プレ
ート１２上に形成されている誘電物貫通穴１０７及び金
属接地プレート貫通穴１１０は，半導体装置を構成する
樹脂モールド工程でのモールドキャビティ内での樹脂流
動性を高めること及び半導体装置に成形した時，モール
ド樹脂と金属接地プレート１２との物理的密着力を向上
させることを目的に設けたものであり，形成する位置，
サイズ等に関しては，特に限定するものではなく，ある
いは目的によっては，誘電物１１及び金属接地プレート
１２上にこれら貫通穴は特に形成しなくてもよい。ま
た，誘電物１１により高いコンデンサ容量を求める場合
には，フイルム状のものでなく，ワニス状の耐熱性高分
子樹脂を用いて形成する。その場合，金属接地プレート
１２上に，スクリーン印刷法を用いるなどして塗膜形成
した後，ワニス中の固形成分のみが固化して残るよう溶
剤成分を熱風乾燥することにより形成することができ
る。

【００１３】図２(a) は，図１にて示した半導体装置用
リードフレーム部材の１／４象限の一部を切開して示す
平面図，図２(b) 及び図２(c) は，それぞれ，図２(a)
のＡ−Ａ矢視及びＢ−Ｂ矢視の断面を示す説明図，図２
(d) は，上記の構成により得られる等価回路の概念図を
示す。図２(a) に示すように，隣接した内部リードの長
さを短縮した領域（従来は内部リードが存在する領域）
まで面積を拡大させて電源電圧供給用内部リード１０３
が設けられる。図２(b) は電源電圧供給用内部リード１
０３を長さ方向に２分割するように線分カットした断面
状態を示しており，電源電圧供給用内部リード１０３
は，金属接地プレート１２を下面に配置し，有効な電気
容量が得られるよう，厚さＤよりなる誘電物１１を挟ん
で形成されている。図２(c) は，電源電圧供給用内部リ
ード１０３のより内側の一部と金属接地プレート１２及
び接地用内部リード１０５を分割するように線分カット
した断面図を示したものであり，ダウンセットされた接
地用内部リード１０５と金属接地プレート１２とが直接
接続されている状態を示すのと同時に，同じカット線分
上において，電源電圧供給用内部リード１０３と金属接
地プレート１２とが隣り合うリード間にて極板として作
用し，誘電物１１を挟んで，コンデンサを形成している
ことを示している。電源電圧供給用内部リード１０３と
金属接地プレート１２との間に形成されるコンデンサ容
量は，これら両極板の表面積と誘電物１１の誘電率
（ε）及び厚さ（Ｄ）によって決定されるものであり，
リードフレームの幾何学的形状や材質及び搭載する動作
素子のパルスエッジ等の条件に合わせて，これらコンデ
ンサの容量ファクターとなり得る任意のパラメータを変
更することにより所望の容量値を得ることが可能であ
る。

【００１４】図３(a) は，図１及び図２にて示したリー
ドフレームの別の態様（接地用外部リード１０６を金属
接地プレート１２に直結し，誘電物１１に酸化珪素（酸
化ケイ素）を用いたもの）により構成した半導体装置の
一実施例の一部を切開した概念を説明する平面図であ
り，図３(b) は，図３(a) の要部の構造を説明する断面
図である。半導体素子２１は金属接地プレート１２上に
Ａｇ入りエポキシ樹脂等の接着剤を用いて固着搭載され
ており，半導体素子２１上の各ボンディングパッド２０
１は，信号導出及び入力用内部リード２００の先端部，
電源電圧供給用内部リード１０３及び金属接地プレート
１２上の内部領域の銀めっき処理された所定位置と各々
金属細線２０２により電気的な接合がなされ，モールド
レジン２０３にてモールド成形されることで，本半導体
装置を完成させることが可能である。

【００１５】

【実施例】（実施例１）まず，本発明を実施するにあた
り，誘電物１１として高分子誘電体であるポリイミドを
用いて半導体装置を完成させた例について示す。図４は
内部リードのピッチ０．２ｍｍ，外部ーリードのピッチ
０．５ｍｍ，リードの厚さ０．１２５ｍｍにて構成され
る２３２ピンのリードフレームにおいて，誘電物１１と
してＤＣ〜１００ＭＨｚの周波数レンジで比誘電率３．
０を有する熱可塑性ポリイミドフイルム及びポリイミド
ペーストをコーティング塗布して電源電圧供給用内部リ
ード１０３と金属接地プレート１２との間に誘電体膜で
ある誘電物１１を形成し，その時のコンデンサ容量を測
定した結果を示したものである。誘電物１１の膜厚５０
μｍ及び２５μｍの被測定物は，三井東圧化学製の熱可
塑性ポリイミドフイルム「ＬＡＲＣ−ＴＰＩ^TM」を用
い，誘電物１１の膜厚１０μｍ及び５μｍの被測定物に
は，新日鉄化学製のポリイミドカバーコートインク「Ｓ
ＰＩ−２００Ｎ^TM」を用いて金属接地プレート１２上に
スクリーン印刷した後，熱硬膜処理することにより形成
を行った。

【００１６】また，本測定には，ヒューレットパッカー
ド製インピーダンスアナライザーＨＰ−４１９５Ａを用
い，測定物への接続には，カスケードマイクロテックス
製スティーブアングルパッケージプローブを装備したパ
ッケージテストフィクスチャを用い，測定基準周波数を
１００ＭＨｚに設定することにより実施を行った。本測
定に用いた被測定物は，古河電工製銅合金ＥＦＴＥＣ−
６４Ｔ−１／２Ｈを用いて形成された２３２ピンリード
フレームであり，電源電圧供給用内部リード１０３が誘
電物１１と接する極板面積は５．６９ｍｍ²であり，ま
た，この時の電源電圧供給用内部リード１０３，電源電
圧供給用外部リード１０４及び金属接地プレート１２と
接地用外部リード１０６とにてループ化した時に有する
実効インダクタンスは，１２〜１５ｎＨであった。ま
た，ポリイミド誘電物１１の膜厚の厚さを変化させた時
の，前記と同様ループ化した導体部の全負荷インピーダ
ンス値の変化を同じく図４に示した。

【００１７】図４から明らかなように，誘電物１１の膜
厚が２５μｍ以上のものでは，コンデンサ容量が１０ｐ
Ｆと小さく，その結果，電源電圧供給用内部リード１０
３，電源電圧供給用外部リード１０４と金属接地プレー
ト１２及び接地用外部リード１０６にて構成されるルー
プ全体の全負荷インピーダンスも４０Ω以上に大きくな
ってしまっている。一方，誘電物１１の膜厚が２５μｍ
以下の薄膜領域では，コンデンサ容量も１０ｐＦ以上を
有し，電源電圧供給用内部リード１０３，電源電圧供給
用外部リード１０４と金属接地プレート１２及び接地用
外部リード１０６にて構成されるループ全体の全負荷イ
ンピーダンスもコンデンサ容量の増加に伴い，効果的に
低減できている。特に，誘電物１１の膜厚１０μｍ以下
では，コンデンサ容量として１５ｐＦ以上を有し，全負
荷インピーダンスも３０Ω以下と小さく，有効なインピ
ーダンスの低減が図れていることがわかる。

【００１８】（実施例２）次に，誘電物１１として酸化
珪素膜を用いて半導体装置を完成させた例について示
す。図５は，誘電物１１がポリイミドの場合と同様に，
内部リードピッチ０．２ｍｍ，外部リードピッチ０．５
ｍｍ，リード厚さ０．１２５ｍｍにて構成される２３２
ピンのリードフレームを用い，酸化珪素膜の形成材料と
して，東燃株式会社製ポリシラザンコーティング材料を
用いて金属接地プレート１２上にコーティングした後，
大気中で焼成を行うことで酸化珪素薄膜を形成し，本実
施例を完成させた時の電源電圧供給用内部リード１０
３，電源電圧供給用外部リード１０４と接地用外部リー
ド１０６との間のコンデンサ容量を計測した結果であ
る。本測定においては，電源電圧供給用内部リード１０
３を極板とするための酸化珪素とのコンタクトには，電
源電圧供給用内部リード１０３にポリイミド接着剤（日
立化成株式会社製ハイマル^TM）を塗布した後，熱硬化処
理を実施して固体化し，さらに熱圧着することで乾燥膜
厚２〜３μｍよりなる接着性有機誘電体を得，さらに，
加熱圧着させることで電源電圧供給用内部リード１０３
と誘電物１１の酸化珪素膜とのコンタクトを完成させ
た。

【００１９】また，本測定は，実施例１のポリイミド誘
電物１１の膜と同様の計測器を用い，使用リードフレー
ムも，同様に古河電工製銅合金ＥＦＴＥＣ−６４Ｔ−１
／２Ｈにて形成した２３２ピンリードフレームタイプの
ものを用いて実施した。従って，電源電圧供給用内部リ
ード１０３が誘電物１１と接する極板面積，金属接地プ
レート１２と接地用外部リード１０６とのループ化によ
って得られる実効インダクタンスも同様の数値を有する
ものである。図５に示されるように，ポリシラザンをコ
ーティングし，熱焼成処理して形成される酸化珪素誘電
物１１のコンデンサ容量は，誘電物１１の厚さの減少に
伴い大きく増加する。電源電圧供給用内部リード１０３
とのコンタクトのために形成したポリイミド接着剤の比
誘電率は，３．５と酸化珪素誘電物のそれに比べて小さ
いが，薄膜状に形成したものであれば，加熱圧着後にお
ける誘電物厚さは極めて薄く，酸化珪素自体の誘電率か
ら予想される有効なコンデンサ容量を得ることが可能で
あることを示している。図４にて示したポリイミド薄膜
にて誘電物を形成した場合に比べ，得られるコンデンサ
容量は，同一電極面積でありながらも大きいため，半導
体装置内部における電極専有面積が少なくてより大きな
容量を有するコンデンサの形成が可能であることを示し
ている。

【００２０】このようにして構成される半導体装置内部
のバイパスコンデンサ容量は，電極の一つとなる電源電
圧供給用内部リード１０３の面積，誘電物１１の材質，
厚さに加え，さらに，形成個数によって半導体装置内部
における全コンデンサ容量が決定されるものである。し
かしながら，形成個数を増やすことは，逆に信号伝送用
リードの配置空間を狭くし，多数リードの物理的配置を
困難にさせることに加え，信号伝送用リード間の電磁結
合を強めることになり，好ましい手段とは成り得ない。
従って，バイパスコンデンサ容量を稼ぐための最善の手
段は，誘電率が高く，また厚さの薄い材料にて構成する
必要があることはいうまでもない。

【００２１】（実施例３）以上の図４及び図５にて示し
た誘電物１１としてのポリイミド誘電体膜及び酸化珪素
膜を半導体装置内部の電源電圧供給用ラインと接地用ラ
イン間に配置されるバイパスコンデンサとして用いた場
合の実動作に対する有効性について，シミュレーション
を実施した結果について以下に示す。本検討には，アナ
ログ波形解析シミュレータとしてＣＯＮＴＥＣ社製の
「ＣＯＮＴＥＣ−ＳＰＩＣＥ」を用いて実施した。図６
は，バイパスコンデンサをポリイミド誘電体膜及び酸化
珪素薄膜にて形成した場合を想定し，コンデンサ容量１
０〜５００ｐＦの領域にて最大同期スイッチングノイズ
電圧に対して与える影響をシミュレーション実施した結
果について示したものである。ドライバ出力バッファモ
デルとしてＣ−ＭＯＳタイプを用い，半導体装置を構成
するパッケージモデルとして前記同様の２３２ピンリー
ドフレームにて構成されるＱＦＰを想定して寄生インダ
クタンスの記述を行い解析モデルとした。また，本解析
に用いた信号源は，立上り／立下り時間１ｎｓ，電圧５
ｖの矩形パルスをスイッチングの基準パルスとし，スイ
ッチングバッファ数１５本という条件のもとに実施し
た。

【００２２】図６より分かるように，バイパスコンデン
サ容量が１００ｐＦ以下では，ノイズ電圧吸収の効果が
あまり無く，１００ｐＦ以上の容量値の大きい場合にノ
イズ電圧吸収の効果が良く現れていることが分かる。本
結果は，コンデンサ極板面積として５．６９ｍｍ²を有
する２３２ピンリードフレームを用いて構成した半導体
装置の場合について示しているが，規格化されている多
ピンパッケージ，例えば，ＱＦＰ型半導体装置の場合，
アウターリードピッチが０．３０ｍｍで１４ｍｍ角サイ
ズにて構成される小型半導体装置に対し，本発明による
設計基準に基づいてバイパスコンデンサを構成した場合
の電極面積は，３．１１ｍｍ²であり，このような小型
半導体装置の場合でも，ノイズ電圧の吸収に必要とされ
るコンデンサ容量１００ｐＦは，酸化珪素膜厚の厚さ１
μｍ以下にすることで充分可能であることが分かる。本
実施例においては，電源電圧供給用内部リード１０３と
金属接地プレート１２との間に配置する誘電物の例とし
てポリイミド及び酸化珪素の場合を例に説明を行った
が，本発明を実施するに当たっては，特にこの材料に限
定されるものでなく，例えば，Ｔａ₂Ｏ₅等の薄膜誘電
体, あるいはＳｉＮ_x，ＰＺＴ（ＰｂＺｒ_1-x, Ｔｉ_x
ＴｉＯ₃），ＰＬＺＴ（Ｐｂ_1-xＬa _xＺｒ_1-yＴｉ_y
Ｏ₃）,ＢＴＯ（ＢａＴｉＯ₃）等の強誘電体膜を用い
て実施し得ることはいうまでもない。

【００２３】

【発明の効果】本発明による半導体装置を用いれば，従
来の半導体装置と同程度のピン数を備えながらも，半導
体素子の多ビット化による同期スイッチング本数の増加
に伴う接地系あるいは電源系に発生するノイズを効果的
に吸収することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる半導体装置を構成す
るリードフレーム部材の要部概念を説明する分解斜視図
である。

【図２】図１の部分を拡大した説明図である。

【図３】本発明の別の態様のリードフレーム部材による
プラスチック封止型半導体装置の要部の説明図である。

【図４】本発明の構成において，誘電物のポリイミドの
厚さを変化させた時のコンデンサ容量及び全付加インピ
ーダンスの変化を説明する図である。

【図５】図４の誘電物の酸化珪素の厚さを変化させた時
のコンデンサ容量の変化を説明する図である。

【図６】本発明においてバイパスコンデンサ容量の最大
スイッチングノイズ電圧に対して与える影響をシミュレ
ーション実施した結果についての図である。

【図７】従来の表面実装型プラスチックパッケージ用リ
ードフレームの説明図である。

【符号の説明】

１０リードフレーム１１誘電物１２金属接地プレート２１半導体素子１０１信号導出及び入力用内部リード１０２信号導出及び入力用外部リード１０３電源電圧供給用内部リード１０４電源電圧供給用外部リード１０５接地用内部リード１０６接地用外部リード１０７誘電物貫通穴１０８半導体素子搭載用貫通穴１０９接地用内部リード接続スリット１１０金属接地プレート貫通穴２００信号導出及び入力用内部リード２０１外部電極２０２金属細線２０３モールドレジン５０１リードフレーム５０２半導体素子５０３ダイパッド５０４インナーリード５０５アウターリード

Claims

【特許請求の範囲】

【請求項１】金属接地プレートを具備した多層リード
フレームに半導体素子を搭載し，外側に電気端子を有す
るプラスチック封止型半導体装置であって，隣接して存
在する少なくとも一対の電気端子のうちいづれかを，接
地用リードとして割り当て，該接地用リードの内部リー
ドの長さを短縮して金属接地プレートと直接接続せし
め，該一対の電気端子のうち他方を電源電圧供給用リー
ドとして割り当て，前記接地用リードの長さを短縮した
領域まで面積を拡大させた電源電圧供給用内部リードと
して設けるとともに，該電源電圧供給用内部リードと金
属接地プレートとの間に，誘電物を介在させて所望の電
気容量を有するコンデンサを含む構成としたことを特徴
とする半導体装置。
【請求項２】請求項１記載の半導体装置に用いる多層
リードフレームであって，隣接して存在する少なくとも
一対の電気端子のうちいづれかを，接地用リードとして
割り当て，該接地用リードの内部リードの長さを短縮し
て金属接地プレートと直接接続せしめ，該一対の電気端
子のうち他方を電源電圧供給用リードとして割り当て，
前記接地用リードの長さを短縮した領域まで面積を拡大
させた電源電圧供給用内部リードとして設けるととも
に，該電源電圧供給用内部リードと金属接地プレートと
の間に，誘電物を介在させて所望の電気容量を有するコ
ンデンサを含む構成としたことを特徴とする多層リード
フレーム。
【請求項３】誘電物がポリイミドシート又はポリイミ
ド前駆体もしくはポリイミドを有機溶剤に溶解したワニ
スの塗布膜を処理して構成されたものからなることを特
徴とする請求項１記載の半導体装置。
【請求項４】誘電物が無機化合物の膜よりなることを
特徴とする請求項１記載の半導体装置。