JP2004221962A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2004221962A JP2004221962A JP2003007222A JP2003007222A JP2004221962A JP 2004221962 A JP2004221962 A JP 2004221962A JP 2003007222 A JP2003007222 A JP 2003007222A JP 2003007222 A JP2003007222 A JP 2003007222A JP 2004221962 A JP2004221962 A JP 2004221962A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor chip
- potential
- supply line
- potential side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】半導体チップ上に形成されたPLL回路をクロック逓倍回路として用いた際に、出力クロックに発生するジッタを可及的に低減させる。
【解決手段】基準発振器、位相比較器、チャージポンプ回路、分周器、出力バッファの各回路ブロックに接続される電源供給ラインを、電圧制御発振器に接続される電源供給ラインと分離する。
【選択図】 図1
【解決手段】基準発振器、位相比較器、チャージポンプ回路、分周器、出力バッファの各回路ブロックに接続される電源供給ラインを、電圧制御発振器に接続される電源供給ラインと分離する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップ上に形成されたPLL(位相ロックループ)回路に関し、特にクロック逓倍回路としてPLL回路を用いた際に、出力クロックに発生するジッタを低減させるための技術に関する。
【0002】
【従来の技術】
PLL回路の主な応用例の一つがクロック逓倍回路である。クロック逓倍回路は、基準クロックを入力し、その周波数より高い周波数の出力クロックを発生するものである。このようなPLL回路の使用例は、例えば特許文献1のほか、多数の文献に記されている。その中でも、典型的な構成例を改めて図7に示す。以下、同図に基づいてPLL回路の動作を説明する。
【0003】
図7において、Srefは基準クロックである。基準クロックSrefは、通常、基準発振器で生成されるか、もしくはPLL回路に設けられたクロック入力部に対して外部より供給される。本例においては、高精度で安定した水晶発振器11を基準発振器として用いている。
【0004】
基準クロックSrefは位相比較器12において帰還クロックSfbと比較される。位相比較器12は、両クロックの立ち上がりまたは立ち下りエッジが入力される毎にその時間差を検出し、Sfbの位相がSrefの位相よりも進んでいる場合はUp信号を、Sfbの位相がSrefの位相よりも遅れている場合はDown信号を出力する。Up信号およびDown信号はパルス信号であり、そのパルス幅が検出した位相差に応じたものとなっている。このような位相比較器の具体的な構成は、例えば特許文献2などに見ることができる。
【0005】
Up信号およびDown信号はチャージポンプ回路13に入力される。チャージポンプ回路13は、Up信号が入力されると、その期間、設定された電流値でループフィルタ14に充電電流Icpを吐き出す。一方、Down信号が入力されると、その期間、設定された電流値でループフィルタ14から放電電流Icpを吸い込む。このようなチャージポンプ回路の具体的な構成例は、例えば特許文献3を挙げることができる。
【0006】
ループフィルタ14は、チャージポンプ13が出力する電流Icpを積分して電圧信号に変換するとともに、平滑化処理を施して制御電圧Vcを生成する。所望の平滑効果を得ながらPLL回路全体を制御系として安定化させるために、図7中に示したような抵抗器2個とコンデンサ1個の組み合わせからなる構成が一般的に用いられる。
【0007】
電圧制御発振器15は、制御電圧Vcに応じて発振クロックSvcoの周波数が変化するよう構成されており、Vcが高いほど高い周波数で発振する。電圧制御発振器15の具体的な構成としては、例えば特許文献4に示されるものを用いることができる。
【0008】
電圧制御発振器15の発振クロックSvcoは、出力バッファ16で適宜増幅され、外部出力端子に出力クロックSoutとして出力される。通常、外部出力端子には、数pFの負荷容量が存在するため、出力バッファ16には高い負荷駆動力が必要とされる。
【0009】
一方、電圧制御発振器15の発振クロックSvcoは、分周器17にも入力される。分周器17は発振クロックSvcoをN分周して、周波数が1/Nの帰還クロックSfbを生成する。ここで、Nは1以上の数値である。生成された帰還クロックSfbは位相比較器12に入力される。
【0010】
以上の説明から解るように、本PLL回路は、基準クロックSrefと帰還クロックSfbの位相が一致するように制御電圧Vcを増減させ、電圧制御発振器15の発振クロックSvcoの周波数を調整する。その結果、定常状態では基準クロックSrefと帰還クロックSfbの位相差は、零または一定量の僅かな定常偏差に収束する。この状態に至ると、当然、両クロックの周波数は全く同一のものとなる。つまり、電圧制御発振器15の発振クロックSvcoの周波数は、基準クロックSrefのN倍の周波数となる。以上のようにして、本PLL回路は基準クロックをN倍の周波数に逓倍するクロック逓倍回路として機能する。
【0011】
【特許文献1】
特開2002−164781号公報(図9)
【特許文献2】
特開平11−205104号公報(図7)
【特許文献3】
特開平8−330953号公報(図5)
【特許文献4】
特開2002−185291号公報(図5)
【0012】
【発明が解決しようとする課題】
このようなPLL回路においては、出力クロックに現れるジッタがしばしば問題となる。ジッタとは、解り易く言い表せば、クロック周期のばらつきを意味する。ジッタは、当該クロックを用いた回路、あるいはそれを搭載したシステムの性能を左右する重要な指標である。特に、近年は電子回路内部のデータ処理が高速化し、使用されるクロック信号の周期が日増しに短くなっているため、それにつれて相対的にジッタの問題が顕在化してきている。このことから、ジッタの低減に対する技術的取り組みが不可欠となっている。
【0013】
ところで、本願発明者の検討結果より、ジッタを発生させる要因中、最も顕著な影響を及ぼすものは、電源ノイズであることが明らかとなっている。特に、電圧制御発振器は電源電圧の変動に対して敏感であり、その電源供給ラインにノイズが混入すると発振周期に乱れが生じ、ジッタとなる。
【0014】
電源ノイズには、外部より供給される電源にそもそも含まれている外部発生ノイズと、供給された電源に対してPLL回路自体がさらに内部で付加する内部発生ノイズとがある。特に内部発生ノイズについては、外部より対策を講じることが困難であるから、十分に抑圧されるよう設計することが必要である。
【0015】
発明者の知見に基づき、この内部発生ノイズについて、さらに解り易く説明を加えておく。説明の都合上、基準クロックSrefが25MHz、発振クロックSvcoおよび出力クロックSoutが100MHzで動作するPLL回路を仮定してみる。
【0016】
このPLL回路においては、基準発振器(またはクロック入力部)、位相比較器、チャージポンプ回路が25MHzの周波数で動作する。また、分周器についても、その動作形態は回路方式に依存するが、いずれの方式であっても、少なくとも出力部は25MHzで動作する。よって、これら各構成要素に接続された電源供給部においては、25MHzの基本周波数をもつ電圧の脈動が発生する。なぜならば、回路内部のトランジスタが25MHzでスイッチング動作することに伴い、電源の出力インピーダンスと配線インピーダンスに起因する電源電圧の降下量が変化するためである。これがジッタの発生源となる電源ノイズである。仮に電圧制御発振器もこれらの構成要素と同一の電源供給ラインから電力を供給されているとすれば、電圧制御発振器の電源にも25MHzの脈動が乗ってしまう。電圧制御発振器の発振周波数はその4倍の100MHzであるから、電圧制御発振器の発振クロック4周期毎に1回の頻度で繰り返して脈動が加わることになる。この結果、電圧制御発振器の発振動作は均一でなくなり、発振クロック4周期分の中で、ある周期は長くなり、残りの周期は短くなるという事態が生じる。これが、ジッタと呼ばれる周期の乱れが発生する仕組みである。
【0017】
次に、残されたもう一つの構成要素である出力バッファについて考察する。出力バッファは、発振クロックそのものを通過させて出力クロックを生成するという機能上、電源ノイズの影響を被る回路であると考えるのが一般的である。しかし、実際には電源ノイズに対する感度は電圧制御発振器ほど高くはない。特に、通過させるクロックの立ち上がり、立ち下がりエッジが急峻であれば、その影響度合いは十分に軽減される。一方で、出力バッファは、ジッタの原因となる電源ノイズを発生し得ることにも着目しなければならない。そもそも出力バッファは、出力に接続される負荷容量を充放電しなければならない必然性故に、本質的に瞬時電流が大きく、過大な電源ノイズを発生する。しかし、その動作周波数は電圧制御発振器の発振周波数と同一の100MHzであるから、電源の脈動もまた同一の100MHzであり、この電源ノイズ自体は、電圧制御発振器の発振周期を乱す原因とはならない。すなわち、電源が100MHzの周波数でどれだけ脈動しようとも、クロックの各周期に対して毎回同一の脈動が加えられる限り、周期が乱れるということがないためである。しかしながら、もし電圧制御発振器の出力クロックに僅かでもジッタが発生すると、出力バッファの発生する電源ノイズにもそのジッタに同期した揺らぎが発生する。その揺らぎの周波数は100MHzではなく25MHzである。しかもその揺らぎのパワーは出力バッファのもつ機能によって増大されてしまう。そのため、この揺らぎが電圧制御発振器の電源に帰還されて、さらに大きなジッタを引き起こす要因となるのである。
【0018】
【課題を解決するための手段】
前述の課題を解決するために第1の発明は、基準クロックを生成する基準発振器または基準クロックを外部から入力するクロック入力部のいずれかと、前記基準クロックと帰還クロックとの位相差を検出する位相比較器と、前記位相比較器の出力に応じた量の電荷を出し入れするチャージポンプ回路と、前記チャージポンプ回路が出し入れする電荷を蓄積して電圧信号に変換するループフィルタと、前記ループフィルタの出力電圧レベルに応じた周波数の発振クロックを生成する電圧制御発振器と、前記発振クロック信号を分周して帰還クロックを生成する分周器と、前記発振クロックを増幅またはレベル変換して出力クロックを生成する出力バッファとを含み、半導体チップ上に形成されてなるPLL回路において、前記電圧制御発振器は第1の電源供給ラインを通じて電源供給を受け、前記基準発振器、前記クロック入力部、前記位相比較器、前記チャージポンプ回路、前記分周器、前記出力バッファは、前記第1の電源供給ラインとは異なる単一もしくは複数の他の電源供給ラインを通じて電源供給を受けていることを特徴とする。
【0019】
これにより、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉することを抑圧できるため、出力クロックに発生するジッタを低減できる。
【0020】
第2の発明は、第1の発明によるPLL回路において、前記第1の電源供給ラインの高電位側と前記他の電源供給ラインの高電位側は前記半導体チップ上の同一の高電位側電源パッドから分岐して配線されており、前記第1の電源供給ラインの低電位側と前記他の電源供給ラインの低電位側は前記半導体チップ上の同一の低電位側電源パッドから分岐して配線されていることを特徴とする。
【0021】
これにより、半導体チップ上のパッド数を増加させることなく、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉する量を抑圧できるため、半導体チップのサイズを増加させずに、出力クロックに発生するジッタを低減できる。
【0022】
第3の発明は、第1の発明によるPLL回路において、前記第1の電源供給ラインの高電位側は前記半導体チップ上の第1の高電位側電源パッドから配線されており、前記他の電源供給ラインの高電位側は前記半導体チップ上の他の高電位側電源パッドから配線されており、前記第1の電源供給ラインの低電位側は前記半導体チップ上の第1の低電位側パッドから配線されており、前記他の電源供給ラインの低電位側は前記半導体チップ上の他の低電位側電源パッドから配線されていることを特徴とする。
【0023】
これにより、半導体チップ上のパッド数は増加するものの、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉する量を、さらに抑圧できるため、出力クロックに発生するジッタもさらに低減できる。
【0024】
第4の発明は、第3の発明によるPLL回路において、前記第1の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第1の高電位側チップ接続パッドに接続されており、前記他の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の他の高電位側チップ接続パッドに接続されており、前記第1の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第1の低電位側チップ接続パッドに接続されており、前記他の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の他の低電位側チップ接続パッドに接続されていることを特徴とする。
【0025】
これにより、半導体チップ上のパッド数に加えて、ICパッケージ上のチップ接続パッド数も増加するものの、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉する量をなお一層抑圧できるため、出力クロックに発生するジッタもなお一層低減できる。
【0026】
第5の発明は、第1乃至第4の発明によるPLL回路において、前記他の電源供給ラインは、さらに第2の電源供給ラインと残余の電源供給ラインとに分割されてなり、前記出力バッファは第2の電源供給ラインを通じて電源供給を受け、前記基準発振器、前記クロック入力部、前記位相比較器、前記チャージポンプ回路、前記分周器は、前記残余の電源供給ラインを通じて電源供給を受けていることを特徴とする。
【0027】
これにより、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量を抑圧できるため、特に出力バッファが電源ノイズに敏感な場合であっても、出力クロックに発生するジッタを低減できる。
【0028】
第6の発明は、第5の発明によるPLL回路において、前記第2の電源供給ラインの高電位側と前記残余の電源供給ラインの高電位側は前記半導体チップ上の同一の高電位側電源パッドから分岐して配線されており、前記第2の電源供給ラインの低電位側と前記残余の電源供給ラインの低電位側は前記半導体チップ上の同一の低電位側電源パッドから分岐して配線されていることを特徴とする。
【0029】
これにより、半導体チップ上のパッド数を増加させることなく、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量を抑圧できるため、半導体チップのサイズを増加させずに、出力クロックに発生するジッタを低減できる。
【0030】
第7の発明は、前記第5の発明によるPLL回路において、前記第2の電源供給ラインの高電位側は前記半導体チップ上の第2の高電位側電源パッドから配線されており、前記残余の電源供給ラインの高電位側は前記半導体チップ上の残余の高電位側電源パッドから配線されており、前記第2の電源供給ラインの低電位側は前記半導体チップ上の第2の低電位側パッドから配線されており、前記残余の電源供給ラインの低電位側は前記半導体チップ上の残余の低電位側電源パッドから配線されていることを特徴とする。
【0031】
これにより、半導体チップ上のパッド数は増加するものの、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量を、さらに抑圧できるため、出力クロックに発生するジッタもさらに低減できる。
【0032】
第8の発明は、前記第7の発明によるPLL回路において、前記第2の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第2の高電位側チップ接続パッドに接続されており、前記残余の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の残余の高電位側チップ接続パッドに接続されており、前記第2の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第2の低電位側チップ接続パッドに接続されており、前記残余の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の残余の低電位側チップ接続パッドに接続されていることを特徴とする。
【0033】
これにより、半導体チップ上のパッド数に加えて、ICパッケージ上のチップ接続パッド数も増加するものの、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量をなお一層抑圧できるため、出力クロックに発生するジッタもなお一層低減できる。
【0034】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施形態を具体的に説明する。
【0035】
図1は、本発明の第1の実施形態を模式的に示したものである。PLL回路が形成された半導体チップはICパッケージ上に接着されており、半導体チップ上の各パッドとICパッケージ表面に形成された各チップ接続パッドとは、ボンディングワイヤで接続されている。半導体チップとICパッケージとの接続形態は、ボンディングワイヤに限ったことではなく、如何様な手法であっても構わない。また、ICパッケージを用いずに、半導体チップを直接回路基板に実装してもよい。ICパッケージには、VDD1、VDD2、VSS1、VSS2、X1、X2、OUTの7個のチップ接続パッドが設けられている。それぞれのチップ接続パッドはICパッケージのそれぞれ異なる外部端子へ接続される。よって、以下、外部端子にもチップ接続パッドと同一の名称を付して区別することとする。外部端子VDD1およびVDD2には電源の高電位側が接続され、外部端子VSS1およびVSS2には電源の低電位側が接続される。また、外部端子X1、X2には水晶発振器に用いられる水晶振動子が接続される。PLL回路の出力クロックは外部端子OUTより出力される。
【0036】
図1に示したように、半導体チップ上において、PLL回路の各構成要素は、A、Bの2つの回路ブロックに区分されている。すわなち、回路ブロックAには電圧制御発振器のみが含まれ、回路ブロックBには水晶発振器、位相比較器、チャージポンプ回路、分周器、出力バッファの5つの要素が含まれる。ここで、両回路ブロックの電源供給ラインは分離されており、回路ブロックAは第1の電源供給ライン、回路ブロックBは他の電源供給ラインから電源供給を受けている。第1の電源供給ラインはチップ接続パッドVDD1、VSS1に接続され、他の電源供給ラインはチップ接続パッドVDD2、VSS2に接続されている。
【0037】
このような構成とした場合、第1の電源供給ラインと他の電源供給ラインは異なる外部端子に割り当てられるため、独立した2台の電源装置をそれぞれに接続することが可能となる。これは、最も効果的な電源分離であり、第1の電源供給ラインと他の電源供給ラインとの間の干渉を最も少なくすることができる。また、仮に、単一の電源装置で第1の電源供給ラインと他の電源供給ラインの双方に電源を供給する場合であっても、この構成は理想的である。なぜならば、両電源供給ラインの分岐点はICパッケージを実装する回路基板上に位置することになり、その分岐点において、電源の高電位側と低電位側の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置することが可能となるからである。このようにバイパスコンデンサを配置すれば、他の電源供給ライン側で発生したノイズの多くはバイパスコンデンサで吸収され、分離された第1の電源供給ラインに伝播する量を極力低減できる。
【0038】
次に、図2は、本発明の第2の実施形態を模式的に示したものである。図2においては、第1の電源供給ラインと他の電源供給ラインは、チップ接続パッドVDD1およびVSS1を共有しており、共通の外部端子から電源供給を受けている。その他の構成は、すべて第1の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、異なる外部端子を割り当てることができない状況を想定したものであり、具体的にはICパッケージが小型化され、設置可能な外部端子数が限られた場合の最適な構成例である。本実施形態においては、第1の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD1とVSS1の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、他の電源供給ラインで側発生したノイズの多くはバイパスコンデンサで吸収され、分離された第1の電源供給ラインに伝播する量はかなり低減される。
【0039】
次に、図3は、本発明の第3の実施形態を模式的に示したものである。図3においては、第1の電源供給ラインと他の電源供給ラインは、半導体チップ上のパッドを共有しており、共通の外部端子および共通のチップ接続パッドVDD1、VSS1から電源供給を受けている。その他の構成は、すべて第2の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、半導体チップ上に異なるパッドを割り当てることができない状況を想定したものであり、具体的には、半導体チップが小型化され、設置可能なパッド数が限られた場合の最適な構成例である。本実施形態においては、第1、第2の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD1とVSS1の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、他の電源供給ライン側で発生したノイズのいくらかはバイパスコンデンサで吸収され、分離された第1の電源供給ラインに伝播する量は低減される。
【0040】
続いて、図4乃至図6を参照して、第4乃至第6の実施形態を順次説明する。これまでの第1から第3の実施形態においては、いずれの場合も半導体チップ上において、PLL回路の各構成要素は2つの回路ブロックAおよびBに区分されていた。一方、以下の各実施形態においては、回路ブロックBがさらに回路ブロックCおよび回路ブロックDの2つの回路ブロックに分割されることが主な相違点である。すなわち、回路ブロックBに含まれていた要素のうち、出力バッファが回路ブロックCとして独立し、残りの水晶発振器、位相比較器、チャージポンプ回路、分周器の4つの構成要素が回路ブロックDに含まれている。これは、特に出力バッファが電源ノイズに敏感である場合に取るべき構成であり、回路ブロックDに含まれる各構成要素が発生する電源ノイズの影響が、出力バッファに及ぶことを防止することを目的としている。
【0041】
まず、図4は、本発明の第4の実施形態を模式的に示したものである。ICパッケージには、先に図1で示した7個のチップ接続パッドに加え、VDD3、VSS3の2つのチップ接続パッドが新たに設けられている。A、C、D、3つの回路ブロックの電源はそれぞれ互いに分離されており、回路ブロックAは第1の電源供給ライン、回路ブロックCは第2の電源供給ライン、回路ブロックDは残余の電源供給ラインから電源供給を受けている。第1の電源供給ラインはチップ接続パッドVDD1、VSS1に接続され、第2の電源供給ラインはチップ接続パッドVDD2、VSS2に接続され、残余の電源供給ラインはチップ接続パッドVDD3、VSS3に接続されている。その他の構成は、すべて第1の実施形態と同様であるので説明を省略する。
【0042】
このような構成とした場合、第2の電源供給ラインと残余の電源供給ラインは異なる外部端子に割り当てられるため、独立した2台の電源装置をそれぞれに接続することが可能となる。これは、最も効果的な電源分離であり、第2の電源供給ラインと残余の電源供給ラインとの間の干渉を最も少なくすることができる。あるいは、単一の電源装置で第2の電源供給ラインと残余の電源供給ラインの双方に電源を供給する場合であっても、この構成は理想的である。なぜならば、両電源供給ラインの分岐点はICパッケージを実装する回路基板上に位置することになり、その分岐点において、電源の高電位側と低電位側の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置することが可能となるからである。このようにバイパスコンデンサを配置すれば、残余の電源供給ライン側で発生したノイズの多くはバイパスコンデンサで吸収され、分離された第2の電源供給ラインに伝播する量を極力低減できる。
【0043】
次に、図5は、本発明の第5の実施形態を模式的に示したものである。図5においては、第2の電源供給ラインと残余の電源供給ラインは、チップ接続パッドVDD2およびVSS2を共有しており、共通の外部端子から電源供給を受けている。その他の構成は、すべて第4の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、異なる外部端子を割り当てることができない状況を想定したものであり、具体的にはICパッケージが小型化され、設置可能な外部端子数が限られた場合の最適な構成例である。本実施形態においては、第4の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD2とVSS2の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、残余の電源供給ライン側で発生したノイズの多くはバイパスコンデンサで吸収され、分離された第2の電源供給ラインに伝播する量はかなり低減される。
【0044】
図6は、本発明の第6の実施形態を模式的に示したものである。図6においては、第2の電源供給ラインと残余の電源供給ラインは、半導体チップ上のパッドを共有しており、共通のチップ接続パッドVDD2、VSS2から電源供給を受けている。その他の構成は、すべて第5の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、半導体チップ上に異なるパッドを割り当てることができない状況を想定したものであり、具体的には、半導体チップが小型化され、設置可能なパッド数が限られた場合の最適な構成例である。本実施形態においては、第4、第5の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD2とVSS2の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、残余の電源供給ライン側で発生したノイズのいくらかはバイパスコンデンサで吸収され、分離された第2の電源供給ラインに伝播する量は低減される。
【0045】
ところで、以上の各実施形態のように、PLL回路の各構成要素を複数の回路ブロックに分割して配置した場合、各回路ブロックにおける電源電位は、各電源供給ラインに存在する配線インピーダンスの影響によって、常に同一の電位にならないことはいうまでもない。このため、電圧制御発振器の発振クロックを、電源の一方の電位を基準としたシングルエンド信号によって、分周器もしくは出力バッファへ受け渡してしまうと、正しい信号レベルを伝えることができなくなる。結果として、電源電位の差分に応じて信号が揺らいでしまい、ジッタを誘発することとなる。このことから、電圧制御発振器の発振クロックを差動信号として他の回路ブロックへ受け渡すことが望まれる。この場合、電圧制御発振器自体を差動構成とするのが好適であるが、このような電圧制御発振器は、例えば前述の特許文献4に示されるものを始め、一般的に広く用いられている方式を用いることができる。
【0046】
【発明の効果】
以上説明した構成を用いることにより、PLL回路を用いたクロック逓倍回路において、出力クロックに発生するジッタを可及的に低減することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す模式図。
【図2】本発明の第2の実施形態を示す模式図。
【図3】本発明の第3の実施形態を示す模式図。
【図4】本発明の第4の実施形態を示す模式図。
【図5】本発明の第5の実施形態を示す模式図。
【図6】本発明の第6の実施形態を示す模式図。
【図7】PLL回路の基本構成を示す図。
【符号の説明】
14 ループフィルタ
16 出力バッファ
A〜D 回路ブロック
【発明の属する技術分野】
本発明は、半導体チップ上に形成されたPLL(位相ロックループ)回路に関し、特にクロック逓倍回路としてPLL回路を用いた際に、出力クロックに発生するジッタを低減させるための技術に関する。
【0002】
【従来の技術】
PLL回路の主な応用例の一つがクロック逓倍回路である。クロック逓倍回路は、基準クロックを入力し、その周波数より高い周波数の出力クロックを発生するものである。このようなPLL回路の使用例は、例えば特許文献1のほか、多数の文献に記されている。その中でも、典型的な構成例を改めて図7に示す。以下、同図に基づいてPLL回路の動作を説明する。
【0003】
図7において、Srefは基準クロックである。基準クロックSrefは、通常、基準発振器で生成されるか、もしくはPLL回路に設けられたクロック入力部に対して外部より供給される。本例においては、高精度で安定した水晶発振器11を基準発振器として用いている。
【0004】
基準クロックSrefは位相比較器12において帰還クロックSfbと比較される。位相比較器12は、両クロックの立ち上がりまたは立ち下りエッジが入力される毎にその時間差を検出し、Sfbの位相がSrefの位相よりも進んでいる場合はUp信号を、Sfbの位相がSrefの位相よりも遅れている場合はDown信号を出力する。Up信号およびDown信号はパルス信号であり、そのパルス幅が検出した位相差に応じたものとなっている。このような位相比較器の具体的な構成は、例えば特許文献2などに見ることができる。
【0005】
Up信号およびDown信号はチャージポンプ回路13に入力される。チャージポンプ回路13は、Up信号が入力されると、その期間、設定された電流値でループフィルタ14に充電電流Icpを吐き出す。一方、Down信号が入力されると、その期間、設定された電流値でループフィルタ14から放電電流Icpを吸い込む。このようなチャージポンプ回路の具体的な構成例は、例えば特許文献3を挙げることができる。
【0006】
ループフィルタ14は、チャージポンプ13が出力する電流Icpを積分して電圧信号に変換するとともに、平滑化処理を施して制御電圧Vcを生成する。所望の平滑効果を得ながらPLL回路全体を制御系として安定化させるために、図7中に示したような抵抗器2個とコンデンサ1個の組み合わせからなる構成が一般的に用いられる。
【0007】
電圧制御発振器15は、制御電圧Vcに応じて発振クロックSvcoの周波数が変化するよう構成されており、Vcが高いほど高い周波数で発振する。電圧制御発振器15の具体的な構成としては、例えば特許文献4に示されるものを用いることができる。
【0008】
電圧制御発振器15の発振クロックSvcoは、出力バッファ16で適宜増幅され、外部出力端子に出力クロックSoutとして出力される。通常、外部出力端子には、数pFの負荷容量が存在するため、出力バッファ16には高い負荷駆動力が必要とされる。
【0009】
一方、電圧制御発振器15の発振クロックSvcoは、分周器17にも入力される。分周器17は発振クロックSvcoをN分周して、周波数が1/Nの帰還クロックSfbを生成する。ここで、Nは1以上の数値である。生成された帰還クロックSfbは位相比較器12に入力される。
【0010】
以上の説明から解るように、本PLL回路は、基準クロックSrefと帰還クロックSfbの位相が一致するように制御電圧Vcを増減させ、電圧制御発振器15の発振クロックSvcoの周波数を調整する。その結果、定常状態では基準クロックSrefと帰還クロックSfbの位相差は、零または一定量の僅かな定常偏差に収束する。この状態に至ると、当然、両クロックの周波数は全く同一のものとなる。つまり、電圧制御発振器15の発振クロックSvcoの周波数は、基準クロックSrefのN倍の周波数となる。以上のようにして、本PLL回路は基準クロックをN倍の周波数に逓倍するクロック逓倍回路として機能する。
【0011】
【特許文献1】
特開2002−164781号公報(図9)
【特許文献2】
特開平11−205104号公報(図7)
【特許文献3】
特開平8−330953号公報(図5)
【特許文献4】
特開2002−185291号公報(図5)
【0012】
【発明が解決しようとする課題】
このようなPLL回路においては、出力クロックに現れるジッタがしばしば問題となる。ジッタとは、解り易く言い表せば、クロック周期のばらつきを意味する。ジッタは、当該クロックを用いた回路、あるいはそれを搭載したシステムの性能を左右する重要な指標である。特に、近年は電子回路内部のデータ処理が高速化し、使用されるクロック信号の周期が日増しに短くなっているため、それにつれて相対的にジッタの問題が顕在化してきている。このことから、ジッタの低減に対する技術的取り組みが不可欠となっている。
【0013】
ところで、本願発明者の検討結果より、ジッタを発生させる要因中、最も顕著な影響を及ぼすものは、電源ノイズであることが明らかとなっている。特に、電圧制御発振器は電源電圧の変動に対して敏感であり、その電源供給ラインにノイズが混入すると発振周期に乱れが生じ、ジッタとなる。
【0014】
電源ノイズには、外部より供給される電源にそもそも含まれている外部発生ノイズと、供給された電源に対してPLL回路自体がさらに内部で付加する内部発生ノイズとがある。特に内部発生ノイズについては、外部より対策を講じることが困難であるから、十分に抑圧されるよう設計することが必要である。
【0015】
発明者の知見に基づき、この内部発生ノイズについて、さらに解り易く説明を加えておく。説明の都合上、基準クロックSrefが25MHz、発振クロックSvcoおよび出力クロックSoutが100MHzで動作するPLL回路を仮定してみる。
【0016】
このPLL回路においては、基準発振器(またはクロック入力部)、位相比較器、チャージポンプ回路が25MHzの周波数で動作する。また、分周器についても、その動作形態は回路方式に依存するが、いずれの方式であっても、少なくとも出力部は25MHzで動作する。よって、これら各構成要素に接続された電源供給部においては、25MHzの基本周波数をもつ電圧の脈動が発生する。なぜならば、回路内部のトランジスタが25MHzでスイッチング動作することに伴い、電源の出力インピーダンスと配線インピーダンスに起因する電源電圧の降下量が変化するためである。これがジッタの発生源となる電源ノイズである。仮に電圧制御発振器もこれらの構成要素と同一の電源供給ラインから電力を供給されているとすれば、電圧制御発振器の電源にも25MHzの脈動が乗ってしまう。電圧制御発振器の発振周波数はその4倍の100MHzであるから、電圧制御発振器の発振クロック4周期毎に1回の頻度で繰り返して脈動が加わることになる。この結果、電圧制御発振器の発振動作は均一でなくなり、発振クロック4周期分の中で、ある周期は長くなり、残りの周期は短くなるという事態が生じる。これが、ジッタと呼ばれる周期の乱れが発生する仕組みである。
【0017】
次に、残されたもう一つの構成要素である出力バッファについて考察する。出力バッファは、発振クロックそのものを通過させて出力クロックを生成するという機能上、電源ノイズの影響を被る回路であると考えるのが一般的である。しかし、実際には電源ノイズに対する感度は電圧制御発振器ほど高くはない。特に、通過させるクロックの立ち上がり、立ち下がりエッジが急峻であれば、その影響度合いは十分に軽減される。一方で、出力バッファは、ジッタの原因となる電源ノイズを発生し得ることにも着目しなければならない。そもそも出力バッファは、出力に接続される負荷容量を充放電しなければならない必然性故に、本質的に瞬時電流が大きく、過大な電源ノイズを発生する。しかし、その動作周波数は電圧制御発振器の発振周波数と同一の100MHzであるから、電源の脈動もまた同一の100MHzであり、この電源ノイズ自体は、電圧制御発振器の発振周期を乱す原因とはならない。すなわち、電源が100MHzの周波数でどれだけ脈動しようとも、クロックの各周期に対して毎回同一の脈動が加えられる限り、周期が乱れるということがないためである。しかしながら、もし電圧制御発振器の出力クロックに僅かでもジッタが発生すると、出力バッファの発生する電源ノイズにもそのジッタに同期した揺らぎが発生する。その揺らぎの周波数は100MHzではなく25MHzである。しかもその揺らぎのパワーは出力バッファのもつ機能によって増大されてしまう。そのため、この揺らぎが電圧制御発振器の電源に帰還されて、さらに大きなジッタを引き起こす要因となるのである。
【0018】
【課題を解決するための手段】
前述の課題を解決するために第1の発明は、基準クロックを生成する基準発振器または基準クロックを外部から入力するクロック入力部のいずれかと、前記基準クロックと帰還クロックとの位相差を検出する位相比較器と、前記位相比較器の出力に応じた量の電荷を出し入れするチャージポンプ回路と、前記チャージポンプ回路が出し入れする電荷を蓄積して電圧信号に変換するループフィルタと、前記ループフィルタの出力電圧レベルに応じた周波数の発振クロックを生成する電圧制御発振器と、前記発振クロック信号を分周して帰還クロックを生成する分周器と、前記発振クロックを増幅またはレベル変換して出力クロックを生成する出力バッファとを含み、半導体チップ上に形成されてなるPLL回路において、前記電圧制御発振器は第1の電源供給ラインを通じて電源供給を受け、前記基準発振器、前記クロック入力部、前記位相比較器、前記チャージポンプ回路、前記分周器、前記出力バッファは、前記第1の電源供給ラインとは異なる単一もしくは複数の他の電源供給ラインを通じて電源供給を受けていることを特徴とする。
【0019】
これにより、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉することを抑圧できるため、出力クロックに発生するジッタを低減できる。
【0020】
第2の発明は、第1の発明によるPLL回路において、前記第1の電源供給ラインの高電位側と前記他の電源供給ラインの高電位側は前記半導体チップ上の同一の高電位側電源パッドから分岐して配線されており、前記第1の電源供給ラインの低電位側と前記他の電源供給ラインの低電位側は前記半導体チップ上の同一の低電位側電源パッドから分岐して配線されていることを特徴とする。
【0021】
これにより、半導体チップ上のパッド数を増加させることなく、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉する量を抑圧できるため、半導体チップのサイズを増加させずに、出力クロックに発生するジッタを低減できる。
【0022】
第3の発明は、第1の発明によるPLL回路において、前記第1の電源供給ラインの高電位側は前記半導体チップ上の第1の高電位側電源パッドから配線されており、前記他の電源供給ラインの高電位側は前記半導体チップ上の他の高電位側電源パッドから配線されており、前記第1の電源供給ラインの低電位側は前記半導体チップ上の第1の低電位側パッドから配線されており、前記他の電源供給ラインの低電位側は前記半導体チップ上の他の低電位側電源パッドから配線されていることを特徴とする。
【0023】
これにより、半導体チップ上のパッド数は増加するものの、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉する量を、さらに抑圧できるため、出力クロックに発生するジッタもさらに低減できる。
【0024】
第4の発明は、第3の発明によるPLL回路において、前記第1の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第1の高電位側チップ接続パッドに接続されており、前記他の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の他の高電位側チップ接続パッドに接続されており、前記第1の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第1の低電位側チップ接続パッドに接続されており、前記他の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の他の低電位側チップ接続パッドに接続されていることを特徴とする。
【0025】
これにより、半導体チップ上のパッド数に加えて、ICパッケージ上のチップ接続パッド数も増加するものの、他の電源供給ラインに発生した電源ノイズが第1の電源供給ラインに干渉する量をなお一層抑圧できるため、出力クロックに発生するジッタもなお一層低減できる。
【0026】
第5の発明は、第1乃至第4の発明によるPLL回路において、前記他の電源供給ラインは、さらに第2の電源供給ラインと残余の電源供給ラインとに分割されてなり、前記出力バッファは第2の電源供給ラインを通じて電源供給を受け、前記基準発振器、前記クロック入力部、前記位相比較器、前記チャージポンプ回路、前記分周器は、前記残余の電源供給ラインを通じて電源供給を受けていることを特徴とする。
【0027】
これにより、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量を抑圧できるため、特に出力バッファが電源ノイズに敏感な場合であっても、出力クロックに発生するジッタを低減できる。
【0028】
第6の発明は、第5の発明によるPLL回路において、前記第2の電源供給ラインの高電位側と前記残余の電源供給ラインの高電位側は前記半導体チップ上の同一の高電位側電源パッドから分岐して配線されており、前記第2の電源供給ラインの低電位側と前記残余の電源供給ラインの低電位側は前記半導体チップ上の同一の低電位側電源パッドから分岐して配線されていることを特徴とする。
【0029】
これにより、半導体チップ上のパッド数を増加させることなく、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量を抑圧できるため、半導体チップのサイズを増加させずに、出力クロックに発生するジッタを低減できる。
【0030】
第7の発明は、前記第5の発明によるPLL回路において、前記第2の電源供給ラインの高電位側は前記半導体チップ上の第2の高電位側電源パッドから配線されており、前記残余の電源供給ラインの高電位側は前記半導体チップ上の残余の高電位側電源パッドから配線されており、前記第2の電源供給ラインの低電位側は前記半導体チップ上の第2の低電位側パッドから配線されており、前記残余の電源供給ラインの低電位側は前記半導体チップ上の残余の低電位側電源パッドから配線されていることを特徴とする。
【0031】
これにより、半導体チップ上のパッド数は増加するものの、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量を、さらに抑圧できるため、出力クロックに発生するジッタもさらに低減できる。
【0032】
第8の発明は、前記第7の発明によるPLL回路において、前記第2の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第2の高電位側チップ接続パッドに接続されており、前記残余の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の残余の高電位側チップ接続パッドに接続されており、前記第2の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第2の低電位側チップ接続パッドに接続されており、前記残余の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の残余の低電位側チップ接続パッドに接続されていることを特徴とする。
【0033】
これにより、半導体チップ上のパッド数に加えて、ICパッケージ上のチップ接続パッド数も増加するものの、残余の電源供給ラインに発生した電源ノイズが第2の電源供給ラインに干渉する量をなお一層抑圧できるため、出力クロックに発生するジッタもなお一層低減できる。
【0034】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施形態を具体的に説明する。
【0035】
図1は、本発明の第1の実施形態を模式的に示したものである。PLL回路が形成された半導体チップはICパッケージ上に接着されており、半導体チップ上の各パッドとICパッケージ表面に形成された各チップ接続パッドとは、ボンディングワイヤで接続されている。半導体チップとICパッケージとの接続形態は、ボンディングワイヤに限ったことではなく、如何様な手法であっても構わない。また、ICパッケージを用いずに、半導体チップを直接回路基板に実装してもよい。ICパッケージには、VDD1、VDD2、VSS1、VSS2、X1、X2、OUTの7個のチップ接続パッドが設けられている。それぞれのチップ接続パッドはICパッケージのそれぞれ異なる外部端子へ接続される。よって、以下、外部端子にもチップ接続パッドと同一の名称を付して区別することとする。外部端子VDD1およびVDD2には電源の高電位側が接続され、外部端子VSS1およびVSS2には電源の低電位側が接続される。また、外部端子X1、X2には水晶発振器に用いられる水晶振動子が接続される。PLL回路の出力クロックは外部端子OUTより出力される。
【0036】
図1に示したように、半導体チップ上において、PLL回路の各構成要素は、A、Bの2つの回路ブロックに区分されている。すわなち、回路ブロックAには電圧制御発振器のみが含まれ、回路ブロックBには水晶発振器、位相比較器、チャージポンプ回路、分周器、出力バッファの5つの要素が含まれる。ここで、両回路ブロックの電源供給ラインは分離されており、回路ブロックAは第1の電源供給ライン、回路ブロックBは他の電源供給ラインから電源供給を受けている。第1の電源供給ラインはチップ接続パッドVDD1、VSS1に接続され、他の電源供給ラインはチップ接続パッドVDD2、VSS2に接続されている。
【0037】
このような構成とした場合、第1の電源供給ラインと他の電源供給ラインは異なる外部端子に割り当てられるため、独立した2台の電源装置をそれぞれに接続することが可能となる。これは、最も効果的な電源分離であり、第1の電源供給ラインと他の電源供給ラインとの間の干渉を最も少なくすることができる。また、仮に、単一の電源装置で第1の電源供給ラインと他の電源供給ラインの双方に電源を供給する場合であっても、この構成は理想的である。なぜならば、両電源供給ラインの分岐点はICパッケージを実装する回路基板上に位置することになり、その分岐点において、電源の高電位側と低電位側の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置することが可能となるからである。このようにバイパスコンデンサを配置すれば、他の電源供給ライン側で発生したノイズの多くはバイパスコンデンサで吸収され、分離された第1の電源供給ラインに伝播する量を極力低減できる。
【0038】
次に、図2は、本発明の第2の実施形態を模式的に示したものである。図2においては、第1の電源供給ラインと他の電源供給ラインは、チップ接続パッドVDD1およびVSS1を共有しており、共通の外部端子から電源供給を受けている。その他の構成は、すべて第1の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、異なる外部端子を割り当てることができない状況を想定したものであり、具体的にはICパッケージが小型化され、設置可能な外部端子数が限られた場合の最適な構成例である。本実施形態においては、第1の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD1とVSS1の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、他の電源供給ラインで側発生したノイズの多くはバイパスコンデンサで吸収され、分離された第1の電源供給ラインに伝播する量はかなり低減される。
【0039】
次に、図3は、本発明の第3の実施形態を模式的に示したものである。図3においては、第1の電源供給ラインと他の電源供給ラインは、半導体チップ上のパッドを共有しており、共通の外部端子および共通のチップ接続パッドVDD1、VSS1から電源供給を受けている。その他の構成は、すべて第2の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、半導体チップ上に異なるパッドを割り当てることができない状況を想定したものであり、具体的には、半導体チップが小型化され、設置可能なパッド数が限られた場合の最適な構成例である。本実施形態においては、第1、第2の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD1とVSS1の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、他の電源供給ライン側で発生したノイズのいくらかはバイパスコンデンサで吸収され、分離された第1の電源供給ラインに伝播する量は低減される。
【0040】
続いて、図4乃至図6を参照して、第4乃至第6の実施形態を順次説明する。これまでの第1から第3の実施形態においては、いずれの場合も半導体チップ上において、PLL回路の各構成要素は2つの回路ブロックAおよびBに区分されていた。一方、以下の各実施形態においては、回路ブロックBがさらに回路ブロックCおよび回路ブロックDの2つの回路ブロックに分割されることが主な相違点である。すなわち、回路ブロックBに含まれていた要素のうち、出力バッファが回路ブロックCとして独立し、残りの水晶発振器、位相比較器、チャージポンプ回路、分周器の4つの構成要素が回路ブロックDに含まれている。これは、特に出力バッファが電源ノイズに敏感である場合に取るべき構成であり、回路ブロックDに含まれる各構成要素が発生する電源ノイズの影響が、出力バッファに及ぶことを防止することを目的としている。
【0041】
まず、図4は、本発明の第4の実施形態を模式的に示したものである。ICパッケージには、先に図1で示した7個のチップ接続パッドに加え、VDD3、VSS3の2つのチップ接続パッドが新たに設けられている。A、C、D、3つの回路ブロックの電源はそれぞれ互いに分離されており、回路ブロックAは第1の電源供給ライン、回路ブロックCは第2の電源供給ライン、回路ブロックDは残余の電源供給ラインから電源供給を受けている。第1の電源供給ラインはチップ接続パッドVDD1、VSS1に接続され、第2の電源供給ラインはチップ接続パッドVDD2、VSS2に接続され、残余の電源供給ラインはチップ接続パッドVDD3、VSS3に接続されている。その他の構成は、すべて第1の実施形態と同様であるので説明を省略する。
【0042】
このような構成とした場合、第2の電源供給ラインと残余の電源供給ラインは異なる外部端子に割り当てられるため、独立した2台の電源装置をそれぞれに接続することが可能となる。これは、最も効果的な電源分離であり、第2の電源供給ラインと残余の電源供給ラインとの間の干渉を最も少なくすることができる。あるいは、単一の電源装置で第2の電源供給ラインと残余の電源供給ラインの双方に電源を供給する場合であっても、この構成は理想的である。なぜならば、両電源供給ラインの分岐点はICパッケージを実装する回路基板上に位置することになり、その分岐点において、電源の高電位側と低電位側の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置することが可能となるからである。このようにバイパスコンデンサを配置すれば、残余の電源供給ライン側で発生したノイズの多くはバイパスコンデンサで吸収され、分離された第2の電源供給ラインに伝播する量を極力低減できる。
【0043】
次に、図5は、本発明の第5の実施形態を模式的に示したものである。図5においては、第2の電源供給ラインと残余の電源供給ラインは、チップ接続パッドVDD2およびVSS2を共有しており、共通の外部端子から電源供給を受けている。その他の構成は、すべて第4の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、異なる外部端子を割り当てることができない状況を想定したものであり、具体的にはICパッケージが小型化され、設置可能な外部端子数が限られた場合の最適な構成例である。本実施形態においては、第4の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD2とVSS2の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、残余の電源供給ライン側で発生したノイズの多くはバイパスコンデンサで吸収され、分離された第2の電源供給ラインに伝播する量はかなり低減される。
【0044】
図6は、本発明の第6の実施形態を模式的に示したものである。図6においては、第2の電源供給ラインと残余の電源供給ラインは、半導体チップ上のパッドを共有しており、共通のチップ接続パッドVDD2、VSS2から電源供給を受けている。その他の構成は、すべて第5の実施形態と同様であるので説明を省略する。本構成は、両電源供給ラインに対して、半導体チップ上に異なるパッドを割り当てることができない状況を想定したものであり、具体的には、半導体チップが小型化され、設置可能なパッド数が限られた場合の最適な構成例である。本実施形態においては、第4、第5の実施形態に匹敵するほどの電源分離効果は得られないものの、外部端子VDD2とVSS2の間に大容量かつ平滑特性の優れたバイパスコンデンサを配置すれば、残余の電源供給ライン側で発生したノイズのいくらかはバイパスコンデンサで吸収され、分離された第2の電源供給ラインに伝播する量は低減される。
【0045】
ところで、以上の各実施形態のように、PLL回路の各構成要素を複数の回路ブロックに分割して配置した場合、各回路ブロックにおける電源電位は、各電源供給ラインに存在する配線インピーダンスの影響によって、常に同一の電位にならないことはいうまでもない。このため、電圧制御発振器の発振クロックを、電源の一方の電位を基準としたシングルエンド信号によって、分周器もしくは出力バッファへ受け渡してしまうと、正しい信号レベルを伝えることができなくなる。結果として、電源電位の差分に応じて信号が揺らいでしまい、ジッタを誘発することとなる。このことから、電圧制御発振器の発振クロックを差動信号として他の回路ブロックへ受け渡すことが望まれる。この場合、電圧制御発振器自体を差動構成とするのが好適であるが、このような電圧制御発振器は、例えば前述の特許文献4に示されるものを始め、一般的に広く用いられている方式を用いることができる。
【0046】
【発明の効果】
以上説明した構成を用いることにより、PLL回路を用いたクロック逓倍回路において、出力クロックに発生するジッタを可及的に低減することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す模式図。
【図2】本発明の第2の実施形態を示す模式図。
【図3】本発明の第3の実施形態を示す模式図。
【図4】本発明の第4の実施形態を示す模式図。
【図5】本発明の第5の実施形態を示す模式図。
【図6】本発明の第6の実施形態を示す模式図。
【図7】PLL回路の基本構成を示す図。
【符号の説明】
14 ループフィルタ
16 出力バッファ
A〜D 回路ブロック
Claims (8)
- 基準クロックを生成する基準発振器または基準クロックを外部から入力するクロック入力部のいずれかと、前記基準クロックと帰還クロックとの位相差を検出する位相比較器と、前記位相比較器の出力に応じた量の電荷を出し入れするチャージポンプ回路と、前記チャージポンプ回路が出し入れする電荷を蓄積して電圧信号に変換するループフィルタと、前記ループフィルタの出力電圧レベルに応じた周波数の発振クロックを生成する電圧制御発振器と、前記発振クロック信号を分周して帰還クロックを生成する分周器と、前記発振クロックを増幅またはレベル変換して出力クロックを生成する出力バッファとを含み、半導体チップ上に形成されてなるPLL回路において、前記電圧制御発振器は第1の電源供給ラインを通じて電源供給を受け、前記基準発振器、前記クロック入力部、前記位相比較器、前記チャージポンプ回路、前記分周器、前記出力バッファは、前記第1の電源供給ラインとは異なる単一もしくは複数の他の電源供給ラインを通じて電源供給を受けていることを特徴とするPLL回路。
- 前記第1の電源供給ラインの高電位側と前記他の電源供給ラインの高電位側は前記半導体チップ上の同一の高電位側電源パッドから分岐して配線されており、前記第1の電源供給ラインの低電位側と前記他の電源供給ラインの低電位側は前記半導体チップ上の同一の低電位側電源パッドから分岐して配線されていることを特徴とする請求項1記載のPLL回路。
- 前記第1の電源供給ラインの高電位側は前記半導体チップ上の第1の高電位側電源パッドから配線されており、前記他の電源供給ラインの高電位側は前記半導体チップ上の他の高電位側電源パッドから配線されており、前記第1の電源供給ラインの低電位側は前記半導体チップ上の第1の低電位側パッドから配線されており、前記他の電源供給ラインの低電位側は前記半導体チップ上の他の低電位側電源パッドから配線されていることを特徴とする請求項1記載のPLL回路。
- 前記第1の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第1の高電位側チップ接続パッドに接続されており、前記他の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の他の高電位側チップ接続パッドに接続されており、前記第1の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第1の低電位側チップ接続パッドに接続されており、前記他の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の他の低電位側チップ接続パッドに接続されていることを特徴とする請求項3記載のPLL回路。
- 前記他の電源供給ラインは、さらに第2の電源供給ラインと残余の電源供給ラインとに分割されてなり、前記出力バッファは前記第2の電源供給ラインを通じて電源供給を受け、前記基準発振器、前記クロック入力部、前記位相比較器、前記チャージポンプ回路、前記分周器は、前記残余の電源供給ラインを通じて電源供給を受けていることを特徴とする請求項1〜4記載のPLL回路。
- 前記第2の電源供給ラインの高電位側と前記残余の電源供給ラインの高電位側は前記半導体チップ上の同一の高電位側電源パッドから分岐して配線されており、前記第2の電源供給ラインの低電位側と前記残余の電源供給ラインの低電位側は前記半導体チップ上の同一の低電位側電源パッドから分岐して配線されていることを特徴とする請求項5記載のPLL回路。
- 前記第2の電源供給ラインの高電位側は前記半導体チップ上の第2の高電位側電源パッドから配線されており、前記残余の電源供給ラインの高電位側は前記半導体チップ上の残余の高電位側電源パッドから配線されており、前記第2の電源供給ラインの低電位側は前記半導体チップ上の第2の低電位側パッドから配線されており、前記残余の電源供給ラインの低電位側は前記半導体チップ上の残余の低電位側電源パッドから配線されていることを特徴とする請求項5記載のPLL回路。
- 前記第2の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第2の高電位側チップ接続パッドに接続されており、前記残余の高電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の残余の高電位側チップ接続パッドに接続されており、前記第2の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の第2の低電位側チップ接続パッドに接続されており、前記残余の低電位側電源パッドは前記半導体チップが実装されたICパッケージまたは回路基板上の残余の低電位側チップ接続パッドに接続されていることを特徴とする請求項7記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007222A JP2004221962A (ja) | 2003-01-15 | 2003-01-15 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007222A JP2004221962A (ja) | 2003-01-15 | 2003-01-15 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221962A true JP2004221962A (ja) | 2004-08-05 |
Family
ID=32897382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003007222A Withdrawn JP2004221962A (ja) | 2003-01-15 | 2003-01-15 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221962A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059885A (ja) * | 2005-07-22 | 2007-03-08 | Marvell World Trade Ltd | 高速集積回路用のパッケージング |
JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
US7884451B2 (en) | 2005-07-22 | 2011-02-08 | Marvell World Trade Ltd. | Packaging for high speed integrated circuits |
CN102258359A (zh) * | 2010-05-31 | 2011-11-30 | 奥林巴斯株式会社 | 内窥镜系统 |
JP2012124630A (ja) * | 2010-12-07 | 2012-06-28 | Japan Radio Co Ltd | 小数点分周pll回路および集積回路 |
JP2013085143A (ja) * | 2011-10-11 | 2013-05-09 | Denso Corp | 半導体集積回路 |
-
2003
- 2003-01-15 JP JP2003007222A patent/JP2004221962A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059885A (ja) * | 2005-07-22 | 2007-03-08 | Marvell World Trade Ltd | 高速集積回路用のパッケージング |
US7884451B2 (en) | 2005-07-22 | 2011-02-08 | Marvell World Trade Ltd. | Packaging for high speed integrated circuits |
JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
JP4686432B2 (ja) * | 2006-10-13 | 2011-05-25 | 三菱電機株式会社 | クロック位相シフト装置 |
CN102258359A (zh) * | 2010-05-31 | 2011-11-30 | 奥林巴斯株式会社 | 内窥镜系统 |
JP2011250835A (ja) * | 2010-05-31 | 2011-12-15 | Olympus Corp | 内視鏡システム |
US8885031B2 (en) | 2010-05-31 | 2014-11-11 | Olympus Corporation | Endoscope system which stabily supplies highly accurate clocks to a distal end portion |
JP2012124630A (ja) * | 2010-12-07 | 2012-06-28 | Japan Radio Co Ltd | 小数点分周pll回路および集積回路 |
JP2013085143A (ja) * | 2011-10-11 | 2013-05-09 | Denso Corp | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461885B2 (en) | Hybrid digital-analog phase locked loops | |
JP3532861B2 (ja) | Pll回路 | |
EP2394365B1 (en) | Periodic timing jitter reduction in oscillatory systems | |
TW502493B (en) | Voltage controlled oscillator, PLL circuit and semiconductor integrated circuit device | |
US7562237B2 (en) | Semiconductor integrated circuit device with internal power control system | |
US6711229B1 (en) | Method of synchronizing phase-locked loop, phase-locked loop and semiconductor provided with same | |
US20070229129A1 (en) | Pll circuit | |
US8004323B2 (en) | PLL control circuit | |
JP2008219513A (ja) | Pll回路 | |
US7449928B2 (en) | Semiconductor device | |
JP2010245879A (ja) | 位相同期回路 | |
JP2004221962A (ja) | Pll回路 | |
EP1279229B1 (en) | Apparatus for selectively disabling clock distribution | |
US20070090872A1 (en) | Capacitance multiplier circuit for PLL filter | |
KR100319422B1 (ko) | 위상동기루프회로 | |
JP2000059214A (ja) | Pll回路及びpll回路を内蔵した半導体集積回路 | |
US20120098580A1 (en) | Timing adjusting circuit | |
US11194359B2 (en) | Clock monitoring circuit and integrated circuit including the same | |
US7221206B2 (en) | Integrated circuit device having clock signal output circuit | |
US20090206893A1 (en) | Charge pump circuit and pll circuit | |
JP4576862B2 (ja) | 集積回路装置 | |
US8710881B2 (en) | PLL circuit | |
US7126392B2 (en) | Semiconductor integrated device having reduced jitter and reduced current consumption | |
TWI224428B (en) | Loop filter capacitor leakage current control | |
US20060267643A1 (en) | System and method for PLL control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |