JPH08274215A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH08274215A JPH08274215A JP7429095A JP7429095A JPH08274215A JP H08274215 A JPH08274215 A JP H08274215A JP 7429095 A JP7429095 A JP 7429095A JP 7429095 A JP7429095 A JP 7429095A JP H08274215 A JPH08274215 A JP H08274215A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- land
- semiconductor package
- circuit pattern
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 表面の回路パターンでランドとの導通接続が
不可能であった絶縁基板の接続パッドを容易に接続がで
きる半導体パッケージを提供することにある。 【構成】 本発明の半導体パッケージは、第１の絶縁基
板７の表面に半導体チップを搭載する搭載部５、この搭
載部５の周囲に搭載した半導体チップと接続される複数
の接続用パッド１、この接続用パッド１と回路パターン
３を介し接続されるランド２を有し、上記回路パターン
３とランド２がボンディングワイヤ３１により接続さ
れ、この第１の絶縁基板７の表面の上記ボンディングワ
イヤ３１が施された部分に開口部１０を有する第２の絶
縁基板７が接着され、上記開口部１０を封止材１１で封
止したことを特徴とする。
不可能であった絶縁基板の接続パッドを容易に接続がで
きる半導体パッケージを提供することにある。 【構成】 本発明の半導体パッケージは、第１の絶縁基
板７の表面に半導体チップを搭載する搭載部５、この搭
載部５の周囲に搭載した半導体チップと接続される複数
の接続用パッド１、この接続用パッド１と回路パターン
３を介し接続されるランド２を有し、上記回路パターン
３とランド２がボンディングワイヤ３１により接続さ
れ、この第１の絶縁基板７の表面の上記ボンディングワ
イヤ３１が施された部分に開口部１０を有する第２の絶
縁基板７が接着され、上記開口部１０を封止材１１で封
止したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載す
る半導体パッケージに関するものである。
る半導体パッケージに関するものである。
【０００２】
【従来の技術】近年、電子機器に使用されている半導体
チップを搭載する半導体パッケージには、例えば、ピン
グリットアレイ（以下、ＰＧＡ）等がある。ＰＧＡは、
方形のパッケージ底面に垂直にアレイ状のリードピンを
取り付けたパッケージであり、パッケージを構成する絶
縁基板は、セラミック基板あるいはプラスチック基板が
使用され、高速かつ大規模な論理ＬＳＩに使われてい
る。
チップを搭載する半導体パッケージには、例えば、ピン
グリットアレイ（以下、ＰＧＡ）等がある。ＰＧＡは、
方形のパッケージ底面に垂直にアレイ状のリードピンを
取り付けたパッケージであり、パッケージを構成する絶
縁基板は、セラミック基板あるいはプラスチック基板が
使用され、高速かつ大規模な論理ＬＳＩに使われてい
る。
【０００３】ところが、上記の半導体パッケージは、高
密度化、小型化が図られ、回路パターンを形成する面積
が小さくなってきていた。
密度化、小型化が図られ、回路パターンを形成する面積
が小さくなってきていた。
【０００４】そのために接続用パッドとランドを接続す
る回路パターンが絶縁基板の表面に形成することができ
なくなってきた。
る回路パターンが絶縁基板の表面に形成することができ
なくなってきた。
【０００５】図３（ａ）はこの絶縁基板の表面の上面図
で、図３（ｂ）はこの絶縁基板の内層の部分を表面に沿
って破断した上面図である。
で、図３（ｂ）はこの絶縁基板の内層の部分を表面に沿
って破断した上面図である。
【０００６】そこで、図３に示す如く、半導体パッケー
ジの多層化を図り、表面９ａで接続できない接続パッド
１ａ、１ｂとランド２ａ、２ｂを内層９ｂを用いて接続
することが行われている。
ジの多層化を図り、表面９ａで接続できない接続パッド
１ａ、１ｂとランド２ａ、２ｂを内層９ｂを用いて接続
することが行われている。
【０００７】内層９ｂでは、バイアホール４ａ、４ｂと
スルーホール８ａ、８ｂとを下層の回路パターン６ａ、
６ｂが接続されている。
スルーホール８ａ、８ｂとを下層の回路パターン６ａ、
６ｂが接続されている。
【０００８】このバイアホール４ａ、４ｂは、めっきさ
れた穴で電気的導通性を有する。したがって、接続用パ
ッド１ａ、１ｂは、バイアホール４ａ、４ｂ、下層の回
路パターン６ａ、６ｂ、および、バイアホール８ａ、８
ｂとを介し、ランド２ａ、２ｂに接続されて、一連の導
通回路を形成する。
れた穴で電気的導通性を有する。したがって、接続用パ
ッド１ａ、１ｂは、バイアホール４ａ、４ｂ、下層の回
路パターン６ａ、６ｂ、および、バイアホール８ａ、８
ｂとを介し、ランド２ａ、２ｂに接続されて、一連の導
通回路を形成する。
【０００９】他の接続用パッド１は、絶縁基板の表面９
ａに形成された回路パターン３によりランド２に接続さ
れている。
ａに形成された回路パターン３によりランド２に接続さ
れている。
【００１０】しかしながら、表面の回路パターンを使用
しても接続が不可能な接続パッドとランドの数が少数で
あると、絶縁基板を多層化して回路パターンを形成する
には、少なくとも、２枚の回路パターンが形成された絶
縁基板を製造し、これらの絶縁基板を積層して成形する
ために、高度のプリント配線板の加工技術が必要な上、
工程数も増加し、作業効率が悪かった。
しても接続が不可能な接続パッドとランドの数が少数で
あると、絶縁基板を多層化して回路パターンを形成する
には、少なくとも、２枚の回路パターンが形成された絶
縁基板を製造し、これらの絶縁基板を積層して成形する
ために、高度のプリント配線板の加工技術が必要な上、
工程数も増加し、作業効率が悪かった。
【００１１】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
表面の回路パターンでランドとの導通接続が不可能であ
った絶縁基板の接続パッドを容易に接続ができる半導体
パッケージを提供することにある。
鑑みてなされたものであり、その目的とするところは、
表面の回路パターンでランドとの導通接続が不可能であ
った絶縁基板の接続パッドを容易に接続ができる半導体
パッケージを提供することにある。
【００１２】
【課題を解決するための手段】本発明の請求項１に係る
半導体パッケージは、第１の絶縁基板７の表面に半導体
チップを搭載する搭載部５、この搭載部５の周囲に搭載
した半導体チップと接続される複数の接続用パッド１、
この接続用パッド１と回路パターン３を介し接続される
ランド２を有し、上記回路パターン３とランド２がボン
ディングワイヤ３１により接続され、この第１の絶縁基
板７の表面の上記ボンディングワイヤ３１が施された部
分に開口部１０を有する第２の絶縁基板７が接着され、
上記開口部１０を封止材１１で封止したことを特徴とす
る。
半導体パッケージは、第１の絶縁基板７の表面に半導体
チップを搭載する搭載部５、この搭載部５の周囲に搭載
した半導体チップと接続される複数の接続用パッド１、
この接続用パッド１と回路パターン３を介し接続される
ランド２を有し、上記回路パターン３とランド２がボン
ディングワイヤ３１により接続され、この第１の絶縁基
板７の表面の上記ボンディングワイヤ３１が施された部
分に開口部１０を有する第２の絶縁基板７が接着され、
上記開口部１０を封止材１１で封止したことを特徴とす
る。
【００１３】
【作用】本発明に係る半導体パッケージによると、第１
の絶縁基板の表面に半導体チップを搭載する搭載部、こ
の搭載部の周囲に搭載した半導体チップと接続される複
数の接続用パッド、この接続用パッドと回路パターンを
介し接続されるランドを有し、上記回路パターンとラン
ドがボンディングワイヤにより接続されているので、多
層化することなく接続用パッドとランドの導通を図るこ
とができる。
の絶縁基板の表面に半導体チップを搭載する搭載部、こ
の搭載部の周囲に搭載した半導体チップと接続される複
数の接続用パッド、この接続用パッドと回路パターンを
介し接続されるランドを有し、上記回路パターンとラン
ドがボンディングワイヤにより接続されているので、多
層化することなく接続用パッドとランドの導通を図るこ
とができる。
【００１４】また、この第１の絶縁基板の表面の上記ボ
ンディングワイヤが施された部分に開口部を有する第２
の絶縁基板が接着されているので、この第２の絶縁基板
によりボンディングワイヤが接続された部分を保護する
ことができる。さらに、このボンディングワイヤが位置
する開口部を封止材で封止することにより、ボンディン
グワイヤに直接力が加わるのを防ぐことができる。
ンディングワイヤが施された部分に開口部を有する第２
の絶縁基板が接着されているので、この第２の絶縁基板
によりボンディングワイヤが接続された部分を保護する
ことができる。さらに、このボンディングワイヤが位置
する開口部を封止材で封止することにより、ボンディン
グワイヤに直接力が加わるのを防ぐことができる。
【００１５】上記半導体パッケージを構成する絶縁基板
としては、基材に樹脂ワニスを含浸し乾燥して得られる
プリプレグを重ね合わせ、加熱加圧成形して樹脂を硬化
した絶縁樹脂基板、またはアルミナ等のセラミック系の
絶縁基板が用いられる。この絶縁樹脂基板の基材として
は、例えば、ガラス繊維が用いられる。このガラス繊維
はアラミド繊維等と同様に、耐熱性、耐湿性などに優れ
て特に好ましい。また、耐熱性に優れる有機繊維の布や
これらの混合物を基材として用いることもできる。上記
基材に含浸する樹脂ワニスとしては、エポキシ樹脂が用
いられる。エポキシ樹脂はその電気的特性、及び、経済
性を考慮すると最適であるが、他の樹脂としては、ポリ
イミド樹脂、フッ素樹脂、フェノール樹脂、ポリエステ
ル樹脂、ポリフェニレンオキサイド樹脂等の単独、変性
物、混合物等が用いられる。
としては、基材に樹脂ワニスを含浸し乾燥して得られる
プリプレグを重ね合わせ、加熱加圧成形して樹脂を硬化
した絶縁樹脂基板、またはアルミナ等のセラミック系の
絶縁基板が用いられる。この絶縁樹脂基板の基材として
は、例えば、ガラス繊維が用いられる。このガラス繊維
はアラミド繊維等と同様に、耐熱性、耐湿性などに優れ
て特に好ましい。また、耐熱性に優れる有機繊維の布や
これらの混合物を基材として用いることもできる。上記
基材に含浸する樹脂ワニスとしては、エポキシ樹脂が用
いられる。エポキシ樹脂はその電気的特性、及び、経済
性を考慮すると最適であるが、他の樹脂としては、ポリ
イミド樹脂、フッ素樹脂、フェノール樹脂、ポリエステ
ル樹脂、ポリフェニレンオキサイド樹脂等の単独、変性
物、混合物等が用いられる。
【００１６】上記接続用パッド、ランド及び回路パター
ンは、該絶縁基板の表面に配設された金属箔をエッチン
グして形成された回路パターンで、既存のプリント基板
の回路形成方法で容易に形成することができる。また、
他の方法としては、レジストを絶縁基板の表面にコーテ
ィングしたのち、金属メッキを行って形成する方法など
もある。
ンは、該絶縁基板の表面に配設された金属箔をエッチン
グして形成された回路パターンで、既存のプリント基板
の回路形成方法で容易に形成することができる。また、
他の方法としては、レジストを絶縁基板の表面にコーテ
ィングしたのち、金属メッキを行って形成する方法など
もある。
【００１７】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【００１８】
【実施例】図１は本発明の一実施例に係る半導体パッケ
ージを構成する第１の絶縁基板の上面図で、図２はこの
半導体パッケージの断面図である。
ージを構成する第１の絶縁基板の上面図で、図２はこの
半導体パッケージの断面図である。
【００１９】本発明の半導体パッケージを構成する第１
の絶縁基板は、図１に示すごとく、正方形の外形を有
し、表面の中央部には、半導体チップを搭載する搭載部
５が形成され、この搭載部５の周囲には、搭載部５を形
成する周囲の４辺と一定の間隔を保ち、互いに等間隔に
形成された複数の接続用パッド１が形成されている。
の絶縁基板は、図１に示すごとく、正方形の外形を有
し、表面の中央部には、半導体チップを搭載する搭載部
５が形成され、この搭載部５の周囲には、搭載部５を形
成する周囲の４辺と一定の間隔を保ち、互いに等間隔に
形成された複数の接続用パッド１が形成されている。
【００２０】この接続用パッド１は、上記搭載部５に搭
載する半導体チップと電気的に接続される電極パッド
で、半田により半導体チップのリードフレームと溶着さ
れたり、ワイヤボンディングにより接続される。
載する半導体チップと電気的に接続される電極パッド
で、半田により半導体チップのリードフレームと溶着さ
れたり、ワイヤボンディングにより接続される。
【００２１】また、この表面には、上記接続用パッド１
と電気的に接続されるランド２が、接続用パッド１に対
応して、搭載部５を中心位置とすると、接続用パッド１
よりさらに中心位置から遠ざかる位置に形成されてい
る。
と電気的に接続されるランド２が、接続用パッド１に対
応して、搭載部５を中心位置とすると、接続用パッド１
よりさらに中心位置から遠ざかる位置に形成されてい
る。
【００２２】尚、本実施例では、搭載部５の全周にこれ
らのランド２や回路パターン３がほぼ同様に形成される
ので、図１においては、一方のみを表記するだけで、他
の三方は省略した。
らのランド２や回路パターン３がほぼ同様に形成される
ので、図１においては、一方のみを表記するだけで、他
の三方は省略した。
【００２３】また、上記ランド２には、図２に示す如
く、絶縁基板７の表面より裏面に貫通するバイアホール
８がそれぞれ形成されている。このバイアホール８は、
直径が０．４５ｍｍのめっきされた穴で、電気的導通性
を有する。。
く、絶縁基板７の表面より裏面に貫通するバイアホール
８がそれぞれ形成されている。このバイアホール８は、
直径が０．４５ｍｍのめっきされた穴で、電気的導通性
を有する。。
【００２４】本実施例の第１の絶縁基板７には、図１に
示す如く、接続用パッド１とランド２が回路パターン３
により接続されている。この接続用パッド１は回路パタ
ーン３によりランド（２）に接続されている。しかし、
中にはこの回路パターン３を引き回しても、他の回路パ
ターンを越さないと接続用パッド１とランド２を接続で
きないものがある。
示す如く、接続用パッド１とランド２が回路パターン３
により接続されている。この接続用パッド１は回路パタ
ーン３によりランド（２）に接続されている。しかし、
中にはこの回路パターン３を引き回しても、他の回路パ
ターンを越さないと接続用パッド１とランド２を接続で
きないものがある。
【００２５】このような接続用パッド１ａ、１ｂには回
路パターンが形成できるところまで接続用パッド１ａ、
１ｂより回路パターン３ａ、３ｂを形成し、さらに、こ
の回路パターン３ａ、３ｂの終端に仮パッド２１をそれ
ぞれ形成する。
路パターンが形成できるところまで接続用パッド１ａ、
１ｂより回路パターン３ａ、３ｂを形成し、さらに、こ
の回路パターン３ａ、３ｂの終端に仮パッド２１をそれ
ぞれ形成する。
【００２６】そして、上記仮パッド２１とランド２ａ、
２ｂをボンディングワイヤ３１により溶着し、立体的に
接続する。
２ｂをボンディングワイヤ３１により溶着し、立体的に
接続する。
【００２７】さらに、本発明の半導体パッケージは、図
２に示すように、上記ボンディングワイヤ３１が形成さ
れている部分に開口部１０を有する第２の絶縁基板１７
が第１の絶縁基板７の上面に接着されている。この開口
部１０は第２の絶縁基板１７がボンディングワイヤ３１
に接触しないためで、その大きさ、形状は、ボンディン
グワイヤ３１の形状により任意に形成される。
２に示すように、上記ボンディングワイヤ３１が形成さ
れている部分に開口部１０を有する第２の絶縁基板１７
が第１の絶縁基板７の上面に接着されている。この開口
部１０は第２の絶縁基板１７がボンディングワイヤ３１
に接触しないためで、その大きさ、形状は、ボンディン
グワイヤ３１の形状により任意に形成される。
【００２８】また、この第２の絶縁基板１７には、半導
体チップを第１の絶縁基板７に搭載するための搭載用開
口部１５が形成されている。さらに、ボンディングワイ
ヤ３１を包囲した上記開口部１０には、エポキシ樹脂で
形成された封止材１１が充填されている。この開口部１
０は第２の絶縁基板１７に１つだけでなく、複数形成さ
れる場合もある。
体チップを第１の絶縁基板７に搭載するための搭載用開
口部１５が形成されている。さらに、ボンディングワイ
ヤ３１を包囲した上記開口部１０には、エポキシ樹脂で
形成された封止材１１が充填されている。この開口部１
０は第２の絶縁基板１７に１つだけでなく、複数形成さ
れる場合もある。
【００２９】上述のごとく、本発明に係る半導体パッケ
ージは第１の絶縁基板に形成された接続用パッドの一部
とランドを仮ランドを形成してボンディングワイヤによ
り接続されているので、絶縁基板を多層化を図ることな
く、接続用パッドとランドを導通接続することができ
る。
ージは第１の絶縁基板に形成された接続用パッドの一部
とランドを仮ランドを形成してボンディングワイヤによ
り接続されているので、絶縁基板を多層化を図ることな
く、接続用パッドとランドを導通接続することができ
る。
【００３０】
【発明の効果】以上、述べたように、本発明の半導体パ
ッケージによると、第１の絶縁基板の表面に半導体チッ
プを搭載する搭載部、この搭載部の周囲に搭載した半導
体チップと接続される複数の接続用パッド、この接続用
パッドと回路パターンを介し接続されるランドを有し、
上記回路パターンとランドがボンディングワイヤにより
接続されているので、多層化することなく接続用パッド
とランドの導通接続を容易に図ることができる。
ッケージによると、第１の絶縁基板の表面に半導体チッ
プを搭載する搭載部、この搭載部の周囲に搭載した半導
体チップと接続される複数の接続用パッド、この接続用
パッドと回路パターンを介し接続されるランドを有し、
上記回路パターンとランドがボンディングワイヤにより
接続されているので、多層化することなく接続用パッド
とランドの導通接続を容易に図ることができる。
【００３１】また、この第１の絶縁基板の表面の上記ボ
ンディングワイヤが施された部分に開口部を有する第２
の絶縁基板が接着されているので、この第２の絶縁基板
によりボンディングワイヤが接続された部分を包囲する
ことができ、保護することができる。さらに、このボン
ディングワイヤが包囲された開口部を封止材で封止する
ことにより、ボンディングワイヤと仮ランド及びランド
との溶着部の劣化を防ぎ、ボンディングワイヤに外部か
らの力が直接加わるのを防ぐことができる。
ンディングワイヤが施された部分に開口部を有する第２
の絶縁基板が接着されているので、この第２の絶縁基板
によりボンディングワイヤが接続された部分を包囲する
ことができ、保護することができる。さらに、このボン
ディングワイヤが包囲された開口部を封止材で封止する
ことにより、ボンディングワイヤと仮ランド及びランド
との溶着部の劣化を防ぎ、ボンディングワイヤに外部か
らの力が直接加わるのを防ぐことができる。
【図１】本発明に係る半導体パッケージを構成する第１
の絶縁基板の上面図である。
の絶縁基板の上面図である。
【図２】本発明に係る半導体パッケージの断面図であ
る。
る。
【図３】（ａ）従来の半導体パッケージの表面の上面図
である。 （ｂ）従来の半導体パッケージの内層の部分を表面に沿
って破断した上面図である。
である。 （ｂ）従来の半導体パッケージの内層の部分を表面に沿
って破断した上面図である。
１ 接続用パッド ２ ランド ３ 回路パターン ５ 搭載部 ７ 絶縁基板 ８ バイアホール １０ 開口部 １１ 封止材 ２１ 仮ランド ３１ ボンディングワイヤ
Claims (1)
- 【請求項１】 第１の絶縁基板（７）の表面に半導体チ
ップを搭載する搭載部（５）、この搭載部（５）の周囲
に搭載した半導体チップと接続される複数の接続用パッ
ド（１）、この接続用パッド（１）と回路パターン
（３）を介し接続されるランド（２）を有し、上記回路
パターン（３）とランド（２）がボンディングワイヤ
（３１）により接続され、この第１の絶縁基板（７）の
表面の上記ボンディングワイヤ（３１）が施された部分
に開口部（１０）を有する第２の絶縁基板（７）が接着
され、この開口部（１０）を封止材（１１）で封止した
ことを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7429095A JPH08274215A (ja) | 1995-03-31 | 1995-03-31 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7429095A JPH08274215A (ja) | 1995-03-31 | 1995-03-31 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274215A true JPH08274215A (ja) | 1996-10-18 |
Family
ID=13542865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7429095A Withdrawn JPH08274215A (ja) | 1995-03-31 | 1995-03-31 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059884A (ja) * | 2005-07-22 | 2007-03-08 | Marvell World Trade Ltd | 高速集積回路用のパッケージング |
-
1995
- 1995-03-31 JP JP7429095A patent/JPH08274215A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059884A (ja) * | 2005-07-22 | 2007-03-08 | Marvell World Trade Ltd | 高速集積回路用のパッケージング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583378A (en) | Ball grid array integrated circuit package with thermal conductor | |
| US6256875B1 (en) | Method for manufacturing semiconductor device | |
| US7906835B2 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
| JPH07307574A (ja) | 多層金属プリント基板とモールドモジュール | |
| US20140353026A1 (en) | Wiring board | |
| US8829361B2 (en) | Wiring board and mounting structure using the same | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP5000105B2 (ja) | 半導体装置 | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JPH08274215A (ja) | 半導体パッケージ | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH09266266A (ja) | 半導体装置およびその製造方法並びに半導体装置のキャップ | |
| JP3617264B2 (ja) | プラスチック回路基板の電解めっき方法 | |
| US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
| JP2001358445A (ja) | 電子部品の実装構造 | |
| JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 | |
| JP3430636B2 (ja) | プリント配線板の製造方法 | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH07240480A (ja) | 半導体装置 | |
| JPH0964542A (ja) | 多層プリント配線板 | |
| JPH07176647A (ja) | チップキャリア | |
| JP2006041019A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |