JPH07176647A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH07176647A JPH07176647A JP5322395A JP32239593A JPH07176647A JP H07176647 A JPH07176647 A JP H07176647A JP 5322395 A JP5322395 A JP 5322395A JP 32239593 A JP32239593 A JP 32239593A JP H07176647 A JPH07176647 A JP H07176647A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- chip carrier
- circuit
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 このチップキャリアをプリント配線板からな
るマザーボードに搭載して用いる場合、集積度に応じた
外部入出力端子が確保できるチップキャリアを提供す
る。 【構成】 プリント配線板（１）の上面に半導体チップ
（２）を搭載する窪み（３）、該プリント配線板（１）
の上面と下面を貫通するスルーホール導電路（４）、下
面にスルーホール導電路（４）に導通し、格子状に配設
されたバンプ（５）、側面には電極エッジ導体（６）か
らなる。
るマザーボードに搭載して用いる場合、集積度に応じた
外部入出力端子が確保できるチップキャリアを提供す
る。 【構成】 プリント配線板（１）の上面に半導体チップ
（２）を搭載する窪み（３）、該プリント配線板（１）
の上面と下面を貫通するスルーホール導電路（４）、下
面にスルーホール導電路（４）に導通し、格子状に配設
されたバンプ（５）、側面には電極エッジ導体（６）か
らなる。
Description
【０００１】
【産業上の利用分野】本発明は、チップキャリアに関
し、具体的には、電子機器、電気機器に利用される半導
体チップを搭載するプリント配線板に外部入出力端子で
あるバンプと電極エッジ導体を形成したチップキャリア
に関するものである。
し、具体的には、電子機器、電気機器に利用される半導
体チップを搭載するプリント配線板に外部入出力端子で
あるバンプと電極エッジ導体を形成したチップキャリア
に関するものである。
【０００２】
【従来の技術】従来のチップキャリアの一例を図４に基
づいて説明する。半導体チップ（２）を搭載するプリン
ト配線板（１）において、その半導体チップ（２）を搭
載した側面に、外部入出力端子ではんだ付けによりプリ
ント配線板からなるマザーボード（１２）にジョイント
する電極エッジ導体（６）を形成したチップキャリア
（７）が知られている。このチップキャリア（７）は、
プリント配線板（１）の回路（８）と搭載した半導体チ
ップ（２）をワイヤーボンディング（８）により接続
し、さらに、図５のごとくアルミリッド（１０）や、封
止ダム内に耐湿性を高めるために封止材（１１）を封入
してチップキャリア（７）を構成していた。
づいて説明する。半導体チップ（２）を搭載するプリン
ト配線板（１）において、その半導体チップ（２）を搭
載した側面に、外部入出力端子ではんだ付けによりプリ
ント配線板からなるマザーボード（１２）にジョイント
する電極エッジ導体（６）を形成したチップキャリア
（７）が知られている。このチップキャリア（７）は、
プリント配線板（１）の回路（８）と搭載した半導体チ
ップ（２）をワイヤーボンディング（８）により接続
し、さらに、図５のごとくアルミリッド（１０）や、封
止ダム内に耐湿性を高めるために封止材（１１）を封入
してチップキャリア（７）を構成していた。
【０００３】しかし、このチップキャリア（７）をプリ
ント配線板からなるマザーボード（１２）に搭載して用
いる場合、半導体チップ（２）の集積度に応じた外部入
出力端子を得る必要性から集積度に応じてチップキャリ
ア（７）を大きくする必要があった。
ント配線板からなるマザーボード（１２）に搭載して用
いる場合、半導体チップ（２）の集積度に応じた外部入
出力端子を得る必要性から集積度に応じてチップキャリ
ア（７）を大きくする必要があった。
【０００４】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
このチップキャリアをプリント配線板からなるマザーボ
ードに搭載して用いる場合、集積度に応じた外部入出力
端子が確保できるチップキャリアを提供することにあ
る。
鑑みてなされたものであり、その目的とするところは、
このチップキャリアをプリント配線板からなるマザーボ
ードに搭載して用いる場合、集積度に応じた外部入出力
端子が確保できるチップキャリアを提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明に係るチップキャ
リアは、プリント配線板（１）の上面に半導体チップ
（２）を搭載する窪み（３）、該プリント配線板（１）
の上面と下面を貫通するスルーホール導電路（４）、下
面にスルーホール導電路（４）に導通し、格子状に配設
されたバンプ（５）、側面には電極エッジ導体（６）か
らなることを特徴とする。
リアは、プリント配線板（１）の上面に半導体チップ
（２）を搭載する窪み（３）、該プリント配線板（１）
の上面と下面を貫通するスルーホール導電路（４）、下
面にスルーホール導電路（４）に導通し、格子状に配設
されたバンプ（５）、側面には電極エッジ導体（６）か
らなることを特徴とする。
【０００６】
【作用】本発明に係るチップキャリアによると、チップ
キャリア（７）を構成するプリント配線板（１）の上面
と下面を貫通するスルーホール導電路（４）と、下面の
スルーホール導電路（４）に導通し、格子状に配設され
たバンプ（５）と、側面の電極エッジ導体（６）を具備
することにより、外部入出力端子を増加させることがで
き、小さいチップキャリア（７）で集積度が高い半導体
チップ（２）を搭載することができ、高密度回路設計が
可能となり、加えて、プリント配線板からなるマザーボ
ード（１２）に占める面積が小さくなる。
キャリア（７）を構成するプリント配線板（１）の上面
と下面を貫通するスルーホール導電路（４）と、下面の
スルーホール導電路（４）に導通し、格子状に配設され
たバンプ（５）と、側面の電極エッジ導体（６）を具備
することにより、外部入出力端子を増加させることがで
き、小さいチップキャリア（７）で集積度が高い半導体
チップ（２）を搭載することができ、高密度回路設計が
可能となり、加えて、プリント配線板からなるマザーボ
ード（１２）に占める面積が小さくなる。
【０００７】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【０００８】
【実施例】図１は本発明の一実施例に係るチップキャリ
アの断面図である。図２は本発明の他の一実施例に係る
チップキャリアの断面図である。
アの断面図である。図２は本発明の他の一実施例に係る
チップキャリアの断面図である。
【０００９】本発明のチップキャリアを構成するプリン
ト配線板（１）の表面には、回路（８）を備え、この回
路（８）は、プリント配線板（１）の表面に配設された
金属箔をエッチングして形成された回路（８）、その
他、金属メッキで形成した回路（８）などとくに制限は
ない。また、プリント配線板（１）の表面の半導体チッ
プ（２）を搭載する窪み（３）は、図２に示すごとく、
窪み（３）の中央部を座ぐった凹部面（１４）を形成さ
れたものでもよい。
ト配線板（１）の表面には、回路（８）を備え、この回
路（８）は、プリント配線板（１）の表面に配設された
金属箔をエッチングして形成された回路（８）、その
他、金属メッキで形成した回路（８）などとくに制限は
ない。また、プリント配線板（１）の表面の半導体チッ
プ（２）を搭載する窪み（３）は、図２に示すごとく、
窪み（３）の中央部を座ぐった凹部面（１４）を形成さ
れたものでもよい。
【００１０】本発明のチップキャリアは、図１のごとく
窪み（３）の上や、図２のごとく凹部面（１４）に半導
体チップ（２）を搭載してプリント配線板（１）の回路
（８）の一部と半導体チップ（２）をワイヤーボンディ
ング（８）により接続する方法がある。さらには、ワイ
ヤーボンディング（８）不要で搭載された半導体チップ
（２）と回路（８）の一部を接続する方法がある。具体
的には、プリント配線板（１）の回路（８）と半導体チ
ップ（２）の間にバンプを形成する方法などがあるが特
に制限はない。
窪み（３）の上や、図２のごとく凹部面（１４）に半導
体チップ（２）を搭載してプリント配線板（１）の回路
（８）の一部と半導体チップ（２）をワイヤーボンディ
ング（８）により接続する方法がある。さらには、ワイ
ヤーボンディング（８）不要で搭載された半導体チップ
（２）と回路（８）の一部を接続する方法がある。具体
的には、プリント配線板（１）の回路（８）と半導体チ
ップ（２）の間にバンプを形成する方法などがあるが特
に制限はない。
【００１１】上記プリント配線板（１）の窪み（３）の
なかや凹部面（１４）のなかには、半導体チップ（２）
を搭載しプリント配線板（１）の回路（８）と接続され
た後、封止材（１１）を封入して、アルミリッド（１
０）で上部を封じ耐湿性を保つものもある。
なかや凹部面（１４）のなかには、半導体チップ（２）
を搭載しプリント配線板（１）の回路（８）と接続され
た後、封止材（１１）を封入して、アルミリッド（１
０）で上部を封じ耐湿性を保つものもある。
【００１２】上記プリント配線板（１）としては、基材
に樹脂ワニスを含浸し乾燥して得られるプリプレグの樹
脂を硬化した絶縁樹脂基板、またはアルミナ等のセラミ
ック系の絶縁基板が用いられる。この絶縁樹脂基板の基
材としては、特に限定するものではないが、ガラス繊維
やアラミド繊維等の無機材料の方が耐熱性、耐湿性など
に優れて好ましい。また、耐熱性に優れる有機繊維の布
やこれらの混合物を基材として用いることもできる。上
記基材に含浸する樹脂ワニスとしては、エポキシ樹脂、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリエ
ステル樹脂、ポリフェニレンオキサイド樹脂等の単独、
変性物、混合物等が用いられる。
に樹脂ワニスを含浸し乾燥して得られるプリプレグの樹
脂を硬化した絶縁樹脂基板、またはアルミナ等のセラミ
ック系の絶縁基板が用いられる。この絶縁樹脂基板の基
材としては、特に限定するものではないが、ガラス繊維
やアラミド繊維等の無機材料の方が耐熱性、耐湿性など
に優れて好ましい。また、耐熱性に優れる有機繊維の布
やこれらの混合物を基材として用いることもできる。上
記基材に含浸する樹脂ワニスとしては、エポキシ樹脂、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリエ
ステル樹脂、ポリフェニレンオキサイド樹脂等の単独、
変性物、混合物等が用いられる。
【００１３】上記プリント配線板（１）はスルーホール
導電路（４）を有する。このスルーホール導電路（４）
は、上面の回路（８）と下面の回路（１３）を接続する
ために形成されたものであり、上面で半導体チップ
（２）がワイヤーボンディング（８）により接続された
回路（８）等と接続され、下面で回路（１３）を介して
バンプ（５）等に接続されるものや、下面の開孔部にバ
ンプ（５）が形成されるものがある。また、このスルー
ホール導電路（４）の孔径及び孔数は集積度に応じて変
わるものであり、とくに孔径は、複数の大きさのものが
混在するものもある。
導電路（４）を有する。このスルーホール導電路（４）
は、上面の回路（８）と下面の回路（１３）を接続する
ために形成されたものであり、上面で半導体チップ
（２）がワイヤーボンディング（８）により接続された
回路（８）等と接続され、下面で回路（１３）を介して
バンプ（５）等に接続されるものや、下面の開孔部にバ
ンプ（５）が形成されるものがある。また、このスルー
ホール導電路（４）の孔径及び孔数は集積度に応じて変
わるものであり、とくに孔径は、複数の大きさのものが
混在するものもある。
【００１４】このバンプ（５）は図３に示すごとく、プ
リント配線板（１）の下面に縦、横ともに直線的に格子
状に形成されてスルーホール導電路（４）と下面に形成
された回路（１３）により接続されるものや単独で存在
するものがある。
リント配線板（１）の下面に縦、横ともに直線的に格子
状に形成されてスルーホール導電路（４）と下面に形成
された回路（１３）により接続されるものや単独で存在
するものがある。
【００１５】また、プリント配線板（１）の側面には、
電極エッジ導体（６）を有し、この電極エッジ導体
（６）は、上記スルーホール導電路（４）と同様、上面
の回路（８）と下面の回路（１３）を接続するために形
成されている。
電極エッジ導体（６）を有し、この電極エッジ導体
（６）は、上記スルーホール導電路（４）と同様、上面
の回路（８）と下面の回路（１３）を接続するために形
成されている。
【００１６】上記の他に電極エッジ導体（６）は、バン
プ（５）とともに、チップキャリア（７）を搭載するプ
リント配線板のマザーボード（１２）と半導体チップ
（２）を電気的に接続する働きをしている。つまり、リ
フロー機や半田浸漬することによりマザーボード（１
２）の上に形成された回路（１５）と接続され、半導体
チップ（２）、スルーホール導電路（４）、電極エッジ
導体（６）、バンプ（５）、回路（１５）が一連の導電
回路を形成するのである。
プ（５）とともに、チップキャリア（７）を搭載するプ
リント配線板のマザーボード（１２）と半導体チップ
（２）を電気的に接続する働きをしている。つまり、リ
フロー機や半田浸漬することによりマザーボード（１
２）の上に形成された回路（１５）と接続され、半導体
チップ（２）、スルーホール導電路（４）、電極エッジ
導体（６）、バンプ（５）、回路（１５）が一連の導電
回路を形成するのである。
【００１７】上記のごとくチップキャリア（７）はマザ
ーボード（１２）の上に搭載されるが、電極エッジ導体
（６）、バンプ（５）によりマザーボード（１２）に固
定される。上述のごとく、バンプ（５）はプリント配線
板（１）の下面に縦、横ともに直線的に格子状に形成さ
れているので、マザーボード（１２）に対してチップキ
ャリア（７）を確実に水平に保ち、搭載することができ
る。
ーボード（１２）の上に搭載されるが、電極エッジ導体
（６）、バンプ（５）によりマザーボード（１２）に固
定される。上述のごとく、バンプ（５）はプリント配線
板（１）の下面に縦、横ともに直線的に格子状に形成さ
れているので、マザーボード（１２）に対してチップキ
ャリア（７）を確実に水平に保ち、搭載することができ
る。
【００１８】
【発明の効果】以上、述べたように、本発明のチップキ
ャリアによると、このチップキャリア（７）をプリント
配線板のマザーボード（１２）に搭載するときに、側面
に形成された電極エッジ導体（６）と下面に形成された
バンプ（５）により、外部入出力端子が増設することが
でき、高集積度の半導体チップを搭載し、高密度回路を
形成することができる。また、バンプ（５）が直線的に
格子状に形成されているので、チップキャリア（７）を
確実にマザーボード（１２）に接続し、マザーボード
（１２）に対し水平に保つことができる。
ャリアによると、このチップキャリア（７）をプリント
配線板のマザーボード（１２）に搭載するときに、側面
に形成された電極エッジ導体（６）と下面に形成された
バンプ（５）により、外部入出力端子が増設することが
でき、高集積度の半導体チップを搭載し、高密度回路を
形成することができる。また、バンプ（５）が直線的に
格子状に形成されているので、チップキャリア（７）を
確実にマザーボード（１２）に接続し、マザーボード
（１２）に対し水平に保つことができる。
【図１】本発明に係る一実施例のチップキャリアの断面
図である。
図である。
【図２】本発明に係る他の一実施例のチップキャリアの
断面図である。
断面図である。
【図３】本発明に係る一実施例のチップキャリアの下面
図である。
図である。
【図４】従来例のチップキャリアの斜視図および側面図
である。
である。
【図５】他の従来例のチップキャリアの斜視図および側
面図である。
面図である。
１ プリント配線板 ２ 半導体チップ ３ 窪み ４ スルーホール導電路 ５ バンプ ６ 電極エッジ導体 ７ チップキャリア ８ 回路 ９ ワイヤーボンディング １０ アルミリッド １１ 封止材 １２ マザーボード
Claims (1)
- 【請求項１】 プリント配線板（１）の上面に半導体チ
ップ（２）を搭載する窪み（３）、該プリント配線板
（１）の上面と下面を貫通するスルーホール導電路
（４）、下面にスルーホール導電路（４）に導通し、格
子状に配設されたバンプ（５）、側面には電極エッジ導
体（６）からなることを特徴とするチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5322395A JPH07176647A (ja) | 1993-12-21 | 1993-12-21 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5322395A JPH07176647A (ja) | 1993-12-21 | 1993-12-21 | チップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176647A true JPH07176647A (ja) | 1995-07-14 |
Family
ID=18143189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5322395A Withdrawn JPH07176647A (ja) | 1993-12-21 | 1993-12-21 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129768A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置 |
| JP2006294976A (ja) * | 2005-04-13 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
1993
- 1993-12-21 JP JP5322395A patent/JPH07176647A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129768A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置 |
| JP2006294976A (ja) * | 2005-04-13 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069407A (en) | BGA package using PCB and tape in a die-up configuration | |
| US4710798A (en) | Integrated circuit chip package | |
| US7902652B2 (en) | Semiconductor package and semiconductor system in package using the same | |
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US20140353026A1 (en) | Wiring board | |
| KR20060112230A (ko) | 전자 부품 수용 구조물 | |
| US6320249B1 (en) | Multiple line grids incorporating therein circuit elements | |
| KR900007301B1 (ko) | 반도체패키지 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JPH09312355A (ja) | 半導体装置とその製造方法 | |
| JPH07176647A (ja) | チップキャリア | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| KR20150002493A (ko) | 배선 기판 | |
| KR940003374B1 (ko) | 반도체소자 패키지 | |
| JPH0738009A (ja) | チップキャリア | |
| JPH098222A (ja) | 半導体装置を搭載した電子部品装置 | |
| JPH0738008A (ja) | チップキャリア | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| KR20000025382A (ko) | 적층형 반도체 패키지 | |
| JPH053744B2 (ja) | ||
| WO2003021678A1 (en) | Package for electronic components and method for forming a package for electronic components | |
| KR20160051424A (ko) | 적층 패키지 | |
| JPH06252286A (ja) | チップキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |