JP2006041019A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2006041019A
JP2006041019A JP2004215706A JP2004215706A JP2006041019A JP 2006041019 A JP2006041019 A JP 2006041019A JP 2004215706 A JP2004215706 A JP 2004215706A JP 2004215706 A JP2004215706 A JP 2004215706A JP 2006041019 A JP2006041019 A JP 2006041019A
Authority
JP
Japan
Prior art keywords
circuit element
pattern
circuit
recognition
recognition pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004215706A
Other languages
English (en)
Other versions
JP4514538B2 (ja
Inventor
Toshiro Hosoi
俊郎 細井
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004215706A priority Critical patent/JP4514538B2/ja
Publication of JP2006041019A publication Critical patent/JP2006041019A/ja
Application granted granted Critical
Publication of JP4514538B2 publication Critical patent/JP4514538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】 本発明は、内蔵される回路素子の位置精度を向上させた回路装置およびその製造方法を提供する。
【解決手段】 本発明の回路装置の製造方法は、回路装置毎に第１の認識パターン２０および第２の認識パターン２１を形成する。第１の認識パターン２０を用いて導電パターンの位置情報を認識して、回路素子１５を固着する。そして、第２の認識パター２１を用いて固着した回路素子１５の位置の確認を行う。従って、配置に使用する認識パターンとは異なる認識パターン用いて配置位置を確認し、その位置情報をフィードバックすることにより、回路素子の位置精度を向上させることができる。また、細分割化したダミーパターン上に第１の回路素子１５Ａを配置することで、第１の回路素子１５Ａの傾きを抑止することができ、更なる位置精度の向上が可能となる。
【選択図】図１

Description

本発明は回路装置およびその製造方法に関し、特に、内蔵される回路素子の位置精度を向上させた回路装置およびその製造方法に関する。
近年、回路装置の高密度化に伴って、基板と回路素子、または回路素子と回路素子を、正確にボンディングできる技術の開発が望まれている。
そこで、図１２を参照して、従来の技術を用いた回路装置の製造方法を説明する。
先ず図１２（Ａ）を参照して、符号１０１は、例えば、Ｃｕから成る導電箔である。このＣｕ箔１０１上の導電被膜１０２をマスクにしてエッチングすることで、分離溝１０３を形成する。この分離溝１０３によって分離された箇所が導電パターン１０４となる。
次に図１２（Ｂ）を参照して、導電箔１０１に形成される導電パターン１０４は、ブロック１０５毎に形成される。そして、複数の導電パターン１０４から一つの回路装置を構成するユニット１０６が形成され、複数のユニット１０６からブロック１０５が形成されている。ここで、ブロック１０５が設けられた導電箔１０１の上下周端に位置認識パターン１０７が設けられている。この位置認識パターン１０７は、導電パターン１０４を形成する際に用いられた導電被膜１０２から形成されている。従って、導電パターン１０４と位置認識パターン１０７との位置関係は、設計段階における位置関係と一致している。また、位置認識パターン１０７は、各ブロック１０５の四隅に配置されている。ここでは、位置認識パターン１０７から得られた位置情報に基づいて回路素子の配置を行っている（特許文献１を参照）。
特開２００３−５１５７７号公報
しかしながら、上述したような回路装置の製造方法では、回路素子が所定の位置に配置されているかを確認することが困難であった。例えば、位置認識パターン１０７を使って二つの半導体素子を二次元的に配置する場合、まずこのパターン１０７を認識して、第１の半導体素子を配置し、続いてパターン１０７を認識して第２の半導体素子を配置する。ところが実装装置の誤動作により、一回目の配置にずれがあった場合は、両者は、ずれが発生する。そのため、回路素子の配置予定の位置と実際に配置された位置とを比較する必要があったが、その手段がなかった。
また、回路素子を積層させる場合において、同様であり、配置した回路素子の位置を確認する手段がないため、回路素子を配置した段階でずれや傾きを認知することができなかった。従って、回路素子を正確に積層させることは困難であった。更には、ずれや傾きが生じた回路素子の上部に回路素子を積層させるなどの製造工程を続行していたため、生産性の低下や生産コストの上昇を招いていた。
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、内蔵される回路素子の位置精度を向上させた回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電パターンと、前記導電パターンと電気的に接続される回路素子と、前記回路素子が配置される位置を認識するために用いられる第１の認識パターンと、前記回路素子が配置された位置を確認するために用いられる第２の認識パターンとを具備することを特徴とする。従って、第２の認識パターンにより回路素子の配置後に目視が可能となる。
また、本発明の回路装置は、導電パターンと、前記導電パターンと電気的に接続される積層された複数の回路素子と、前記回路素子が配置される位置を認識するために用いられる第１の認識パターンと、前記回路素子が配置された位置を確認するために用いられる第２の認識パターンとを具備することを特徴とする。従って、スタック構造の回路素子にも目視が行える。
本発明の回路装置の製造方法は、第１の認識パターンを用いて回路素子を配置する位置を認識して前記回路素子を配置する工程と、前記第２の認識パターンを用いて前記回路素子が配置された位置を確認する工程とを具備することを特徴とする。従って、回路素子の位置精度を向上させることができる。
また、本発明の回路装置の製造方法は、第1の認識パターンを用いて第1の回路素子を配置して、第２の認識パターンを用いて前記第１の回路素子が配置された位置を確認する工程と、前記第１の導電パターンを用いて前記第１の回路素子の上部に第２の回路素子を配置して、前記第２の認識パターンを用いて前記第２の回路素子が配置された位置を確認する工程と、前記第１の回路素子および前記第２の回路素子を前記導電パターンと電気的に接続する工程とを具備することを特徴とする。従って、積層された回路素子の位置精度を向上させることができる。
本発明の回路装置およびその製造方法によれば、第１の認識パターンを用いて回路素子を配置し、第２の認識パターンを用いて配置した回路素子の位置を確認している。従って、回路素子が正確に配置されているかを第２の認識パターンで確認することができ、位置ずれが原因で不良となった回路素子を容易に選別することが可能となる。
更に、本発明の回路装置およびその製造方法によれば、第１の認識パターンを用いて配置した第１の回路素子の上下左右のずれや平面的回転によるずれ（以下傾きと呼ぶ）を確認してから、第１の回路素子の上部に第２の回路素子を配置している。よって、回路素子を配置した段階でずれや傾きを認知することできる。また、積層された各回路素子が正確に配置されているかを目視でも直ちに確認することができる。そして、この認知した情報を回路素子の配置工程にフィードバックすることで回路素子を正確に積層することが可能となる。更に、ずれや傾きが生じた回路素子を確認した場合、回路素子を積層させるなどの製造工程を中止することで生産性の向上や生産コストの削減が可能となる。
図１を参照して、本形態の回路装置を説明する。尚、図１（Ａ）では、回路素子を被覆する封止樹脂１７を省いて図示している。
本形態の回路装置１０は、積層された回路素子１５と、前記回路素子１５が電気的に接続され実装される基板１４と、前記回路素子１５を被覆する封止樹脂１７とから構成されている。尚、図面では、示されていないが、導電パターンの電気的接続箇所を除いて、絶縁樹脂皮膜、例えばソルダーレジストが被覆されている。
基板１４は、絶縁膜１１をコアにしており、表面には第１の導電パターン１２Ａが、裏面には第２の導電パターン１２Ｂが形成されたものである。そして、第１の導電パターン１２Ａと第２の導電パターン１２Ｂは前記絶縁膜１１を貫通する接続部１３によって電気的に接続されている。第１の導電パターン１２Ａには、本形態の特徴である第１の認識パターン２０および第２の認識パターン２１が含まれている。また、第２の導電パターン１２Ｂには外部電極１８が形成されている。
絶縁膜１１にはポリイミド樹脂、エポキシ樹脂等が用いられる。ここで、放熱性を考慮して絶縁膜１１にフィラーを混入してもよい。
第１の導電パターン１２Ａは銅等の金属から成り、絶縁膜１１の表面に形成されている。第１の導電パターン１２Ａは、ダミーパターン２２、パッド２４、配線部２５、第１の認識パターン２０および第２の認識パターン２１とから構成されている。そして、ダミーパターン２２は複数に分割されている。詳しくは、図５を参照。また、パッド２４は回路素子１５上の電極と電気的に接続される部位である。更に、配線部２５は、パッド２４と接続部１３とを一体で接続する部位である。
第１の認識パターン２０は、導電パターンの位置を認識するために用いられ、回路素子のダイボンディングおよびワイヤボンディングを行う際に利用される。また、１つの回路装置を構成するユニットには、対向する角部付近に２つの第１の認識パターン２０が形成されている。第１の認識パターン２０の形状は、円形状の外形を有し、内部に十字状の開口部が形成されている。この十字型の中心部を認識することで位置認識を行う。
第２の認識パターン２１は、配置した回路素子１５の位置を確認する際に用いられる。本形態の様なスタック構造を有する回路装置に於いては、回路素子を積層させるため、回路素子の位置精度がより重要になってくる。例えば、上層の回路素子の位置がずれることによって、下方の回路素子の電極が覆われてしまう危険性がある。また、下層の回路素子の傾きによって、その上部に積層された回路素子にも傾きが生じてしまう。回路素子がずれて配置された場合、回路素子と回路素子、または回路素子と導電パターンとを正確にワイヤボンディングすることは難しい。そこで、本形態では、第２の認識パターン２１を設けることにより、配置した回路素子の位置を確認することを可能にした。
具体的には、各回路素子１５の側辺の延長線上に相当する基板に第２の認識パターン２１が形成される。従って、回路素子１５が正確に配置された場合は、前記基板の対向側辺に形成された一対の第２の認識パターン２１を結んだ線上に、回路素子１５の側辺が位置する。ここでは、認識パターン２１の中心を結んだ仮想線が形成される。従って、第２の認識パターン２１と回路素子１５との位置を比較することで、配置した回路素子のＸＹ方向（平面方向）におけるずれを確認することが可能となる。また、目視によっても回路素子の位置を確認することができるので、より正確な位置確認が可能となる。更に、位置ずれが原因で不良すべき回路素子を容易に選別することが可能となる。また、回路素子の平面方向のズレを確認することにより、回路素子１５の傾きを確認することもできる。
ダミーパターン２２は、図５に示すように、第１の導電パターン２０からなり、第１の回路素子１５Ａの下方に設けられている。そして、ダミーパターン２２は複数個に細分化され、互いに離間するように形成されている。ダミーパターン２２をこのような形状にすることにより、基板１４の反りの防止を可能にした。基板１４の反りは、ダミーパターン２２と絶縁膜１１との熱膨張係数の差により起こる。このように、ダミーパターン２２を細分化することにより、絶縁膜１１とダミーパターン２２との間に働く応力を分散させることができる。従って、基板１４が反ってしまうのを防止することが可能となる。また、ダミーパターン２２を形成することにより、第１の導電パターン１２Ａの面積と第２の導電パターン１２Ｂの面積とを同程度にすることができる。このことも、基板１４の反りの防止に寄与する。
一方、ダミーパターン２２の上には、ソルダーレジストが被覆されている。このソルダーレジストは、Ｃｕ箔との密着性が悪い。このため、ダミーパターンを細分化することにより、凹み部分が形成され、ソルダーレジストの密着性を向上さている。
もし、ダミーパターンが形成されていないと、ダミーパターンの周囲に形成されてる導電パターンの厚みにより、ソルダーレジストは、下方に凹んだ形状となり、その上に塗布したダイボンド剤に凹みが形成される。この凹みがある状態で第１の回路素子を実装すると、回路素子の裏面に空気が取り込まれ、後にクラックを発生することがある。
しかしここでは、この凹み部に相当する部分にダミーパターンが設けられているために、この凹みが抑制でき、しかもソルダーレジストが形成された上にダイボンド剤が形成されるため更に凹みを抑制できるので、前述した空気の取り込みを防止することができる。またこの凹みが抑制できるため、ダイボンド剤は、比較的フラット性を確保できるので、この上に固着する回路素子の平坦性を維持することができる。ここで、ソルダーレジストを塗布しなくても回路装置を構成することは可能である。
第２の導電パターン１２Ｂは、絶縁膜１１の裏面にパターニングされている。第２の導電パターン１２Ｂは、外部電極１８が形成されるためのパッドとして機能しても良い。また、第２の導電パターン１２Ｂ自体が外部電極として用いられても良い。更に、第２の導電パターン１２Ｂは、上層の第１の導電パターン１２Ａと平面的に交差するように形成しても良い。従って、回路素子１５が多数個の電極を有する場合でも、多層配線構造を形成することにより、クロスオーバーが可能となりパターンの引き回しを自由に行うことができる。本形態では２層構造となっているが、回路素子の電極の数、素子の実装密度等により、３層、４層、５層以上に増やすことも可能である。そして、第２の導電パターン１２Ｂは、外部電極が形成される領域以外はハンダレジスト１９によって被覆されている。
接続部１３は、絶縁膜１１を貫通して、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとを電気的に接続している部位である。
回路素子１５は第１の導電パターン１２Ａ上に固着される。更に第１の回路素子１５Ａの上部に第２の回路素子１５Ｂが固着され、更に第２の回路素子１５Ｂの上部に第３の回路素子１５Ｃが固着されるスタック構造となっている。第１の回路素子１５Ａはダイボンド剤２３Ａによって第１の導電パターン１２Ａ上に固着されている。このダイボンド剤２３Ａには樹脂ペーストやハンダなどが用いられている。第１の回路素子１５Ａのチップ裏面がＧＮＤ接地の場合、半田を介してダミーパターン２２と接地され、このダミーパターン２２の少なくとも一つは、ＧＮＤラインとコンタクトしている。
更に、ダイボンド剤２３Ｂとしてシート状の樹脂を採用することができる。回路素子１５としては、トランジスタ、ダイオード、ＩＣまたはシステムＬＳＩ等の能動素子などが採用される。また、回路素子１５は、数十個から数百個のパッドをその表面に有する回路素子や、いわゆるシステムＬＳＩを採用することもできる。ここで、システムＬＳＩとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのＬＳＩで実現する大規模な素子である。更には、抵抗やコンデンサ等の受動素子を回路素子１５として採用することができる。また、上記した複数の素子を装置内部にて接続することにより、ＳＩＰ（System In Package）を構成しても良い。
封止樹脂１７は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、第１の導電パターン１２Ａ、積層されている回路素子１５を封止するように封止樹脂１７が形成される。更にまた、モールド以外の封止方法は、例えば、ポッティングによる封止、ケース材による封止等の周知の封止方法を適用させることが可能である。
外部電極１８は、半田などのロウ材からなり、第２の導電パターン１２Ｂの裏面の所定の位置に形成され、回路装置１０を実装基板に固着する際の接続手段として機能する。
ここでは、２層の配線層を有する回路装置について言及したが、単層または３層以上の多層配線構造を有する回路装置にも適用可能である。
本形態の回路装置の製造方法について、図２から図１０を参照して説明する。
先ず、図２（Ａ）を参照して、第１の導電箔３０Ａと第２の導電箔３０Ｂが絶縁膜１１を介して積層された基板１４を用意する。絶縁膜１１は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。ペースト状のものを塗ってシートとするキャスティング法の場合、絶縁層１４の膜厚は、１０μｍ〜１００μｍ程度である。また、熱伝導性が考慮され、絶縁層１４の中にフィラーが混入されても良い。第１の導電箔３０Ａおよび第２の導電箔３０Ｂは、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料から成る。また、第１の導電箔３０Ａおよび第２の導電箔３０Ｂは、メッキ法、蒸着法またはスパッタ法で絶縁膜１１に形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
図２（Ｂ）から図２（Ｄ）を参照して、第１の導電箔３０Ａと第２の導電箔３０Ｂとを電気的に接続する接続部１３を形成する工程を説明する。
図２（Ｂ）を参照して、第１の導電箔３０Ａの表面にレジスト３１を塗布した後、パターニングを行って第１の導電箔３０Ａを部分的に露出させる。具体的には、二つの導電箔を電気的に接続する部分が露出されるようレジスト３１のパターニングを行う。そして、レジスト３１をマスクとして第１の導電箔３０Ａをエッチングする。本形態では、第１の導電箔３０ＡはＣｕを主材料とするであるので、エッチング液には塩化第二鉄または塩化第二銅を用いることができる。エッチングにより形成された貫通孔３２の開口径は、例えば５０〜１００μｍ程度である。
図２（Ｃ）を参照して、レジスト３１を除去した後、第１の導電箔３０Ａをマスクにして、レーザーにより貫通孔３２の真下の絶縁膜１１を取り除く。そして貫通孔３２の底に第２の導電箔３０Ｂの上面を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。また、レーザーで絶縁膜１１を蒸発させた後、貫通孔３２の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
図２（Ｄ）を参照して、貫通孔３２を含む第１の導電箔３０Ａ全面にメッキ膜を形成する。このメッキ膜は無電解メッキ、電解メッキまたはそれらの組み合わせで形成することが可能である。ここでは、先ず無電解メッキにより、厚さ約２μｍのＣｕ膜を少なくとも貫通孔３２を含む第１の導電箔３０Ａ全面に形成する。これにより第１の導電箔３０Ａと第２の導電箔３０Ｂが電気的に導通する。その後に、この第１および第２導電箔３０Ａ、３０Ｂを電極にして電解メッキを行い、厚さ約２０μｍのＣｕ膜をメッキする。これにより貫通孔３２はＣｕで埋め込まれ、接続部１３が形成される。
図３を参照して、基板１４の表面および裏面をパターニングすることにより第１の導電パターン１２Ａおよび第２の導電パターン１２Ｂを形成する工程を説明する。
図３（Ａ）を参照して、第１の導電箔３０Ａおよび第２の導電箔３０Ｂの表面にレジスト３１をパターンニングする。具体的には、導電パターンの形成予定領域が覆われるようにレジスト３１をパターニングする。
図３（Ｂ）を参照して、次にレジスト３１をマスクにしてエッチングをすることにより、第１の導電箔３０Ａおよび第２の導電箔３０Ｂのパターニングを行う。図３（Ｃ）を参照して、エッチング終了後にレジストは除去され、第１の導電パターン１２Ａおよび第２の導電パターン１２Ｂが形成される。
図４を参照して、上述工程により形成された基板１４を説明する。図４（Ａ）は基板の上面図であり、図４（Ｂ）は１つのブロック３５の拡大図である。
図４（Ａ）を参照して、基板１４の表面にはマトリックス状に複数個のユニット３４が形成されている。ここで、ユニット３４とは、１つの回路装置を形成する構成要素を指す。また、基板１４はブロック３５に区分されており、各ブロック３５はユニット３４の集合体から構成される。図４（Ｂ）を参照して、本発明のポイントであるユニット３４毎に第１の認識パターン２０および第２の認識パターン２１が形成されている。
図５を参照して、ユニット３４に形成される第１の導電パターン１２Ａおよび第２の導電パターン１２Ｂを説明する。図５（Ａ）はユニット３４の上面図であり、図５（Ｂ）はユニット３４の下面図である。
図５（Ａ）を参照して、第１の導電パターン１２Ａを説明する。ここでは、第１の導電パターン１２Ａにより、パッド２４と、前記パッド２４から延在する配線部２５と、ダミーパターン２２と、第１の認識パターン２０と、第２の認識パターン２１とが形成されている。
パッド２４は、金属細線がワイヤボンディングされる部位である。ここでは、パッド２４は、回路素子の配置領域Ａ１を囲むように配置されている。
配線部２５は、パッド２４と接続部１３とを接続するように延在された第1の導電パターン１３から成る部位である。ここで、回路装置に複数個の回路素子を内蔵させる場合は、その回路素子同士を接続するように配線部２５を延在させることができる。
ダミーパターン２２は、回路素子の配置領域Ａ１の中央部付近に設けられている。そして、ダミーパターン２２は複数個に細分化され、互いに離間するように形成されている。前述したように、ダミーパターン２２をこのような形状にすることにより、基板１４の反りを防止したり、ダイボンド剤２３Ａとチップ１５Ａとの間での空気の取り込み等を防止している。
第１の認識パターン２０は、導電パターンの位置を認識するために用いられ、回路素子のダイボンディングおよびワイヤボンディングを行う際に利用される。また、１つのユニット３４には、対向する角部に２つの第１の認識パターン２０が形成されている。これは、４つの角部に設けても良い。この２つの第１の認識パターン２０を認識することにより、ユニット３４内部の導電パターンの位置を認識している。具体的には、第１の認識パターン２０の形状は、円形状の外形を有し、内部に十字状の開口部が形成されている。そして、この二カ所に形成された十字型の中心を認識することで導電パターンの位置を認識している。更に、第１の認識パターン２０をユニット毎に形成することにより、更なる位置精度の向上が可能となる。
第２の認識パターン２１は、配置後の回路素子の位置を確認するために用いられる。そして、各々の第２の認識パターン２１は、載置予定の各回路素子の側辺の延長線上に位置している。この詳細は図８を参照して後述する。
第１の認識パターン２０および第２の認識パターン２１は、第１の導電パターン１２Ａを構成する他のパターンと同時に形成されるので、両者の位置精度は非常に高い。従って、信頼性の高い認識パターンが形成されている。
ここでは、第１の認識パターン２０および第２の認識パターン２１は、各ユニット３４の周辺部に配置されている。これらの認識パターンは、製品としての回路装置に残存しても良いし、製造工程の途中段階で除去されても良い。
完成品においては、不要であるため、ダイシングラインに対応する部分に設ければ、完成品の中により多くの実パターンを配置することができる。またパッケージ裏面にも四側辺に第２の認識パターン２１と同等のパターンが設けられれば、これと同等のパターンがプリント基板等の実装基板側に設けられていれば、外部接続電極１８に加わる応力を抑止することができる。
図５（Ｂ）を参照して、第２の導電パターン１２Ｂの説明をする。第２の導電パターン１２Ｂは、接続部１３を介して表面の第１の導電パターン１２Ａと電気的に接続されている。ここでは、第２の導電パターン１２Ｂは、主に外部電極を形成している。尚、第２の導電パターン１２Ｂの面積が第１の面積よりも少ない場合には、第２の導電パターン１２Ｂに、ダミーパターンを設けてもよい。
図６を参照して、第１の導電パターン１２Ａ上にダイボンド剤２３Ａを塗布する工程を説明する。図６（Ａ）は、ユニット３４の上面図であり、図６（Ｂ）は図６（Ａ）のＸ−Ｘ’線における断面図である。
まず、ソルダーレジストが被覆され、電気的接続部位が周知のホトエッチングにより取り除かれる。そして回路素子の搭載領域Ａ１にダイボンド剤２３Ａを塗布する。ここでは、ダミーパターン２２上にダイボンド剤２３Ａが塗布される。ダイボンド剤２３Ａには絶縁性または導電性の接着剤が用いられる。平坦面にダイボンド剤２３Ａを塗布する場合において、ダイボンド材を過剰に塗布しまうと、ダイボンド剤２３Ａに表面張力が働いて、表面が湾曲してしまう。しかし、図６（Ｂ）に示すように、ダミーパターン２２を細分割することで、ダミーパターン２２間に溝３７が形成され、この溝３７に余分なダイボンド剤２３Ａを流入することで、ダイボンド剤２３Ａの表面をフラットに形成することが可能になる。また、溝３７が形成されることで、ダイボンド剤２３Ａの接触面積が増加する。従って、ダイボンド剤２３Ａと絶縁膜１１との密着強度を高めることが可能となる。またダミーパターンにより固着される第１の回路素子１５Ａの傾きを抑止することが可能となる。更には、ダイボンド剤２３Ａと第１の回路素子１５Ａとの間の空気の取り込みを防止できる。ここで、ソルダーレジストを被覆しなくても回路装置を製造することは可能である。
図７を参照して、第１の回路素子１５Ａを配置する工程を説明する。図７（Ａ）は、ユニット３４の上面図であり、図７（Ｂ）は図７（Ａ）のＸ−Ｘ’線における断面図である。図７（Ａ）を参照して、ダイボンド剤２３Ａの表面に第１の回路装置１５Ａを固着する。本工程では、第１の認識パターン２０を用いて導電パターンの位置を認識して固着される。そして、図７（Ｂ）を参照して、ダイボンド剤２３Ａの表面は、上述したようにフラットに形成されているため、第１の回路素子１５Ａを基板１４に対して水平に固着することができる。つまり、細分化したダミーパターン２２の上に回路素子を固着させることにより、回路素子の傾きを防止することが可能となる。
図８を参照して、第２の回路素子１５Ｂを配置する工程を説明する。図８（Ａ）および図８（Ｂ）はユニット３４の上面図である。具体的には、まず、配置された第１の回路素子１５Ａの位置を確認してから、第２の回路素子１５Ｂを積層させている。
図８（Ａ）を参照して、配置した第１の回路素子１５Ａの位置を確認する方法を説明する。ユニット３４の周辺部付近には、第２の認識パターン２１が複数個設けられている。そして、第２の認識パターン２１は、搭載予定の各回路素子１５の側辺の延長線上に形成されている。ここでは、第１の回路素子１５Ａには第２の導電パターン２１Ａが対応している。そして、対向する周辺部に形成された第２の認識パターン２１Ａの中心を結んだ線が延長線Ｌ１となる。本形態では、第１の回路素子１５Ａの各側辺の延長線上に第２の認識パターン２１Ａを設けたため、延長線Ｌ１はＸ方向およびＹ方向にそれぞれ２本ずつ引くことができる。従って、同図に示すように、この延長線Ｌ１に囲まれた領域に第１の回路素子１５Ａの側辺が配置されていれば正確に配置されていることになる。更に、積層される各回路素子１５に対応して第２の認識パターン２１が形成されている。
図８（Ｂ）を参照して、第１の回路素子１５Ａが正確に配置されていることが確認された後、第１の回路素子１５Ａの上部に第２の回路素子１５Ｂが配置される。このとき、第２の回路素子１５Ｂは、第１の認識パターン２０を用いて配置する位置を認識してから配置される。従って、第１の回路素子１５Ａと第２の回路素子１５Ｂは同じ第１の認識パターン２０を用いて配置されるので、回路素子１５の位置精度を向上させることができる。
図９を参照して、第３の回路素子１５Ｃを配置する工程を説明する。図９はユニット３４の上面図である。ここでは、先ず第２の回路素子１５Ｂが配置された位置を確認してから第３の回路素子１５Ｃを配置する。上述したように、ユニット３４の周辺部付近に第２の認識パターン２１が複数個設けられている。そして、第２の認識パターン２１は、搭載予定の各回路素子１５の側辺の延長線上に形成されている。ここでは、第２の回路素子１５Ｂには第２に認識パターン２１Ｂが、第３の回路素子１５Ｃには第２の認識パターン２１Ｃがそれぞれ対応している。そして、第２の認識パターン２１Ｂどうしを結んだ線が延長線Ｌ２である。この延長線Ｌ２に囲まれた領域に第２の回路素子１５Ｂが配置されていることを確認したのち、第２の回路素子１５Ｂの上部に第３の回路素子１５Ｃを配置する。ここでも、第１の認識パターン２０を用いて配置する位置を認識して、第３の回路素子１５Ｃを配置している。そして、最後に第３の回路素子１５Ｃが延長線Ｌ３に囲まれた領域に配置されているかを確認する。
本形態では、回路素子１５のすべての側辺の延長線上に第２の認識パターン２１を設けた。しかしながら、Ｘ方向およびＹ方向の側辺をそれぞれ一本選択して、その側辺の延長線上に第２の認識パターン２１を形成してもよい。
このようにして、第２の認識パターン２１を回路素子１５の延長線上に形成することにより、ＣＣＤカメラなどの撮像手段または目視にて、容易に位置確認を行うことができる。
回路素子１５は、対向する周辺部に形成された第２の認識パターン２１の中心を結んだ線上に、回路素子１５の側辺が位置するように配置される。従って、配置した回路装置のＸＹ方向におけるずれおよび傾きを確認することが可能となる。
また、目視によっても回路素子の位置を確認することができるので、より正確かつ迅速に位置確認を行うことが可能になる。
更に、第２の認識パターン２１が配置された位置を確認するための手段となるため、ずれの度合いを正確に認知することができる。そして、得られたずれ情報をボンディング装置にフィードバックすることにより、容易に配置位置の修正を行うことができるため、回路素子の配置精度を向上させることが可能となる。また、このように、ずれ情報を回路素子が配置された段階でフィードバックすることで、不良品の生産を抑えることができる。
更に、ずれを生じた回路素子の上部に更に回路素子を積層する工程やワイヤボンディングを行う工程を省略することができる。従って、生産性の向上と生産コストの削減が可能となる。また、微細なずれであって、電気回路に影響を与えない程度であれば、ワイヤボンディング装置に、そのずれ情報を認識させることによって、正確なワイヤボンディングを行うことが可能である。
本形態では、各回路素子１５を配置する毎に位置確認を行っている。しかし回路素子１５すべて配置した段階で位置確認を行ってもよい。この場合、ワイヤボンディング工程などの製造工程を中止することができる。
図１０を参照して、各回路素子１５と第１の導電パターン１２Ａとを金属細線１６によって電気的に接続する工程を説明する。図１０（Ａ）は、ユニット３４の上面図であり、図１０（Ｂ）は図１０（Ａ）のＸ−Ｘ’線における断面図である。第１の認識パターン２０を用いてパット３６Ａの位置を認識し、ワイヤボンディングを行う。ここでは、第２の回路素子１５Ｂと第３の回路素子１５Ｃとを金属細線１６を用いて電気的に接続している。回路素子１５上の電極３８の面積は小さいため、回路素子間の位置を正確に認識する必要がある。本形態では、回路素子１５の位置を確認する工程を設けたことで、第２の回路素子１５Ｂと第３の回路素子１５Ｃとの位置精度が向上されている。更に、回路素子１５の位置関係が正確に把握されている。従って、微少な電極同士を正確にワイヤボンディングすることが可能となる。
図１１（Ａ）を参照して、第１の導電パターン１２Ａおよび回路素子１５を封止樹脂１７で樹脂モールドする工程を説明する。
モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等が可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。また、本形態では、第1の導電パターンにダミーパターンを設け、上層の第1の導電パターン１２Ａと、下層の第２の導電パターン１２Ｂの面積を略同一にしている。従って、モールド工程等の加熱を伴う工程にて、基板２１に反りが発生することを抑止することができる。
続いて、図１１（Ｂ）を参照して、外部電極１８が形成される部分を除いて、基板１４の裏面を半田レジスト１９により被覆する。次に半田のリフローにより外部電極１８を形成する。最後に、ダイシングしてそれらを個々の回路装置に分離し、回路装置１０として完成させる。
また、本形態は多層の配線構造を有する回路装置の製造方法について言及したが、単層の配線構造を有する回路装置においても適用することは可能である。
一方、複数の回路素子が平面的に配置される場合も、この第１、第２の認識パターンを用いることができる。この場合も、夫々の側辺の延長線上に配置されれば、それぞれの回路素子の位置ずれを認識することができる。
本発明の回路装置を示す（Ａ）斜視図、（Ｂ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図−（Ｄ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図−（Ｃ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）上面図、（Ｂ）拡大図である。 本発明の回路装置の製造方法を示す（Ａ）上面図、（Ｂ）下面図である。 本発明の回路装置の製造方法を示す（Ａ）上面図、（Ｂ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）上面図、（Ｂ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）上面図、（Ｂ）上面図である。 本発明の回路装置の製造方法を示す上面図である。 本発明の回路装置の製造方法を示す（Ａ）上面図、（Ｂ）断面図である。 本発明の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）断面図である。 従来の回路装置の製造方法を示す（Ａ）断面図、（Ｂ）上面図である。
符号の説明
１０ 回路装置
１１ 絶縁膜
１２Ａ 第１の導電パターン
１２Ｂ 第２の導電パターン
１３ 接続部
１４ 基板
１５Ａ 第１の回路素子
１５Ｂ 第２の回路素子
１５Ｃ 第３の回路素子
１６ 金属細線
１７ 封止樹脂
１８ 外部電極
１９ ハンダレジスト
２０ 第１の認識パターン
２１ 第２の認識パターン
２２ ダミーパターン
２３Ａ−Ｂ ダイボンド剤
２４ パッド
２５ 配線部

Claims (12)

  1. 導電パターンと、
    前記導電パターンと電気的に接続される回路素子と、
    前記回路素子が配置される位置を認識するために用いられる第１の認識パターンと、
    前記回路素子が配置された位置を確認するために用いられる第２の認識パターンとを具備することを特徴とする回路装置。
  2. 導電パターンと、
    前記導電パターンと電気的に接続されて積層される複数の回路素子と、
    前記各回路素子が配置される位置を認識するために用いられる第１の認識パターンと、
    前記各回路素子が配置された位置を確認するために用いられる第２の認識パターンとを具備することを特徴とする回路装置。
  3. 前記第２の認識パターンは前記回路素子の側辺の延長線上に位置することを特徴とする請求項１または請求項２記載の回路装置。
  4. 前記導電パターンの一部は複数に分割されたダミーパターンであり、前記ダミーパターンは前記回路素子の下方に位置することを特徴とする請求項１または請求項２記載の回路装置。
  5. 載置予定の回路素子と電気的に接続される導電パターンと、前記回路素子が載置される領域を除外した領域に前記導電パターンと同じ材料から成る第１の認識パターンおよび第２の認識パターンを形成する工程と、
    前記第１の認識パターンを用いて前記回路素子を配置する位置を認識して前記回路素子を配置する工程と、
    前記第２の認識パターンを用いて前記回路素子が配置された位置を確認する工程と、
    前記回路素子と前記導電パターンとを電気的に接続する工程とを具備することを特徴とする回路装置の製造方法。
  6. 載置予定の複数の回路素子と電気的に接続される導電パターンと、前記回路素子が載置される領域を除外した領域に前記導電パターンと同じ材料から成る第１の認識パターンおよび第２の認識パターンを形成する工程と、
    前記第1の認識パターンを用いて第1の回路素子を配置して、前記第２の認識パターンを用いて前記第１の回路素子が配置された位置を確認する工程と、
    前記第１の導電パターンを用いて前記第１の回路素子の上部に第２の回路素子を配置して、前記第２の認識パターンを用いて前記第２の回路素子が配置された位置を確認する工程と、
    前記第１の回路素子および前記第２の回路素子を前記導電パターンと電気的に接続する工程とを具備することを特徴とする回路装置の製造方法。
  7. 同一の前記第１の認識パターンを用いて、前記第１の回路素子および前記第２の回路素子の配置を行うことを特徴とする請求項６記載の回路装置の製造方法。
  8. 個別の前記第２の認識パターンを用いて、前記第１の回路素子および前記第２の回路素子が配置された位置の確認を行うことを特徴とする請求項６記載に回路装置の製造方法。
  9. 前記第２の認識パターンを載置予定の前記回路素子の側辺の延長線上に設けることを特徴とする請求項５または請求項６記載の回路装置の製造方法。
  10. １つの回路装置を構成するユニットが前記導電パターンにより複数個形成され、
    前記ユニット毎に前記第１の認識パターンおよび前記第２の認識パターンを形成することを特徴とする請求項５または請求項６記載の回路装置の製造方法。
  11. 前記第１の認識パターンおよび前記第２の認識パターンは、前記ユニットの内側に設けることを特徴とする請求項１０記載の回路装置の製造方法。
  12. 前記導電パターンには複数に分割されたダミーパターンが含まれ、前記ダミーパターンは前記回路素子の下方に対応する領域に形成されることを特徴とする請求項５または請求項６記載の回路装置の製造方法。
JP2004215706A 2004-07-23 2004-07-23 回路装置およびその製造方法 Expired - Fee Related JP4514538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004215706A JP4514538B2 (ja) 2004-07-23 2004-07-23 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004215706A JP4514538B2 (ja) 2004-07-23 2004-07-23 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006041019A true JP2006041019A (ja) 2006-02-09
JP4514538B2 JP4514538B2 (ja) 2010-07-28

Family

ID=35905726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004215706A Expired - Fee Related JP4514538B2 (ja) 2004-07-23 2004-07-23 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4514538B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
JP2012054264A (ja) * 2010-08-31 2012-03-15 Renesas Electronics Corp 半導体装置の製造方法
JP2020165880A (ja) * 2019-03-29 2020-10-08 ミネベアミツミ株式会社 アブソリュートエンコーダ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110982A (ja) * 1999-10-14 2001-04-20 Seiko Epson Corp 半導体チップの積層方法
JP2001127240A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体装置の製造方法
JP2004259755A (ja) * 2003-02-24 2004-09-16 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110982A (ja) * 1999-10-14 2001-04-20 Seiko Epson Corp 半導体チップの積層方法
JP2001127240A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体装置の製造方法
JP2004259755A (ja) * 2003-02-24 2004-09-16 Renesas Technology Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
US9087710B2 (en) 2009-02-25 2015-07-21 Ps4 Luxco S.A.R.L. Semiconductor device with stacked semiconductor chips
JP2012054264A (ja) * 2010-08-31 2012-03-15 Renesas Electronics Corp 半導体装置の製造方法
CN102386112A (zh) * 2010-08-31 2012-03-21 瑞萨电子株式会社 半导体器件的制造方法
JP2020165880A (ja) * 2019-03-29 2020-10-08 ミネベアミツミ株式会社 アブソリュートエンコーダ
WO2020203199A1 (ja) * 2019-03-29 2020-10-08 ミネベアミツミ株式会社 アブソリュートエンコーダ
US11852511B2 (en) 2019-03-29 2023-12-26 Minebea Mitsumi Inc. Absolute encoder

Also Published As

Publication number Publication date
JP4514538B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
US9226382B2 (en) Printed wiring board
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5535494B2 (ja) 半導体装置
JP4914474B2 (ja) 多層印刷回路基板の製造方法
US20130097856A1 (en) Method of fabricating a wiring board
US20120279630A1 (en) Manufacturing method of circuit substrate
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TWI523587B (zh) 封裝基板與電子組裝體
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4514538B2 (ja) 回路装置およびその製造方法
JP4638657B2 (ja) 電子部品内蔵型多層基板
TWI658557B (zh) 線路載板及其製造方法
JP2006339293A (ja) 回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees