TWI418012B - 用於高速積體電路之封裝 - Google Patents

用於高速積體電路之封裝 Download PDF

Info

Publication number
TWI418012B
TWI418012B TW095125825A TW95125825A TWI418012B TW I418012 B TWI418012 B TW I418012B TW 095125825 A TW095125825 A TW 095125825A TW 95125825 A TW95125825 A TW 95125825A TW I418012 B TWI418012 B TW I418012B
Authority
TW
Taiwan
Prior art keywords
pin
pins
integrated circuit
polarity
pair
Prior art date
Application number
TW095125825A
Other languages
English (en)
Other versions
TW200742027A (en
Inventor
Sutardja Sehat
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/248,985 external-priority patent/US20070018292A1/en
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200742027A publication Critical patent/TW200742027A/zh
Application granted granted Critical
Publication of TWI418012B publication Critical patent/TWI418012B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

用於高速積體電路之封裝
本發明涉及積體電路(IC)封裝，更具體而言涉及IC高速封裝。
現代的積體電路(IC)通常使用差動信號(Differential Signaling)。在差動信號中，信號在兩個獨立的主動導體之間傳送，而不是在一個主動的導體和接地之間傳送。差分信號的大小是兩個信號之間的差別，而不是兩個單獨的信號和接地之間的電壓。
為了發送差分信號到IC或者從IC接收差分信號，差分信號在引腳框架的一對導體上傳輸。現在參照圖1-圖2，示例性的封裝10和10’被示為包括具有焊墊14的積體電路晶粒(die)12，焊墊14通過結合線(bondwire)16連接到引腳框架24的引腳20。封裝10和10’通常包裹在合適的保護材料25中。
現在參照圖3，差分信號對50-1、50-2和50-3分別通過引腳20-1A和20-1B、20-2A和20-2B、及20-3A和20-3B以及結合線16-1A和16-1B、16-2A和16-2B、及16-3A和16-3B分別連接到積體電路晶粒12的焊墊14-1A和14-1B、14-2A和14-2B、及14-3A和14-3B。在圖3中的每個差分對中，分別地，符號A代表第一極性導體，符號B代表第二極性導體。
相鄰的差分對彼此之間通常位置很近。在一些情況下，差分對的位置可能是如下情況，其中一個差分對的第一極性導體的一側緊鄰的是同一差分對的第二極性導體，而另一側是另一差分對的第二極性導體。對耦合(pair coupling)在相鄰的高速差分信號之間可能發生。例如，對耦合在圖3中的60和62處可能發生。在相鄰對上承載的信號之間差別的大小可能引起資料誤差以及/或者將設計餘度降低到不可接受的水平，尤其對於高速信號例如十億位元(Gigabit)每秒以及更高的資料率更是如此。與具有接地平面保護的球柵面陣列(球柵面陣列)封裝相比，對耦合問題對 於低成本的塑膠引腳框架甚至可能更嚴重。
積體電路封裝包含積體電路晶粒，積體電路晶粒包含第一焊墊、與所述第一焊墊相鄰的第二焊墊、與所述第二焊墊相鄰的第三焊墊以及與所述第三焊墊相鄰的第四焊墊。引腳框架包含第一引腳、與所述第一引腳相鄰的第二引腳、與所述第二引腳相鄰的第三引腳以及與所述第三引腳相鄰的第四引腳，其中第四引腳的第一末端延伸超過第一、第二和第三引腳中的至少一個並且沿著朝向由第三引腳定義的路徑的方向延伸。第一、第二、第三和第四結合線分別將第一、第二、第四和第三引腳連接到第一、第二、第三和第四焊墊。
在其他特徵中，第一引腳承載具有第一極性的信號，第二引腳承載具有第二極性的信號，第三引腳承載具有第二極性的信號並且第四引腳承載具有第一極性的信號，其中第一極性和第二極性是相反的極性。引腳框架的引腳承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。第一、第二、第三和第四引腳與積體電路晶粒至少隔開有第一距離，並且引腳框架進一步包含與積體電路晶粒隔開有第二距離的第五和第六引腳，其中所述第一距離比所述第二距離大。
在其他特徵中，第五和第六結合線將第五和第六引腳連接到第五和第六焊墊。第一、第二、第三和第四結合線具有第一長度並且第五和第六結合線具有第二長度，並且其中第二長度比第一長度短。第五和第六引腳承載具有第一速度的信號，並且其中第一、第二、第三和第四引腳承載具有比第一速度高的第二速度的信號。
在其他特徵中，積體電路封裝包括高速串列器/並行器(SERDES)。積體電路晶粒的第一和第二焊墊與SERDES的差分發送信號相關聯並且積體電路晶粒的第三和第四焊墊與SERDES的差分接收信號相關聯。
在其他特徵中，網路介面包含積體電路封裝。網路介面是遵 從乙太網的並且以大於每秒十億位元的速度進行操作。第一結合線包含分別堆疊連接在第一引腳和積體電路晶粒的第一焊墊和第五焊墊之間的第一和第二結合線。第一、第二、第三和第四結合線中的每一個都包含第一和第二堆疊結合線。
提供積體電路封裝的方法包含在積體電路晶粒上創建第一焊墊、與第一焊墊相鄰的第二焊墊、與第二焊墊相鄰的第三焊墊以及與第三焊墊相鄰的第四焊墊；使用包含第一引腳、與第一引腳相鄰的第二引腳、與第二引腳相鄰的第三引腳以及與第三引腳相鄰的第四引腳的引腳框架；使第四引腳的第一末端延伸超過第一、第二和第三引腳中的至少一個並且沿著朝向由第三引腳定義的路徑的方向延伸；以及提供將第一、第二、第四和第三引腳分別連接到第一、第二、第三和第四焊墊的第一、第二、第三和第四結合線。
在其他特徵中，所述方法包含使用第一引腳來承載具有第一極性的信號，使用第二引腳來承載具有第二極性的信號，使用第三引腳來承載具有第二極性的信號以及使用第四引腳來承載具有第一極性的信號。第一極性和第二極性是相反的極性。所述方法包含使用引腳框架的引腳來承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，所述方法包含將第一、第二、第三和第四引腳與積體電路晶粒至少隔開有第一距離；並且在引腳框架上提供與積體電路晶粒隔開有第二距離的第五和第六引腳，其中所述第一距離比所述第二距離大。所述方法包含提供第五和第六引腳；在積體電路晶粒上創建第五和第六焊墊；使用第五和第六結合線將第五和第六引腳連接到第五和第六焊墊。第一、第二、第三和第四結合線具有第一長度並且第五和第六結合線具有第二長度，並且其中第二長度比第一長度短。
在其他特徵中，所述方法包含使用第五和第六引腳來承載具有第一速度的信號；並且使用第一、第二、第三和第四引腳來承載具有比第一速度高的第二速度的信號。所述方法包含在積體電路晶粒上創建第五焊墊；對第一結合線使用分別堆疊連接在第一 引腳和積體電路晶粒的第一焊墊和第五焊墊之間的第一和第二堆疊結合線。第一、第二、第三和第四結合線中的每一個都包含第一和第二堆疊結合線。
積體電路封裝包含用於執行功能的積體電路晶粒裝置，其包括用於提供第一連接表面的第一連接裝置、與第一連接裝置相鄰的用於提供第二連接表面的第二連接裝置、與第二連接裝置相鄰的用於提供第三連接表面的第三連接裝置以及與第三連接裝置相鄰的用於提供第四連接表面的第四連接裝置。框架裝置包含用於傳導的第一傳導裝置、與第一傳導裝置相鄰的用於傳導的第二傳導裝置、與第二傳導裝置相鄰的用於傳導的第三傳導裝置以及與第三傳導裝置相鄰的用於傳導的第四傳導裝置。第四傳導裝置的第一末端延伸超過第一、第二和第三傳導裝置中的至少一個並且沿著朝向由第三傳導裝置定義的路徑的方向延伸。第一、第二、第三和第四線裝置將第一、第二、第四和第三傳導裝置分別連接到第一、第二、第三和第四連接裝置。
在其他特徵中，第一傳導裝置承載具有第一極性的信號，第二傳導裝置承載具有第二極性的信號，第三傳導裝置承載具有第二極性的信號並且第四傳導裝置承載具有第一極性的信號。第一極性和第二極性是相反的極性。框架裝置的傳導裝置承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。第一、第二、第三和第四傳導裝置與積體電路晶粒裝置至少隔開有第一距離，並且框架裝置其中進一步包含與積體電路晶粒裝置隔開有第二距離的第五和第六傳導裝置。所述第一距離比所述第二距離大。
在其他特徵中，第五和第六線裝置將第五和第六傳導裝置連接到第五和第六連接裝置，其中第一、第二、第三和第四線裝置具有第一長度並且第五和第六線裝置具有第二長度。第二長度比第一長度短。第五和第六傳導裝置承載具有第一速度的信號。第一、第二、第三和第四傳導裝置承載具有比第一速度高的第二速度的信號。
在其他特徵中，積體電路封裝包括用於串列化和並行化的高 速串列器/並行器(SERDES)裝置。積體電路晶粒裝置的第一和第二連接裝置與SERDES裝置的差分發送信號相關聯，並且積體電路晶粒裝置的第三和第四連接裝置與SERDES裝置的差分接收信號相關聯。
網路介面包含積體電路封裝。網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。在其他特徵中，第五連接裝置在積體電路晶粒裝置上提供連接表面。第一線裝置包含用於進行連接的第一和第二堆疊線裝置，其分別堆疊連接在第一傳導裝置和積體電路晶粒裝置的第一連接裝置和第五連接裝置之間。第一、第二、第三和第四線裝置每一個都包含用於連接的第一和第二堆疊線裝置。
用於積體電路晶粒的引腳框架包含第一引腳、與第一引腳相鄰的第二引腳、與第二引腳相鄰的第三引腳以及與第三引腳相鄰的第四引腳。第四引腳的第一末端延伸超過第一、第二和第三引腳中的至少一個並且沿著朝向由第三引腳定義的路徑的方向延伸。
在其他特徵中，第一引腳承載具有第一極性的信號，第二引腳承載具有第二極性的信號，第三引腳承載具有第二極性的信號並且第四引腳承載具有第一極性的信號，其中第一極性和第二極性是相反的極性。引腳框架的引腳承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，第一、第二、第三和第四引腳與積體電路晶粒至少隔開有第一距離，並且引腳框架進一步包含與積體電路晶粒隔開有第二距離的第五和第六引腳。所述第一距離比所述第二距離大。第五和第六引腳承載具有第一速度的信號。第一、第二、第三和第四引腳承載具有比第一速度高的第二速度的信號。第四引腳大體上是“L”形的。
用於對積體電路晶粒提供引腳框架的方法包含將第二引腳定位於與第一引腳相鄰處；將第三引腳定位於與第二引腳相鄰處；將第四引腳定位於與第三引腳相鄰處；以及使第四引腳的第一末端延伸超過第一、第二和第三引腳中的至少一個並且沿著朝向由 第三引腳定義的路徑的方向延伸。
在其他特徵中，所述方法包含使用第一引腳來承載具有第一極性的信號，使用第二引腳來承載具有第二極性的信號，使用第三引腳來承載具有第二極性的信號以及使用第四引腳來承載具有第一極性的信號，其中第一極性和第二極性是相反的極性。引腳框架的第一和第二引腳以及第三和第四引腳承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。所述方法包含將第一、第二、第三和第四引腳與積體電路晶粒至少隔開有第一距離；並且將第五和第六引腳定位於與積體電路晶粒相距第二距離處。所述第一距離比所述第二距離大。
在其他特徵中，所述方法包含使用第五和第六引腳來承載具有第一速度的信號；並且使用第一、第二、第三和第四引腳來承載具有比第一速度高的第二速度的信號。第四引腳大體上是“L”形的。
用於積體電路晶粒的引腳框架包含用於傳導的第一傳導裝置、與第一傳導裝置相鄰的用於傳導的第二傳導裝置、與第二傳導裝置相鄰的用於傳導的第三傳導裝置以及與第三傳導裝置相鄰的用於傳導的第四傳導裝置。第四傳導裝置的第一末端延伸超過第一、第二和第三傳導裝置中的至少一個並且沿著朝向由第三傳導裝置定義的路徑的方向延伸。
在其他特徵中，第一傳導裝置承載具有第一極性的信號，第二傳導裝置承載具有第二極性的信號，第三傳導裝置承載具有第二極性的信號並且第四傳導裝置承載具有第一極性的信號，其中第一極性和第二極性是相反的極性。引腳框架的傳導裝置承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，第一、第二、第三和第四傳導裝置與積體電路晶粒至少隔開有第一距離，並且引腳框架進一步包含用於傳導的與積體電路晶粒隔開有第二距離的第五和第六傳導裝置，其中所述第一距離比所述第二距離大。第五和第六傳導裝置承載具有第一速度的信號，並且其中第一、第二、第三和第四傳導裝置承 載具有比第一速度高的第二速度的信號。第四傳導裝置大體上是“L”形的。
積體電路封裝包含積體電路晶粒，積體電路晶粒至少包含四個焊墊，其中至少一個發送和接收差分信號。引腳框架至少包含四個引腳。至少四根結合線將引腳連接到焊墊。由至少四個引腳承載的相鄰信號的一組極性與由結合線和焊墊承載的相鄰信號的一組極性是是不同的。
在其他特徵中，第一引腳承載具有第一極性的信號，第二引腳與第一引腳相鄰並且承載具有第二極性的信號，第三引腳與第二引腳相鄰並且承載具有第二極性的信號，第四引腳與第三引腳相鄰並且承載具有第一極性的信號。第一焊墊承載具有第一極性的信號，第二焊墊與第一焊墊相鄰並且承載具有第二極性的信號，第三焊墊與第二焊墊相鄰並且承載具有第一極性的信號，第四焊墊與第三焊墊相鄰並且承載具有第二極性的信號，其中第一極性和第二極性是相反的極性。引腳框架的引腳承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，所述四個引腳與積體電路晶粒至少隔開有第一距離並且引腳框架進一步包含與積體電路晶粒隔開有第二距離的第五和第六引腳。所述第一距離比所述第二距離大。第五和第六結合線將第五和第六引腳連接到第五和第六焊墊。第一、第二、第三和第四結合線具有第一長度並且第五和第六結合線具有第二長度，並且其中第二長度比第一長度短。第五和第六引腳承載具有第一速度的信號，並且其中所述四個引腳承載具有比第一速度高的第二速度的信號。
在其他特徵中，積體電路封裝包含高速串列器/並行器。
在其他特徵中，網路介面包含積體電路封裝。網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。第五焊墊位於積體電路晶粒上。第一結合線包含分別堆疊連接在第一引腳和積體電路晶粒的第一焊墊和第五焊墊之間的第一和第二結合線。第一、第二、第三和第四結合線中的每一個都包含第一和第二堆疊結合線。
用於提供積體電路封裝的方法包含提供積體電路晶粒，積體電路晶粒包含至少四個焊墊，其中至少一個發送和接收差分信號；使用至少包含四個引腳的引腳框架將發送和接收差分信號連接到積體電路晶粒；以及使用至少四根結合線將引腳連接到焊墊，其中由至少四個引腳承載的相鄰信號的一組極性與由結合線和焊墊承載的相鄰信號的一組極性是不同的。
在其他特徵中，第一引腳承載具有第一極性的信號，第二引腳與第一引腳相鄰並且承載具有第二極性的信號，第三引腳與第二引腳相鄰並且承載具有第二極性的信號，第四引腳與第三引腳相鄰並且承載具有第一極性的信號。第一焊墊承載具有第一極性的信號，第二焊墊與第一焊墊相鄰並且承載具有第二極性的信號，第三焊墊與第二焊墊相鄰並且承載具有第一極性的信號，第四焊墊與第三焊墊相鄰並且承載具有第二極性的信號。第一極性和第二極性是相反的極性。引腳框架的引腳承載高速差分信號。高速信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，所述方法包含將所述四個引腳與積體電路晶粒至少隔開有第一距離；以及將第五和第六引腳與積體電路晶粒隔開有第二距離，其中所述第一距離比所述第二距離大。所述方法包含提供第五和第六引腳；在積體電路晶粒上提供第五和第六焊墊；使用第五和第六結合線將第五和第六引腳連接到第五和第六焊墊。第一、第二、第三和第四結合線具有第一長度並且第五和第六結合線具有第二長度，並且其中第二長度比第一長度短。第五和第六引腳承載具有第一速度的信號。所述四個引腳承載具有比第一速度高的第二速度的信號。所述方法包含在積體電路晶粒上提供第五焊墊。第一結合線包含分別堆疊連接在第一引腳和積體電路晶粒的第一焊墊和第五焊墊之間的第一和第二結合線。所述方法包含對第一、第二、第三和第四結合線的每一個都使用第一和第二堆疊結合線。
積體電路封裝包含用於提供功能的積體電路晶粒裝置，積體電路晶粒裝置至少包含：四個用於提供連接表面的連接裝置，其中的至少一個發送和接收差分信號；引腳框架，至少包含四個用 於傳導的傳導裝置；以及至少四個用於將引腳連接到焊墊的線裝置，其中由至少四個傳導裝置承載的相鄰信號的一組極性與由線裝置和連接裝置承載的相鄰信號的一組極性是不同的。
在其他特徵中，所述四個傳導裝置的第一個承載具有第一極性的信號，四個傳導裝置的第二個與四個傳導裝置的第一個相鄰並且承載具有第二極性的信號，四個傳導裝置的第三個與四個傳導裝置的第二個相鄰並且承載具有第二極性的信號並且四個傳導裝置的第四個與四個傳導裝置的第三個相鄰並且承載具有第一極性的信號。所述四個連接裝置的第一個承載具有第一極性的信號，四個連接裝置的第二個與四個連接裝置中的第一個相鄰並且承載具有第二極性的信號，四個連接裝置的第三個與四個連接裝置中的第二個相鄰並且承載具有第一極性的信號，四個連接裝置的第四個與四個連接裝置中的第三個相鄰並且承載具有第二極性的信號，並且其中第一極性和第二極性是相反的極性。引腳框架的傳導裝置承載高速差分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。所述四個傳導裝置與積體電路晶粒至少隔開有第一距離，並且引腳框架進一步包含用於傳導的與積體電路晶粒裝置隔開有第二距離的第五和第六傳導裝置，其中所述第一距離比所述第二距離大。
在其他特徵中，第五和第六線裝置將第五和第六傳導裝置連接到第五和第六連接裝置。第一、第二、第三和第四線裝置具有第一長度並且第五和第六線裝置具有第二長度。第二長度比第一長度短。第五和第六傳導裝置承載具有第一速度的信號。所述四個傳導裝置承載具有比第一速度高的第二速度的信號。
在其他特徵中，積體電路封裝包括用於串列化和並行化信號的高速串列器/並行器裝置。
在其他特徵中，網路介面包含積體電路封裝。網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。
在其他特徵中，第五連接裝置在積體電路晶粒上提供連接表面。第一線裝置包含分別堆疊連接在第一傳導裝置和積體電路晶粒裝置的第一連接裝置和第五連接裝置之間的第一和第二堆疊線 裝置。第一、第二、第三和第四線裝置每一個都包含第一和第二堆疊線裝置。
在其他特徵中，積體電路封裝在硬碟驅動器、數位通用光碟、機頂盒、車輛控制系統、行動電話和/或媒體播放器中實現。
積體電路封裝包含積體電路晶粒，積體電路晶粒包含N個相鄰的焊墊，其中N是大於三的整數。引腳框架包含第一對引腳和第二對引腳，其中第一對引腳包括第一和第二引腳，第二對引腳包括第三和第四引腳。第一、第二、第三和第四引腳包括與積體電路晶粒隔開的第一末端和與積體電路晶粒相鄰的第二末端。第一對和第二對引腳承載差分信號。第二對引腳的第三引腳具有第一極性並且第二對引腳的第四引腳具有第二極性。第三引腳的第一末端位於第四引腳的一側並且第二末端位於第四引腳的另一側。N個連接裝置將第一對和第二對引腳的第二末端連接到N個相鄰的焊墊。
在其他特徵中，N個連接裝置包含N根結合線。第三引腳與第四引腳交叉。第四引腳是分段的並且包含第一段和第二段以及在第三引腳上方連接第一段和第二段的結合線。第三引腳的第二末端位於第二引腳和第四引腳的第二末端之間。第四引腳的第二末端位於第三引腳和第二引腳的第二末端之間。第三引腳包含第一部分、第二部分和連接第一部分和第二部分的中間部分。第一部分與第四引腳的第一段共線並且第二部分與第二段共線。引腳框架的第一對和第二對引腳承載高速差分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，第一對和第二對引腳的第二末端與積體電路晶粒至少隔開有第一距離，並且引腳框架進一步包含與積體電路晶粒隔開有第二距離的第五和第六引腳，其中所述第一距離比所述第二距離大。第五和第六結合線將第五和第六引腳連接到第五和第六焊墊。N根結合線具有第一長度並且第五和第六結合線具有比第一長度短的第二長度。第五和第六引腳承載具有第一速度的信號。第一對和第二對引腳承載具有比第一速度高的第二速度的信號。
在其他特徵中，串列器/並行器(SERDES)模組與所述N個焊墊相連。網路介面包含積體電路封裝。網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。N根結合線中的至少一根包含在第一對和第二對引腳中的一個和積體電路晶粒的N個焊墊中的一個之間堆疊連接的第一和第二結合線。
提供積體電路封裝的方法包含：在積體電路晶粒上提供N個相鄰的焊墊，其中N是大於三的整數；提供包含第一對引腳和第二對引腳的引腳框架，其中第一對引腳包括第一和第二引腳，第二對引腳包括第三和第四引腳，其中第一、第二、第三和第四引腳包括與積體電路晶粒隔開的第一末端和與積體電路晶粒相鄰的第二末端；使用第一對和第二對引腳來承載差分信號，其中第二對引腳的第三引腳具有第一極性並且第二對引腳的第四引腳具有第二極性；將第三引腳的第一末端定位於第四引腳的一側並且將第二末端定位於第四引腳的另一側；以及將第一對和第二對引腳的第二末端連接到N個相鄰的焊墊。
在其他特徵中，所述方法包含使用N根結合線將第一對和第二對引腳的第二末端連接起來。第三引腳與第四引腳交叉。第四引腳是分段的並且包含第一段和第二段以及在第三引腳上方連接第一段和第二段的結合線。第三引腳的第二末端位於第二引腳和第四引腳的第二末端之間。
在其他特徵中，第四引腳的第二末端位於第三引腳和第二引腳的第二末端之間。第三引腳包含第一部分、第二部分和連接第一部分和第二部分的中間部分。第一部分與第四引腳的第一段共線並且第二部分與第二段共線。引腳框架的第一對和第二對引腳承載高速差分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，所述方法包含將第一對和第二對引腳的第二末端與積體電路晶粒至少隔開有第一距離，並且引腳框架進一步包含與積體電路晶粒隔開有第二距離的第五和第六引腳，其中所述第一距離比所述第二距離大。
在其他特徵中，所述方法包含提供第五和第六引腳並且在積 體電路晶粒上提供第五和第六焊墊；以及使用第五和第六結合線來將第五和第六引腳連接到第五和第六焊墊，其中N根結合線具有第一長度並且第五和第六結合線具有比第一長度短的第二長度。
在其他特徵中，所述方法包含使用第五和第六引腳來承載具有第一速度的信號；以及使用第一對和第二對引腳來承載具有比第一速度高的第二速度的信號。積體電路晶粒包括與N個焊墊相連的串列器/並行器(SERDES)模組。積體電路晶粒實現遵從乙太網並且以大於每秒十億位元的速度進行操作的網路介面。
在其他特徵中，N根結合線中的至少一根包含在第一對和第二對引腳之一和積體電路晶粒的N個焊墊中的一個之間堆疊連接的第一和第二結合線。
積體電路封裝包含積體電路晶粒，積體電路晶粒包含N個相鄰的焊墊，其中N是大於三的整數。基板包含第一對走線和第二對走線，其中第一對走線包括第一和第二走線，第二對走線包括第三和第四走線。第一、第二、第三和第四走線包括與積體電路晶粒隔開的第一末端和與積體電路晶粒相鄰的第二末端。第一對和第二對走線承載差分信號。第二對走線的第三走線具有第一極性並且第二對走線的第四走線具有第二極性。第三走線的第一末端位於第四走線的一側並且第二末端位於第四走線的另一側。N個連接裝置獨立地將第二末端連接到N個焊墊。
在其他特徵中，N個連接裝置包含將第二末端連接到N個焊墊的N根結合線。第三走線與第四走線交叉。第四走線是分段的。第四走線包含第一段和第二段、穿過基板與第一段相連的第一通孔、穿過基板與第二段相連的第二通孔以及在基板另一側與第一和第二通孔相連的走線。第三走線的第二末端位於第四走線和第二走線的第二末端之間。
在其他特徵中，第四走線的第二末端位於第三走線和第二走線的第二末端之間。第三走線包含第一部分、第二部分和連接第一部分和第二部分的中間交叉部分。第一部分與第一段共線並且第二部分與第二段共線。基板的第一對和第二對走線承載高速差 分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。第一對和第二對走線的第二末端與積體電路晶粒至少隔開有第一距離，並且基板其中進一步包含與積體電路晶粒隔開有第二距離的第五和第六走線，其中所述第一距離比所述第二距離大。第五和第六結合線將第五和第六走線連接到第五和第六焊墊。N根結合線具有第一長度並且第五和第六結合線具有比第一長度短的第二長度。
在其他特徵中，第五和第六走線承載具有第一速度的信號，並且其中第一對和第二對走線承載具有比第一速度高的第二速度的信號。串列器/並行器(RESDES)模組與N個焊墊相連。網路介面包含積體電路封裝。網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。N根結合線中的至少一根包含在第一、第二、第三和第四走線中的至少一個與積體電路晶粒的N個焊墊中的至少一個之間堆疊連接的第一和第二結合線。
在其他特徵中，基板包括第一導電平面。第四走線包含第一和第二走線段、穿過基板到第一導電平面並且與第一段連接的第一通孔、穿過基板到第一導電平面並且與第二段相連的第二通孔以及與第一導電平面共面且隔離並且與第一和第二通孔相連的跳線。第一導電平面包括接地平面、信號平面和電源平面中的一個。
提供積體電路封裝的方法包含：在積體電路晶粒上提供N個相鄰的焊墊，其中N是大於三的整數；提供包含第一對走線和第二對走線的基板，其中第一對走線包括第一和第二走線，第二對走線包括第三和第四走線。第一、第二、第三和第四走線包括與積體電路晶粒隔開的第一末端和與積體電路晶粒相鄰的第二末端。第一對和第二對走線承載差分信號。第二對走線的第三走線具有第一極性並且第二對走線的第四走線具有第二極性。第三走線的第一末端位於第四走線的一側並且第二末端位於第四走線的另一側。所述方法包含獨立地將第二末端連接到N個焊墊。
在其他特徵中，所述方法包含使用N根結合線來將第二末端連接到N個焊墊。第三走線與第四走線交叉。第四走線是分段的。第四走線包含第一段和第二段、穿過基板並且與第一段相連的第 一通孔、穿過基板並且與第二段相連的第二通孔以及在基板另一側與第一和第二通孔相連的走線。
在其他特徵中，第三走線的第二末端位於第四走線和第二走線的第二末端之間。第四走線的第二末端位於第三走線和第二走線的第二末端之間。第三走線包含第一部分、第二部分以及連接第一部分和第二部分的中間交叉部分。第一部分與第一段共線並且第二部分與第二段共線。基板的第一對和第二對走線承載高速差分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。
在其他特徵中，所述方法包含將第一對和第二對走線的第二末端與積體電路晶粒至少隔開有第一距離；並且提供與積體電路晶粒隔開有第二距離的第五和第六走線，其中所述第一距離比所述第二距離大。
在其他特徵中，所述方法包含：提供第五和第六走線；在積體電路晶粒上提供第五和第六焊墊；使用第五和第六結合線將第五和第六走線連接到第五和第六焊墊，其中N根結合線具有第一長度並且第五和第六結合線具有比第一長度短的第二長度。
在其他特徵中，所述方法包含使用第五和第六走線來承載具有第一速度的信號；以及使用第一對和第二對走線來承載具有比第一速度高的第二速度的信號。所述方法包含將串列器/並行器(SERDES)模組連接到N個焊墊。
在其他特徵中，所述方法包含在積體電路晶粒上實現網路介面，網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。N根結合線中的至少一根包含在第一、第二、第三和第四走線中的至少一個和積體電路晶粒的N個焊墊中的至少一個之間堆疊連接的第一和第二結合線。基板包括第一導電平面，並且其中第四走線包含第一和第二走線段、穿過基板到第一導電平面並且與第一段連接的第一通孔、穿過基板到第一導電平面並且與第二段連接的第二通孔以及與第一導電平面共面且隔離並且與第一和第二通孔連接的跳線。第一導電平面包括接地平面、信號平面和電源平面中的一個。
積體電路封裝包含積體電路晶粒，積體電路晶粒包含N個焊墊，其中N是大於一的整數。引腳框架包含N個相鄰的引腳。N個連接裝置獨立地將N個引腳分別連接到N個焊墊。第一材料包含絕緣層和導電層，其中絕緣層被粘合地設置在引腳框架的N個引腳上。
在其他特徵中，N個連接裝置包含N根結合線。第一材料包含多個隔開的穿孔。封裝材料與積體電路晶粒、第一材料、引腳框架和N根結合線接觸。N個引腳包含第一、第二、第三和第四引腳。第一和第二引腳以及第三和第四引腳隔開有第一距離，並且第二和第三引腳隔開有與第一距離不同的第二距離。引腳框架的第一和第二引腳以及第三和第四引腳承載高速差分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。引腳框架進一步包含與第四引腳隔開有第三距離的第五引腳。所述第三距離與所述第一距離和第二距離不同。第六引腳與第五引腳隔開有第四距離。所述第四距離與所述第一距離不同。第五和第六引腳承載控制信號。
在其他特徵中，串列器/並行器(SERDES)模組與第一、第二、第三和第四焊墊相連。N個焊墊包括第一、第二、第三和第四焊墊，並且其中積體電路晶粒的第一和第二焊墊與SERDES模組的差分發送信號相關聯，並且積體電路晶粒的第三和第四焊墊與SERDES模組的差分接收信號相關聯。網路介面包含積體電路封裝。網路介面是遵從乙太網的並且以大於每秒十億位元的速度進行操作。所述第一距離比所述第二距離小。
在其他特徵中，第五引腳位於第二和第三引腳之間並且與參考電壓相連。第一材料包含導電帶。
在其他特徵中，N個相鄰的引腳包含第一對引腳和第二對引腳，其中第一對引腳包含第一和第二引腳，第二對引腳包含第三和第四引腳，其中第一、第二、第三和第四引腳包括與積體電路晶粒隔開的第一末端和與積體電路晶粒相鄰的第二末端。第一對和第二對引腳承載差分信號。第二對引腳的第三引腳具有第一極性並且第二對引腳的第四引腳具有第二極性。第三引腳的第一末 端位於第四引腳的一側並且第二末端位於第四引腳的另一側。
用於提供積體電路封裝的方法包含：提供包含N個焊墊的積體電路晶粒，其中N是大於一的整數；提供包含N個相鄰引腳的引腳框架；將N個引腳分別單獨連接到N個焊墊；以及在引腳框架的N個引腳上粘合地設置包含導電層和絕緣層的第一材料。
在其他特徵中，所述的單獨連接包含使用N根結合線。第一材料包含多個隔開的穿孔。所述方法包含在封裝材料中封裝積體電路晶粒、第一材料、引腳框架和N根結合線。N個引腳包含第一、第二、第三和第四引腳。
在其他特徵中，所述方法包含將第一和第二引腳以及第三和第四引腳隔開有第一距離；並且將第二和第三引腳隔開有不同於第一距離的第二距離。所述方法包含使用引腳框架的第一和第二引腳以及第三和第四引腳來承載高速差分信號。高速差分信號具有大於或等於每秒十億位元(Gb/s)的頻率。引腳框架進一步包含第五引腳並且其中進一步包含將第五引腳與第四引腳隔開有第三距離。第三距離與第一和第二距離是不同的。
在其他特徵中，所述方法包含提供第六引腳；並且將第六引腳與第五引腳隔開有第四距離，其中所述第四距離與第一距離是不同的。所述方法包含使用第五和第六引腳來承載控制信號。所述方法包含將串列器/並行器(SERDES)模組耦合到第一、第二、第三和第四焊墊。
在其他特徵中，N個焊墊包括第一、第二、第三和第四焊墊，並且所述方法包含將積體電路晶粒的第一和第二焊墊與SERDES模組的差分發送信號相關聯；並且將積體電路晶粒的第三和第四焊墊與SERDES模組的差分接收信號相關聯。所述方法包含使用積體電路封裝來實現網路介面。網路介面是遵從乙太網的並且其中進一步包含以大於每秒十億位元的速度對網路介面進行操作。
在其他特徵中，所述第一距離比所述第二距離小。所述方法包含將第五引腳定位於第二和第三引腳之間並且將所述第五引腳與參考電位連接起來。第一材料包含導電帶。
本發明可應用於的更廣的範圍將從下文中提供的詳細描述中 變得清楚。應該瞭解雖然詳細的描述和具體的示例指示了本發明的優選實施例，但是其只是作為說明的目的而不是要限制本發明的範圍。
優選實施例的下列描述實質上僅是示例性的，並沒有想要限制本發明、本發明的應用或者使用。為了清楚的目的，將在圖中使用相同的標號來標識相似的元件。
本發明降低了以高速進行操作的差分線的對耦合。現在參照圖4，根據本發明的一種實現方式，差分信號對通過引腳框架的引腳和結合線連接到IC的焊墊。引腳框架100包含引腳104的一個或多個組引腳102，引腳104包括第一對引腳104-1A和104-1B以及第二對引腳104-2A和104-2B(共同稱為引腳104)。引腳104-1A位於與引腳104-1B相鄰處，引腳104-1B位於與引腳104-2A相鄰處，並且引腳104-2A位於與引腳104-2B相鄰處。
分別地，引腳104-1A承載具有第一極性的信號，引腳104-1B承載具有第二極性的信號，引腳104-2A承載具有第二極性的信號，並且引腳104-2B承載具有第一極性的信號。引腳104中靠近IC 110的部分一般是相互平行的。引腳104中的至少一個引腳(例如引腳104-2B)的末端109比引腳104的其他引腳延伸得更長。所述的至少一個引腳104-2B還沿著朝向相鄰引腳(例如引腳104-2A)的方向延伸。在一些實現方式中，所述的至少一個引腳104-2B延伸成平行的路徑111，如圖4所示，路徑111由相鄰的引腳104-2A定義。在一些實現方式中，至少一個引腳104-2B具有大體上是“L”形的構造。
結合線114-1A、114-1B，114-2A和114-2B分別將引腳104-1A、104-1B、104-2A和104-2B連接到焊墊116-1A、116-1B、116-2B和116-2A。因此，焊墊116-1A、116-1B、116-2A和116-2B現在分別連接到第一極性、第二極性、第一極性和第二極性。換言之，結合線114-2A和114-2B的方位相對於引腳104-2A和104-2B的方位發生了翻轉。由於如圖4所示的封裝設置的結果， 對之間的耦合由於部分的抵消而降低了。引腳框架可能包括與圖4中用虛線表示的那些相似的一組或多組引腳。
現在參照圖5，當耦合降低時，由於引腳框架的引腳通常比結合線長，所以耦合抵消是不完全的。為了提高抵消，根據本發明的一些實現方式的封裝使用高速引腳，這些高速引腳比承載更低速信號(例如，但不限於，控制和/或狀態信號)的引腳短。引腳框架150可能包括一組或多組高速引腳102-1和102-2以及一組或多組低速引腳152。高速引腳102-1和102-2具有末端156-1和156-2，末端156-1和156-2與IC 110至少隔開有距離H，而低速引腳152與IC 110隔開有距離L，其中H>L。低速引腳152包括連接到焊墊156-A和156-B的引腳154-A和154-B。低速引腳152比高速引腳102-1和102-2延伸得更長。更短的高速引腳102-1和102-2趨於提高耦合抵消。低速引腳152更長並且需要更短的結合線，這趨於降低結合線的成本。
現在參照圖6A和6B，差分信號對由引腳框架的引腳和兩個或更多個堆疊的(stacked)結合線連接到IC的焊墊。引腳框架200包含一組引腳202，該組引腳202包括第一對引腳204-1A和204-1B以及第二對引腳204-2A和204-2B(共同稱為引腳204)。引腳204-1A位於與引腳204-1B相鄰處，引腳204-1B位於與引腳204-2A相鄰處，並且引腳204-2A位於與引腳204-2B相鄰處。
分別地，引腳204-1A承載具有第一極性的信號，引腳204-1B承載具有第二極性的信號，引腳204-2A承載具有第二極性的信號，並且引腳204-2B承載具有第一極性的信號。引腳204中靠近IC 210的末端部分一般是相互平行的。引腳204中的至少一個引腳(例如引腳204-2B)比引腳204的其他引腳延伸得更長。所述的至少一個引腳204也沿著朝向相鄰引腳(例如引腳204-2A)的方向延伸。在一些實現方式中，所述的至少一個引腳204延伸成平行的路徑，如圖6A所示，該路徑由相鄰的引腳204定義。可以使用另外的高速引腳和/或低速引腳組。
結合線214-1A1和214-1A2、214-1B1、214-1B2、214-2A1、214-2A2以及214-2B1和214-2B2(共同稱為結合線214)分別將 引腳204-1A、204-1B、204-2A和204-2B連接到焊墊216-1A1和216-1A2、216-1B1和216-1B2、216-2A1和216-2A2以及216-2B1和216-2B2。因此，焊墊216-1A1和216-1A2、216-1B1和216-1B2、216-2A1和216-2A2，以及216-2B1和216-2B2(共同稱為焊墊216)現在分別連接到第一極性、第二極性、第一極性和第二極性。結合線214的末端可能以隔開的和/或重疊關係附接到引腳204。焊墊216可由外部和/或內部通孔(via)和/或走線(trace)230連接在一起。
堆疊的結合線214的好處包含增加的結合線電容。堆疊的結合線214之間的結合線耦合增加了。每單位長度的結合線電容與單元長度的引腳框架電容更加接近。堆疊的結合線214的每結合線單元長度還具有更低的電感。在正負管腳(pin)之間的信號管腳對還具有更低的淨傳輸線阻抗。由於堆疊的結合線更高的匹配特性，引腳框架還具有更高的耦合抵消。
現在參照圖7，積體電路晶粒300包括串列器/並行器(SERDES)模組301，該串列器/並行器模組301根據本發明接收差分收發對上的信號。在一些實現方式中，SERDES模組301的高速差分對以大於或等於1Gb/s的速度進行操作。
現在參照圖8，根據本發明網路介面IC 350包括使用高速封裝的差分對。在一些實現方式中，網路介面的高速差分對以大於或等於1Gb/s的速度進行操作。在一些實現方式中，網路介面的高速差分對以大於或等於10Gb/s的速度進行操作。在一些實現方式中，網路介面包含實體層設備(PHY)。在其他的實現方式中，網路介面包含媒體存取控制器(MAC)。在其他的實現方式中，網路介面遵從1Gb/s和10Gb/s乙太網協定。
現在參照圖9A-9G，示出了本發明的各種示例性的實現方式。現在參照圖9A，本發明可以在硬碟驅動器400中實現。本發明可實現信號處理電路和控制電路中的任一個或兩者，所述信號處理和/或控制電路402在圖9A中被一般性地標識出來。在一些實現方式中，硬碟驅動器400中的信號處理和/或控制電路402和/或其他電路(沒有示出)可處理資料、執行編碼和/或加密、執行 計算以及/或者格式化輸出到磁性儲存介質406並且/或者從磁性儲存介質406接收的資料。
硬碟驅動器400可能通過一個或多個有線或無線通信鏈路408與主機設備(沒有示出)進行通信，主機設備例如是電腦、移動計算設備(例如個人數位助理、行動電話、媒體或MP3播放器等等)以及/或者其他設備。硬碟驅動器400可能被連接到記憶體409例如隨機存取記憶體(RAM)、低延遲非揮發性記憶體例如快閃記憶體、唯讀記憶體(ROM)和/或其他合適的電子資料儲存裝置。
現在參照圖9B，本發明可以在DVD光碟裝置410中實現。本發明可實現DVD光碟裝置410的信號處理電路和控制電路中的任一個或兩者以及/或者大容量資料儲存裝置，所述信號處理和/或控制電路412在圖9B中被一般性地標識出來。DVD光碟裝置410中的信號處理和/或控制電路412和/或其他電路(沒有示出)可能處理資料、執行編碼和/或加密、執行計算以及/或者格式化從光學儲存介質416讀取並且/或者寫入到光學儲存介質416的資料。在一些實現方式中，DVD光碟裝置410中的信號處理和/或控制電路412和/或其他電路(沒有示出)還可以執行其他功能，例如編碼和/或解碼和/或任何其他與DVD光碟裝置相關聯的信號處理功能。
DVD光碟裝置410可能通過一個或多個有線或無線通信鏈路417與輸出設備(沒有示出)進行通信，輸出設備例如是電腦、電視機或其他設備。DVD光碟裝置410可能與以非揮發性方式儲存資料的大容量資料儲存裝置418進行通信。大容量資料儲存裝置418可能包括硬碟驅動器。硬碟驅動器可能具有如圖9A所示的配置。硬碟驅動器可能是包括一個或多個碟片(platter)的小型硬碟驅動器，這些碟片具有大約比1.8〞小的直徑。DVD光碟裝置410可能被連接到記憶體419例如RAM、ROM、低延遲非揮發性記憶體例如快閃記憶體和/或其他合適的電子資料儲存裝置。
現在參照圖9C，本發明可以在高清晰度電視(HDTV)420中實現。本發明可實現高清晰度電視420的信號處理電路和控制 電路中的任一個或兩者，WLAN介面以及/或者大容量資料儲存裝置，所述信號處理和/或控制電路422在圖9C被一般性地標識出來。高清晰度電視420以有線或者無線的格式接收高清晰度電視輸入信號並且為顯示器426生成高清晰度電視輸出信號。在一些實現方式中，高清晰度電視420的信號處理電路和/或控制電路422和/或其他電路(沒有示出)可能處理資料、執行編碼和/或加密、執行計算、格式化資料以及/或者執行可能需要的任何其他類型的高清晰度電視處理。
高清晰度電視420可能與以非揮發性方式儲存資料的大容量資料儲存裝置427進行通信，大容量資料儲存裝置427例如是光和/或磁性儲存裝置。至少一個硬碟驅動器可能具有如圖9A所示的配置並且/或者至少一個DVD光碟裝置可能具有如圖9B所示的配置。硬碟驅動器可能是包括一個或多個碟片的小型硬碟驅動器，這些碟片具有大約比1.8〞小的直徑。高清晰度電視420可能被連接到記憶體428例如RAM、ROM、低延遲非揮發性記憶體例如快閃記憶體和/或其他合適的電子資料儲存裝置。高清晰度電視420可能還支援通過WLAN網路介面429與WLAN連接。
現在參照圖9D，本發明實現車輛430的控制系統、該車輛控制系統的WLAN介面和/或大容量資料儲存裝置。在一些實現方式中，本發明實現動力傳動(powertrain)控制系統432，動力傳動控制系統432從一個或多個感測器接收輸入並且/或者產生一個或多個輸出控制信號，感測器例如是溫度感測器、壓力感測器、轉動感測器、氣流感測器和/或其他合適的感測器，輸出控制信號例如是引擎操作參數、傳送操作參數和/或其他控制信號。
本發明可能還在車輛430的其他控制系統440中實現。控制系統440可能同樣從輸入感測器442接收信號並且/或者將控制信號輸出到一個或多個輸出裝置444。在一些實現方式中，控制系統440可能是防鎖刹車系統(ABS)、導航系統、資訊通訊系統(telematics system)、車輛資訊通訊系統、車道偏離系統、適應性巡航控制系統、車輛娛樂系統例如身歷聲系統、DVD光碟裝置、壓縮唱片等等中的部分。還考慮到了其他的實現方式。
動力傳動控制系統432可能與以非揮發性方式儲存資料的大容量資料儲存裝置446進行通信。大容量資料儲存裝置446可能包括光和/或磁性儲存裝置，例如，硬碟驅動器和/或DVD光碟裝置。至少一個硬碟驅動器可能具有如圖9A所示的配置並且/或者至少一個DVD光碟裝置可能具有如圖9B所示的配置。硬碟驅動器可能是包括一個或多個碟片的小型硬碟驅動器，這些碟片具有大約比1.8〞小的直徑。動力傳動控制系統432可能被連接到記憶體447例如RAM、ROM、低延遲非揮發性記憶體例如快閃記憶體和/或其他合適的電子資料儲存裝置。動力傳動控制系統432可能還支援通過WLAN網路介面448與WLAN連接。控制系統440可能還包括大容量資料儲存裝置，記憶體和/或WLAN介面(所有的都沒示出)。
現在參照圖9E，本發明可以在可包括行動天線451的行動電話450中實現。本發明可實現行動電話450的信號處理電路和控制電路中的任一個或兩者，WLAN介面和/或大容量資料儲存裝置，所述信號處理和/或控制電路452在圖9E中被一般性地標識出來。在一些實現方式中，行動電話450包括麥克風456、音頻輸出458例如揚聲器和/或音頻輸出插孔、顯示器460和/或輸入裝置462，輸入裝置462例如是鍵盤(keypad)、點選裝置(pointing device)、聲音致動裝置(voice actuation)和/或其他輸入裝置。行動電話450中的信號處理和/或控制電路452和/或其他電路(沒有示出)可能處理資料、執行編碼和/或加密、執行計算、格式化資料以及/或者執行其他行動電話功能。
行動電話450可能與以非揮發性方式儲存資料的大容量資料儲存裝置464進行通信，大容量資料儲存裝置464例如是光和/或磁性儲存裝置，例如硬碟驅動器和/或DVD光碟裝置。至少一個硬碟驅動器可能具有如圖9A所示的配置並且/或者至少一個DVD光碟裝置可能具有如圖9B所示的配置。硬碟驅動器可能是包括一個或多個碟片的小型硬碟驅動器，這些碟片具有大約比1.8〞小的直徑。行動電話450可能被連接到記憶體466例如RAM、ROM、低延遲非揮發性記憶體例如快閃記憶體和/或其他合適的電子資料 儲存裝置。行動電話450還可能支援通過WLAN網路介面468與WLAN連接。
現在參照圖9F，本發明可以在機頂盒480中實現。本發明可實現機頂盒480的信號處理電路和控制電路中的任一個或兩者，WLAN介面和/或大容量資料儲存裝置，所述信號處理和/或控制電路484在圖9F被一般性地標識出來。機頂盒480從源(source)例如寬帶源接收信號並且輸出適合顯示器488的標準和/或高清晰度音頻/視頻信號，顯示器488例如是電視機和/或監視器和/或其他視頻和/或音頻輸出裝置。機頂盒480的信號處理和/或控制電路484和/或其他電路(沒有示出)可能處理資料、執行編碼和/或加密、執行計算、格式化資料以及/或者執行任何其他機頂盒功能。
機頂盒480可能與以非揮發性方式儲存資料的大容量資料儲存裝置490進行通信。大容量資料儲存裝置490可能包括光和/或磁性儲存裝置例如硬碟驅動器和/或DVD光碟裝置。至少一個硬碟驅動器可能具有如圖9A所示的配置並且/或者至少一個DVD光碟裝置可能具有如圖9B所示的配置。硬碟驅動器可能是包括一個或多個碟片的小型硬碟驅動器，這些碟片具有大約比1.8〞小的直徑。機頂盒480可能被連接到記憶體494例如RAM、ROM、低延遲非揮發性記憶體例如快閃記憶體和/或其他合適的電子資料儲存裝置。機頂盒480也可能支援通過WLAN網路介面496與WLAN連接。
現在參照圖9G，本發明可以在媒體播放器500中實現。本發明可實現媒體播放器500的信號處理電路和控制電路中的任一個或兩者，WLAN介面和/或大容量資料儲存裝置，所述信號處理和/或控制電路504在圖9G中被一般性地標識出來。在一些實現方式中，媒體播放器500包括顯示器507和/或用戶輸入裝置508例如鍵盤、觸模盤(touchpad)等等。在一些實現方式中，媒體播放器500可能使用圖形用戶介面(GUI)，圖形用戶介面通常通過顯示器507和/或用戶輸入裝置508來使用功能表、下拉功能表、圖示和/或點擊(point-and-click)介面。媒體播放器500還包括音頻輸出509例如揚聲器和/或音頻輸出插孔。媒體播放器500的信號 處理和/或控制電路504和/或其他電路(沒有示出)可能處理資料、執行編碼和/或加密、執行計算、格式化資料以及/或者執行任何其他媒體播放器功能。
媒體播放器500可能與以非揮發性方式儲存諸如壓縮的音頻和/或視頻內容之類的資料的大容量資料儲存裝置510進行通信。在一些實現方式中，壓縮的音頻文件包括遵從MP3格式或其他合適的壓縮音頻和/或視頻格式的文件。大容量資料儲存裝置可能包括光和/或磁性儲存裝置例如硬碟驅動器和/或DVD光碟裝置。至少一個硬碟驅動器可能具有如圖9A所示的配置並且/或者至少一個DVD光碟裝置可能具有如圖9B所示的配置。硬碟驅動器可能是包括一個或多個碟片的小型硬碟驅動器，這些碟片具有大約比1.8〞小的直徑。媒體播放器500可能被連接到記憶體514例如RAM、ROM、低延遲非揮發性記憶體例如快閃記憶體和/或其他合適的電子資料儲存裝置。媒體播放器500還可能支援通過WLAN網路介面516與WLAN連接。還考慮到了除上述那些之外的其他實現方式。
現在參照圖10A，示出了包括積體電路晶粒611和具有不規則隔開有引腳的引腳框架612的封裝。引腳框架612包含一組或多組引腳，這些引腳包括引腳620-1、620-2、620-3和620-4，以及第一對引腳620-5A和620-5B以及第二對引腳620-6A和620-6B(共同稱為引腳620)。
結合線616-1、616-2、616-3、616-4、616-5A和616-5B以及616-6A和616-6B分別將引腳620-1、620-2、620-3、620-4、620-5A和620-5B以及620-6A和620-6B連接到焊墊614-1、614-2、614-3、614-4、614-5A和614-5B以及614-6A和614-6B。
引腳620-1、620-2、620-3和620-4可能是控制引腳，控制引腳以比高速進行操作的引腳620-5A和620-5B以及620-6A和620-6B低的速度進行操作。引腳620-5A和620-5B以及620-6A和620-6B可能承載差分信號。低速引腳之間的間距可能等於d1。一對高速引腳中引腳之間的間距可能等於d4。低速引腳和高速引腳之間的間距可能是d2。高速引腳對之間的間距可能是d3。間距 d1、d2、d3和d4可能是不規則的，以增加或減少耦合。例如，間距d4可能比間距d3小。間距d4可能比間距d1小。
現在參照圖10B，示出了包括具有不規則隔開有引腳和接地引腳的引腳框架的封裝。引腳640位於高速引腳對之間並且被連接到參考電壓例如地來減少耦合。引腳640可能或者可能沒有被連接到積體電路晶粒。可以理解到，圖10A和10B中的引腳框架可能包含交叉以及其他上述的屬性。
現在參照圖11A-11C，用於積體電路晶粒611的封裝包括引腳框架612。導電帶(conductive tape)650被應用於引腳框架612的引腳620的至少一側。例如，導電帶可能被連接到引腳的上側、引腳的下側或者引腳的上側和下側兩者。導電帶還可被應用於一些引腳而非其他引腳。導電帶650包括內部絕緣粘合層654和外部導電層656。絕緣層654防止將引腳短路。絕緣粘合層654連接到引腳620。在圖11C中，導電帶650可能包括隔開的穿孔660以允許封裝材料在生產期間通過穿孔660流動，這增加了強度。導電層656提供傳導磁通量的接地平面，這樣減少了耦合。
現在參照圖12A-12D，示出了各種交叉配置。在圖12A和圖12B中，交叉730包括第一引腳732-A，引腳732-A包括通過結合線734連接的第一部分732-A1和第二部分732-A2。第二引腳732-B包括第一部分732-B1、中間部分732-B2和第二部分732-B3。第一部分732-B1與第二部分732-A2共線。第二部分732-B3與第一部分732-A1共線。中間部分732-B2相對於第一和第二部分732-B1和732-B3是傾斜的。中間部分732-B2還可能是彎曲的。
在圖12C中，交叉750包括第一引腳752-A，引腳752-A包括通過結合線740連接的第一部分752-A1和第二部分752-A2。第二引腳752-B具有第一部分752-B1、中間部分752-B2和第二部分752-B3。第一部分752-B1與第二部分752-A2共線。第二部分752-B3與第一部分752-A1共線。中間部分752-B2與第一和第二平直部分752-B1和752-B3成直角。中間部分可能還具有其他適合的形狀。
在圖12D中，一對引腳760包括第一和第二引腳762-A和762-B，第一和第二引腳762-A和762-B都具有第一部分762-A1和762-B1、中間部分762-A2和762-B2和第二部分762-A3和762-B3。至少一個引腳的中間部分是沿與包含引腳的平面垂直的方向彎曲的，以提供另一引腳從上方或下方通過的空間。中間部分762-A2向上彎曲然後向下返回，以為平面的中間部762-B2提供空間。還想到了用於進行交叉的其他變體。
現在參照圖13A和圖13B，示出了各種封裝技術。在圖13A中，示出了包括球柵面陣列(BGA)基板的積體電路封裝800的側面視圖。封裝800包括積體電路晶粒801。封裝材料可以用來保護封裝800的一個或多個元件。可以用諸如結合線、覆晶(flip chip)以及/或者卷帶自動結合(Tape Automated Bonding，TAB)之類的互連802將積體電路晶粒801連接到球柵面陣列(BGA)基板804。球柵面陣列基板804上的焊錫凸塊(solder bump)806與印刷電路板812或者其他基板或安裝表面的安裝焊墊810對準。在圖13B中，積體電路封裝815包括附接到基板804上的覆晶晶片或積體電路晶粒816。基板804可能包括與覆晶晶片816的焊錫凸塊817對準的安裝焊墊818。
現在參照圖13C，示出了一種示例性的球柵面陣列封裝830更詳細的橫截面視圖。球柵面陣列基板834包括銅圖案層835，銅圖案層835定義基板核心840的一側或兩側的走線、通孔和安裝焊墊。結合線854可被用來將一個或多個走線或安裝焊墊849連接到積體電路晶粒848上的安裝焊墊850。通孔837提供到球柵面陣列基板834另一側的連接。球柵面陣列基板的下表面上的安裝焊墊853由銅圖案層來定義並且接納焊錫凸塊844。具有焊錫掩模板855的掩模層838可能被應用於銅層836。根據本發明交叉或者跳線與球柵面陣列基板結合，這將在下面描述。
現在參照圖14A，示出了說明用於高速走線874、876和878的球柵面陣列跳線870的平面視圖。走線874包含第一部分874-1、第二部分874-2和第三部分874-3(共同稱為走線874)。走線876和878通過通孔880和882被連接到球柵面陣列基板834 的另一側。球柵面陣列基板834對面表面上的交叉走線883將通孔880和882連接起來。可通過在球柵面陣列基板的底面上加入組合層(buildup layer)而創建交叉走線883。可以理解到，如上所述，交叉走線可能具有其他形狀和/或構造。
現在參照圖14B，示出了說明具有襯底908的球柵面陣列跳線870的簡化橫截面視圖。通孔880和882在通孔910處共同標識出來。通孔910在走線876和878(在走線904處共同標識出來)與走線或跳線883之間提供連接。
現在參照圖15A-15C，示出了說明可替換的球柵面陣列基板930的簡化橫截面視圖。交叉走線(例如圖14A所示的那些)形成於互連和走線平面(I&TP)934中。在圖15A中，球柵面陣列基板930包括互連和走線平面934、電源平面(PP)938和接地平面(GP)942。基板核心材料946和/或其他絕緣層可能位於互連和走線平面934、電源平面938和接地平面942之間。在圖15A中，通孔(V)950提供到交叉跳線或走線(J)954的連接，交叉跳線或走線954與接地平面層942共面但是隔離。走線954與接地平面層942的其餘部分隔離。可以理解到，在圖15A中示出和描述的結構消除了對圖14A中的組合層或走線883的需求。
在圖15B中，通孔960提供到交叉跳線或走線964的連接，交叉跳線或走線964與電源平面層938共面但是隔離。走線964與電源平面層的其餘部分隔離。在圖15C中，在電源平面938中示出了跳線或走線964。基板核心材料或其他絕緣材料可能被用在970處以使跳線或走線964與電源平面938絕緣。通孔960-1和960-2與跳線或走線964連接。
上面所示出的任何實施例都可能被如圖1和圖2所示的保護材料所包裹。本領域的技術人員現在可以從前面的描述中知道本發明的廣泛教導可以以多種形式實現。因此，雖然本發明是連同其具體實例進行描述的，但是本發明的真正範圍不應該那麽有限，因為在研究過附圖、說明書和所附權利要求書之後，其他的修改對於本領域技術人員來說就變得清楚了。
10、10’‧‧‧封裝
12、300、611‧‧‧積體電路晶粒(die)
14、14-1A、14-1B、14-2A、14-2B、14-3A、14-3B、116、116-1A、116-1B、116-2A、116-2B、156-A、156-B、216C、216-1A1、216-1A2、216-1B1、216-1B2、216-2A1、216-2A2、216-2B1、216-2B2、614-1、614-2、614-3、614-4、614-5A、614-5B、614-6A、614-6B‧‧‧焊墊
16、16-1A、16-1B、16-2A、16-2B、16-3A、16-3B、114、114-1A、114-1B、114-2A、114-2B、214、214-1A1、214-1A2、214-1B1、 214-1B2、214-2A1、214-2A2、214-2B1、214-2B2、616、616-1、616-2、616-3、616-4、616-5A、616-5B、616-6A、616-6B‧‧‧結合線
20、20-1A、20-1B、20-2A、20-2B、20-3A、20-3B、102、104、104-1A、104-1B、104-2A、104-2B、154-A、154-B、202、204、204-1A、204-1B、204-2A、204-2B、620、620-1、620-2、620-3、620-4、620-5A、620-5B、620-6A、620-6B、640‧‧‧引腳
24、100、150、200、612‧‧‧引腳框架
25‧‧‧保護材料
50-1、50-2、50-3‧‧‧差分信號
109、156-1、156-2‧‧‧引腳的末端
102、102-1、102-2‧‧‧高速引腳
152‧‧‧低速引腳
230‧‧‧走線
110、210‧‧‧IC
301‧‧‧串列器/並行器(SERDES)模組
350‧‧‧網路介面IC
650‧‧‧導電帶
654‧‧‧內部絕緣粘合層
656‧‧‧外部導電層
660‧‧‧穿孔
400‧‧‧硬碟驅動器
402、412、422、452、484、504‧‧‧信號處理和/或控制電路
406‧‧‧磁性儲存介質
408、417‧‧‧通信鏈路
409、419、428、447、466、494、514‧‧‧記憶體
410‧‧‧DVD光碟裝置
416‧‧‧光學儲存介質
418、427、446、464、490、510‧‧‧大容量資料儲存裝置
426、460、488、507‧‧‧顯示器
429、448、468、496、516‧‧‧WLAN網路介面
430‧‧‧車輛
432‧‧‧動力傳動控制系統
440‧‧‧控制系統
442‧‧‧感測器
444‧‧‧輸出裝置
450‧‧‧行動電話
451‧‧‧行動天線
456‧‧‧麥克風
458、509‧‧‧音頻輸出
462‧‧‧輸入裝置
480‧‧‧機頂盒
500‧‧‧媒體播放器
508‧‧‧用戶輸入裝置
730、750‧‧‧交叉
732-A、732-A1、732-A2、732-B、732-B1、732-B2、732-B3、752-A、752-A1、752-A2、752-B、752-B1、752-B2、752-B3、760、762-A、762-B、762-A1、762-B1、762-A2、762-B2、762-A3、762-B3‧‧‧引腳
734、740、854‧‧‧結合線
800、815‧‧‧積體電路封裝
801、816、848‧‧‧積體電路晶粒
802‧‧‧互連
804‧‧‧球柵面陣列基板
806、817、844‧‧‧焊錫凸塊
810、818、849、850、853‧‧‧安裝焊墊
812‧‧‧印刷電路板
830‧‧‧球柵面陣列封裝
830‧‧‧球柵面陣列封裝
834‧‧‧球柵面陣列基板
835‧‧‧銅圖案層
837‧‧‧通孔
838‧‧‧掩模層
840‧‧‧基板核心
836‧‧‧銅層
855‧‧‧焊錫掩模板
870‧‧‧球柵面陣列跳線
847、874-1、874-2、874-3、876、878‧‧‧高速走線
880、882、910、950、960、960-1、960-2‧‧‧通孔
883‧‧‧交叉走線
904、954、964‧‧‧走線
908‧‧‧襯底
930‧‧‧球柵面陣列基板
934‧‧‧互連和走線平面
938‧‧‧電源平面
942‧‧‧接地平面
946‧‧‧基板核心材料
圖1是根據現有技術的第一示例性封裝、IC、結合線和引腳框架的引腳的側面橫截面視圖；圖2是根據現有技術的第二示例性封裝、IC、結合線和引腳框架的引腳的側面橫截面視圖；圖3是根據現有技術通過引腳框架的引腳和結合線連接到IC焊墊的差分信號對的局部平面視圖；圖4是根據本發明的一個實現方式通過引腳框架的引腳和結合線連接到IC焊墊的差分信號對的局部平面視圖；圖5是根據本發明的另一個實現方式通過引腳框架的引腳和結合線連接到IC焊墊的差分信號對的局部平面視圖；圖6A是根據本發明的另一個實現方式通過引腳框架的引腳和堆疊結合線連接到IC焊墊的差分信號對的局部平面視圖；圖6B是圖6A的通過引腳框架的引腳和堆疊結合線連接到IC焊墊的差分信號對的局部側面視圖；圖7說明瞭根據本發明的包括串列器/並行器模組的IC的封裝，其中串列器/並行器模組在差分收發對上接收信號；圖8說明瞭根據本發明的使用高速封裝的網路介面IC的封裝；圖9A說明瞭設置在硬碟驅動器中的本發明；圖9B說明瞭設置在DVD光碟裝置中的本發明；圖9C說明瞭設置在高清晰度電視中的本發明；圖9D說明瞭設置在車輛控制系統中的本發明；圖9E說明瞭設置在行動電話中的本發明；圖9F說明瞭設置在機頂盒中的本發明；圖9G說明瞭設置在媒體播放器中的本發明；圖10A說明瞭包括具有不規則隔開有引腳的引腳框架的封裝；圖10B說明瞭包括具有不規則隔開有引腳和在高速引腳之間具有接地引腳的引腳框架的封裝； 圖11A說明瞭包括具有不規則隔開有引腳和導電帶的引腳框架的封裝，所述導電帶具有連接到引腳的絕緣粘合層；圖11B是圖11A的導電帶的橫截面側面視圖；圖11C是圖11A的導電帶的示出穿孔的局部平面視圖；圖12A-圖12D說明瞭連接引腳的各種方法；圖13A是包括球柵面陣列基板的封裝的側面視圖；圖13B是包括覆晶晶片和球柵面陣列基板的封裝的側面視圖；圖13C是一個示例性球柵面陣列封裝的橫截面視圖；圖14A是說明用於連接到積體電路晶粒的高速走線的球柵面陣列跳線的平面視圖；圖14B是說明球柵面陣列跳線的簡化的橫截面視圖；圖15A是說明使用其接地平面的可替換的球柵面陣列跳線的簡化的橫截面視圖；圖15B是說明使用其電源平面的可替換的球柵面陣列跳線的簡化的橫截面視圖；以及圖15C是說明圖15B的電源平面和球柵面陣列跳線的平面視圖。
100‧‧‧引腳框架
102‧‧‧高速引腳
104-1A、104-1B‧‧‧第一對引腳
104-2A、104-2B‧‧‧第二對引腳
109‧‧‧引腳的末端
110‧‧‧IC
114-1A、114-1B，114-2A、114-2B‧‧‧結合線
116-1A、116-1B、116-2A、116-2B‧‧‧焊墊

Claims (5)

  1. 一種用於積體電路晶粒的引腳框架，包含：第一引腳，所述第一引腳承載具有第一極性的第一差分信號；緊鄰所述第一引腳的第二引腳，所述第二引腳承載具有與所述第一極性相反的第二極性的第二差分信號；緊鄰所述第二引腳的第三引腳，所述第三引腳承載具有所述第二極性的第三差分信號；緊鄰所述第三引腳的第四引腳，所述第四引腳承載具有所述第一極性的第四差分信號，其中所述第四引腳的第一末端延伸超過所述第一、第二和第三引腳中的至少一個，並且沿著朝向由所述第三引腳的方向延伸；以及所述積體電路晶粒，包括第一對差分信號輸入焊墊以及第二對差分信號輸入焊墊，其中，所述第一對差分信號輸入焊墊接收所述第一差分信號以及所述第二差分信號，以及所述第二對差分信號輸入焊墊接收所述第三差分信號以及所述第四差分信號。
  2. 如申請專利範圍第1項所述之用於積體電路晶粒的引腳框架，其中所述第一、第二、第三和第四差分信號具有大於或等於每秒十億位元的頻率。
  3. 如申請專利範圍第1項所述之用於積體電路晶粒的引腳框架，其中所述第一、第二、第三和第四引腳與所述積體電路晶粒至少隔開有第一距離，並且所述引腳框架還包含與所述積體電路晶粒隔開有第二距離的第五和第六引腳，其中所述第一距離比所述第二距離大。
  4. 如申請專利範圍第3項所述之用於積體電路晶粒的引腳框架，其中所述第五和第六引腳承載具有第一速度的信號，並且其中所述第一、第二、第三和第四引腳承載具有比所述第一速度高的第二速度的信號。
  5. 如申請專利範圍第1項所述之用於積體電路晶粒的引腳框架，其中所述第四引腳大體上呈“L”形。
TW095125825A 2005-07-22 2006-07-14 用於高速積體電路之封裝 TWI418012B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US70170105P 2005-07-22 2005-07-22
US72227205P 2005-09-30 2005-09-30
US11/248,985 US20070018292A1 (en) 2005-07-22 2005-10-12 Packaging for high speed integrated circuits
US11/472,904 US7884451B2 (en) 2005-07-22 2006-06-22 Packaging for high speed integrated circuits
US11/472,697 US20070096277A1 (en) 2005-07-22 2006-06-22 Packaging for high speed integrated circuits
US11/472,953 US20070018289A1 (en) 2005-07-22 2006-06-22 Packaging for high speed integrated circuits
US11/473,702 US7638870B2 (en) 2005-07-22 2006-06-23 Packaging for high speed integrated circuits
US11/473,631 US20070018293A1 (en) 2005-07-22 2006-06-23 Packaging for high speed integrated circuits
US11/474,198 US20070018294A1 (en) 2005-07-22 2006-06-23 Packaging for high speed integrated circuits

Publications (2)

Publication Number Publication Date
TW200742027A TW200742027A (en) 2007-11-01
TWI418012B true TWI418012B (zh) 2013-12-01

Family

ID=50158248

Family Applications (3)

Application Number Title Priority Date Filing Date
TW095125822A TW200733827A (en) 2005-07-22 2006-07-14 Packaging for high speed integrated circuits
TW095125824A TW200711074A (en) 2005-07-22 2006-07-14 Packaging for high speed integrated circuits
TW095125825A TWI418012B (zh) 2005-07-22 2006-07-14 用於高速積體電路之封裝

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW095125822A TW200733827A (en) 2005-07-22 2006-07-14 Packaging for high speed integrated circuits
TW095125824A TW200711074A (en) 2005-07-22 2006-07-14 Packaging for high speed integrated circuits

Country Status (1)

Country Link
TW (3) TW200733827A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456939B (zh) * 2012-02-24 2014-10-11 Realtek Semiconductor Corp 支援自動跳線功能的乙太網路通信電路
TWI819960B (zh) * 2023-02-03 2023-10-21 瑞昱半導體股份有限公司 能夠增加干擾源之間的隔離度的積體電路封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
US5646451A (en) * 1995-06-07 1997-07-08 Lucent Technologies Inc. Multifunctional chip wire bonds
US6567413B1 (en) * 2001-05-18 2003-05-20 Network Elements, Inc. Optical networking module including protocol processing and unified software control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
US5646451A (en) * 1995-06-07 1997-07-08 Lucent Technologies Inc. Multifunctional chip wire bonds
US6567413B1 (en) * 2001-05-18 2003-05-20 Network Elements, Inc. Optical networking module including protocol processing and unified software control

Also Published As

Publication number Publication date
TW200733827A (en) 2007-09-01
TW200742027A (en) 2007-11-01
TW200711074A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
US7638870B2 (en) Packaging for high speed integrated circuits
US7675157B2 (en) Thermal enhanced package
US7554203B2 (en) Electronic assembly with stacked IC's using two or more different connection technologies and methods of manufacture
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
TWI390702B (zh) 具有內部佈線匯流排之半導體封裝
US20140239513A1 (en) Enhanced stacked microelectronic assemblies with central contacts
JP2009004723A (ja) 貫通シリコンビアチップスタックパッケージ
KR101717982B1 (ko) 커플링 도전 패턴을 포함하는 반도체 장치
JP4764277B2 (ja) 高速集積回路用のパッケージング
TWI418012B (zh) 用於高速積體電路之封裝
CN108064417A (zh) 具有聚集的绝缘线的封装组合件
JP4580004B2 (ja) 半導体装置
KR20140074621A (ko) 반도체 패키지 및 반도체 패키지의 라우팅 방법
CN111863767A (zh) 具有用于高速单端信号传输的周期性凸块阵列的自均衡和自串扰补偿的3d传输线架构
JP2004063753A (ja) チップオンチップ接続用半導体チップ及びその接続方法