JP2006041224A - 電子装置および電子装置の実装構造 - Google Patents

電子装置および電子装置の実装構造 Download PDF

Info

Publication number
JP2006041224A
JP2006041224A JP2004219693A JP2004219693A JP2006041224A JP 2006041224 A JP2006041224 A JP 2006041224A JP 2004219693 A JP2004219693 A JP 2004219693A JP 2004219693 A JP2004219693 A JP 2004219693A JP 2006041224 A JP2006041224 A JP 2006041224A
Authority
JP
Japan
Prior art keywords
island
mold resin
electronic device
lead terminal
exposed surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004219693A
Other languages
English (en)
Inventor
Shinji Ota
真治 太田
Tatsuya Sugata
達哉 菅田
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004219693A priority Critical patent/JP2006041224A/ja
Publication of JP2006041224A publication Critical patent/JP2006041224A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 リードフレームを用いたQFNパッケージ構造を有する電子装置において、当該電子装置を基板にはんだ接合により実装する場合に、はんだ接続信頼性を向上させる。
【解決手段】 部品20が搭載されるアイランド11と、アイランド11の周囲に位置するリード端子12と、部品20、アイランド11およびリード端子12を封止するモールド樹脂40とを備え、アイランド11およびリード端子12が同一側の面にてモールド樹脂40から露出している電子装置100において、アイランド11におけるモールド樹脂40からの露出面を複数個の分割部11aに区画するとともに、リード端子12におけるモールド樹脂40からの露出面を、当該露出面の外周よりも内側に凹凸を有した形状とする。
【選択図】 図1

Description

本発明は、リードフレームを用いたQFNパッケージ(Quad Flat Non−Leaded Package)構造を有する電子装置およびそのような電子装置を外部基板に実装する電子装置の実装構造に関する。
QFP(Quad Flat Package)の製造設備を利用した小型のリードフレームタイプの樹脂封止型パッケージとしてQFNパッケージ構造を有する電子装置が知られている(たとえば、特許文献1参照)。
このQFNパッケージ構造を有する電子装置は、半導体素子などの部品が搭載されるアイランドと、アイランドの周囲に位置するリード端子と、アイランドおよびリード端子を封止するモールド樹脂とを備え、リード端子がモールド樹脂から露出している構成を有している。
特許第3430976号公報
図10(a)は、従来の一般的なQFNパッケージ構造を有する電子装置900を基板200上にはんだ接合により実装してなる実装構造を示す概略断面図であり、(b)は、(a)中のA部の拡大図である。
この電子装置900においては、アイランド11に部品として半導体素子20が搭載されており、アイランド11の周囲にはリード端子12が配置され、半導体素子20とリード端子12とは、ボンディングワイヤ30により結線され電気的に接続されている。
そして、半導体素子20、アイランド11およびリード端子12はモールド樹脂40により封止されている。ここにおいて、リード端子12の下面はモールド樹脂40の下面から露出しており、電子装置900は、基板200上に搭載され、リード端子12におけるモールド樹脂40からの露出面にて、基板の電極210とはんだ300を介して接合されている。
このようなQFNパッケージ構造を有する電子装置900では、基板200へのはんだ実装は、基板200側の電極210に供給されたはんだ300のみにより行われる。そのため、はんだ接続部の寿命は、はんだ接続部の高さすなわち電子装置900と基板200間の距離d(図10(b)参照)に依存するため、はんだ供給量の少ない場合においては、はんだ接続信頼性が低下する。
さらに、この構造では、図10(b)に示されるように、電子装置900と基板200との熱膨張係数差によって発生するせん断応力Fが、リード端子12とはんだ300との界面にかかることから、当該界面における剥離が発生しやすくなり、さらにはんだ接続信頼性低下の原因となっている。
この対策としては、電子装置900の実装後に電子装置900と基板200との間にアンダーフィル樹脂を充填して形成する方法が有効であるが、この方法ではアンダーフィル樹脂自体とその注入にかかる製造コストが非常に大きい。
そこで、電子装置900のアイランド11の下面(半導体素子20と反対側の面)をモールド樹脂40から露出させ、この露出面をはんだ接続するという対策方法が考案されている。
つまり、アイランドおよびリード端子が同一側の面にてモールド樹脂から露出している構成とし、アイランドおよびリード端子の両露出面にて、基板200とはんだ接合するようにした方法が提案されている。
図11(a)は、そのようなアイランドおよびリード端子を同一側の面にてモールド樹脂から露出させたQFNパッケージ構造を有する電子装置910を基板200上にはんだ接合により実装してなる実装構造を示す概略断面図であり、(b)は、(a)中のB部の拡大図である。
この構造では、面積の大きいアイランド11がはんだ300で接続されているため電子装置910と基板200との熱膨張係数差によるはんだ接続部の変形を小さくでき、そのために、はんだ接続信頼性を向上できるというものである。
また、図11に示されるように、モールド樹脂40の下面に露出したリード端子12の露出部をモールド樹脂40から突出させている。それによれば、はんだ接続部の高さdを確保すると共にリード端子12とはんだ300との界面にかかるせん断応力Fを低減することにより、はんだ接続信頼性を向上することができる。
具体的には、リード端子12の露出部をモールド樹脂40から突出させることにより、せん断応力Fは、図11(b)に示されるように、突出部の根元に集中することから、リード端子12の露出面とはんだ300との界面にかかるせん断応力F’を低減することができる。
しかし、このように、アイランド11の下面をモールド樹脂40から露出させた構造の電子装置910の場合、基板200へのはんだ実装を行うと、装置910が基板200に対して傾いて搭載されるという問題が発生する。
図12(a)は、図11に示される電子装置910が、基板200に対して傾いて搭載された状態を示す実装構造を示す概略断面図であり、(b)は、(a)中のC部の拡大図である。そして、この図12に示されるような電子装置910が傾いた実装状態のものでは、温度サイクル試験によるはんだ接続寿命は短くなる。
これは、図12に示されるように、本来、上記図11に示されるような接続形態になるべきはんだ接続部が傾きにより、高くなった方に位置するはんだ接続部において、はんだ300が高く引き伸ばされて、強度が弱くなるためである。
また、リード端子12の露出部をモールド樹脂40から突出させたとしても、はんだ300が引き延ばされること、図12(b)に示されるように、リード端子12の突出部の側面がはんだ300により覆われず、はんだ300とリード端子12との界面の端部が露出する。
すると、図12(b)に示されるように、電子装置910と基板200との熱膨張係数差によるせん断応力Fが、強度の低いリード端子12とはんだ300との界面にかかるため、はんだ接続信頼性が低下する。
ちなみに、上述したはんだの剥離の問題は、リード端子がモールド樹脂の下面(つまり、基板と対向する面)にのみ露出している場合に、顕著となる。リード端子がモールド樹脂の側面からも露出している場合には、その側面の露出面にもはんだが付くため、はんだ接合強度は大きくなるためである。
本発明は上記問題に鑑みてなされたものであり、リードフレームを用いたQFNパッケージ構造を有する電子装置において、当該電子装置を基板にはんだ接合により実装する場合に、はんだ接続信頼性を向上させることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、部品(20)が搭載されるアイランド(11)と、アイランド(11)の周囲に位置するリード端子(12)と、部品(20)、アイランド(11)およびリード端子(12)を封止するモールド樹脂(40)とを備え、アイランド(11)およびリード端子(12)が同一側の面にてモールド樹脂(40)から露出している電子装置において、アイランド(11)におけるモールド樹脂(40)からの露出面は、複数個の分割部(11a)に区画されていることを特徴としている。
従来のように、アイランドにおけるモールド樹脂からの露出面が単一の面である場合、電子装置を外部基板にはんだを介して実装して、アイランドが傾いたとき、はんだは、この傾きに応じて移動してしまい、そのままアイランドの傾きが保持されてしまう。
それに対して、本発明のように、アイランド(11)におけるモールド樹脂(40)からの露出面を、複数個の分割部(11a)に区画した場合、電子装置のはんだ実装時においてアイランド(11)が傾いて、はんだ(300)が移動しようとしても、当該露出面は分割されているので、はんだ(300)はアイランド(11)全体に渡って移動することができない。そして、はんだ(300)は、同じ形状を保持しようとするため、アイランド(11)は傾きにくくなる。
よって、本発明によれば、リードフレームを用いたQFNパッケージ構造を有する電子装置において、当該電子装置を基板にはんだ接合により実装する場合に、はんだ接続信頼性を向上させることができる。
ここで、請求項2に記載の発明のように、請求項1に記載の電子装置においては、アイランド(11)におけるモールド樹脂(40)からの露出面は、当該露出面に形成された溝(11b)により複数個の分割部(11a)に区画されているものにできる。
請求項3に記載の発明では、部品(20)が搭載されるアイランド(11)と、アイランド(11)の周囲に位置するリード端子(12)と、部品(20)、アイランド(11)およびリード端子(12)を封止するモールド樹脂(40)とを備え、アイランド(11)およびリード端子(12)が同一側の面にてモールド樹脂(40)から露出している電子装置において、リード端子(12)におけるモールド樹脂(40)からの露出面は、その外周よりも内側に凹凸を有した形状となっていることを特徴としている。
それによれば、リード端子(12)におけるモールド樹脂(40)からの露出面を、その外周よりも内側に凹凸を有した形状とすることによって、当該露出面の外周よりも内側におけるはんだ(300)との界面は、せん断応力のかかる方向とは交差した方向となるものである。
そのため、リード端子(12)におけるモールド樹脂(40)からの露出面とはんだ(300)との界面の剥離の進行が抑制されることによって、当該界面における剥離が防止される。
よって、本発明によれば、リードフレームを用いたQFNパッケージ構造を有する電子装置において、当該電子装置を基板にはんだ接合により実装する場合に、はんだ接続信頼性を向上させることができる。
また、請求項4に記載の発明では、請求項3に記載の電子装置において、アイランド(11)におけるモールド樹脂(40)からの露出面は、複数個の分割部(11a)に区画されていることを特徴としている。
それによれば、請求項3の発明の効果に加えて、上記請求項1に記載の発明の効果も発揮されるため、はんだ接続信頼性を向上させることができる。
請求項5に記載の発明では、部品(20)が搭載されるアイランド(11)と、アイランド(11)の周囲に位置するリード端子(12)と、部品(20)、アイランド(11)およびリード端子(12)を封止するモールド樹脂(40)とを備え、アイランド(11)およびリード端子(12)が同一側の面にてモールド樹脂(40)から露出している電子装置(100)を、基板(200)上に搭載し、アイランド(11)におけるモールド樹脂(40)からの露出面、およびリード端子(12)におけるモールド樹脂(40)からの露出面にて、基板(200)とはんだ接合するようにした電子装置の実装構造において、電子装置(100)は、アイランド(11)におけるモールド樹脂(40)からの露出面が、複数個の分割部(11a)に区画されており、個々の分割部(11a)にて基板(200)とはんだ接合を行わせていることを特徴としている。
本発明は、上記請求項1に記載の電子装置(100)を基板(200)にはんだ接合により実装してなる実装構造を提供するものであり、その作用効果は、上記請求項1に記載の発明と同様である。
ここで、請求項6に記載の発明のように、請求項5に記載の電子装置の実装構造においては、アイランド(11)におけるモールド樹脂(40)からの露出面は、当該露出面に形成された溝により複数個の分割部(11a)に区画されているものにできる。
請求項7に記載の発明においては、部品(20)が搭載されるアイランド(11)と、アイランド(11)の周囲に位置するリード端子(12)と、部品(20)、アイランド(11)およびリード端子(12)を封止するモールド樹脂(40)とを備え、アイランド(11)およびリード端子(12)が同一側の面にてモールド樹脂(40)から露出している電子装置(100)を、基板(200)上に搭載し、アイランド(11)におけるモールド樹脂(40)からの露出面、およびリード端子(12)におけるモールド樹脂(40)からの露出面にて、基板(200)とはんだ接合するようにした電子装置の実装構造において、電子装置(100)は、リード端子(12)におけるモールド樹脂(40)からの露出面が、その外周よりも内側に凹凸を有した形状となっていることを特徴としている。
本発明は、上記請求項3に記載の電子装置(100)を基板(200)にはんだ接合により実装してなる実装構造を提供するものであり、その作用効果は、上記請求項3に記載の発明と同様である。
また、請求項8に記載の発明では、請求項7に記載の電子装置の実装構造において、アイランド(11)におけるモールド樹脂(40)からの露出面は、複数個の分割部(11a)に区画されており、個々の分割部(11a)にて基板(200)とはんだ接合を行わせていることを特徴としている。
それによれば、請求項7の発明の効果に加えて、上記請求項5に記載の発明の効果も発揮されるため、はんだ接続信頼性を向上させることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るリードフレーム10を用いたQFNパッケージ構造を有する電子装置100の構成を示す図であり、(a)は同電子装置100を基板200上にはんだ接合により実装してなる実装構造を示す概略断面図、(b)は(a)中のD部の拡大図、(c)は本実施形態の作用を示すための概略断面図である。また、図2は、本電子装置100を裏面(図1(a)中の下面)からみた概略平面図である。
図1に示されるように、本電子装置100におけるリードフレーム10は、アイランド11とアイランド11の周囲に位置するリード端子12とを備えている。このリードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。
ここで、本例では、アイランド11は、矩形板状のものであり、リード端子12は、アイランド11の4辺の外周において複数本のものが配列されている。ここでは、比較的長いリード端子12と比較的短いリード端子12とが、交互に設けられることにより、アイランド11に近いリード端子12と遠いリード端子12とが2列に配置された形態となっている。
また、アイランド11上には、部品20が搭載されている。本例では、部品として半導体素子20が搭載されている。この半導体素子20は、半導体プロセスにより形成されたICチップなどである。
ここでは、半導体素子20は、ダイボンド材21を介してアイランド11に接着固定されている。なお、部品としては、この半導体素子20以外にも、種々の電子部品を採用することができる。
そして、図1に示されるように、半導体素子20の上面と各リード端子12とは、ボンディングワイヤ30により結線され電気的に接続されている。このボンディングワイヤ30は、Auやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。
そして、アイランド11、リード端子12、半導体素子20およびボンディングワイヤ30は、モールド樹脂40により包み込まれるように封止されている。このモールド樹脂40は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
ここで、図1および図2に示されるように、本電子装置100においては、アイランド11およびリード端子12がその下面側にてモールド樹脂40から露出している。図2に示されるように、リード端子12は、アイランド11の4辺の外周において2列に配置された形態となっており、ここでは、リード端子12の露出面の平面形状は円形状となっている。
そして、図1に示されるように、この電子装置100は、基板200上へ搭載され、これらアイランド11およびリード端子12のモールド樹脂40からの露出部において、基板200の電極210に対してはんだ300を介して接続されることによって、実装されている。
なお、本電子装置100は、図2に示されるように、リード端子12のモールド樹脂40からの露出部すなわちはんだ接合部分が、2列に配置された形態すなわち面配置となっているが、このような形態のものは、QFNパッケージの中でも特にLGA(ランド・グリッド。アレイパッケージ)といわれる。
ここで、基板200はプリント基板やセラミック基板などであり、基板200の電極210としては、CuやAgなどからなるものである。この基板200の電極210の平面パターンは、図2に示される電子装置100におけるアイランド11およびリード端子12のモールド樹脂40からの露出部のパターンに対応したパターンとなっている。
ここにおいて、本実施形態では、図1(a)および図2に示されるように、アイランド11におけるモールド樹脂40からの露出面が、複数個の分割部11aに区画されている独自の構成を採用している。そして、実装構造においては、個々の分割部11aにて基板200とはんだ300を介した接合すなわちはんだ接合を行わせている。
特に、本実施形態では、アイランド11におけるモールド樹脂40からの露出面は、当該露出面に形成された溝11bにより複数個の分割部11aに区画されている。本例では、アイランド11の露出面における個々の分割部11aは、図2に示されるように、略同一の面積であり、対称性を持ってマトリクス状に配置されている。
また、本実施形態では、図1(b)に示されるように、リード端子12におけるモールド樹脂40からの露出面が、その外周よりも内側に凹凸を有した形状となっている独自の構成を採用している。
図示例では、リード端子12におけるモールド樹脂40からの露出面を、露出先端部に向かって先すぼまり形状としている。具体的には、図1(b)に示されるように、当該露出面を円錐台形状としており、この円錐台形の先端面が凸部、円錐台形の側面部分が凹部となっている。
次に、このリードフレームを用いたQFNパッケージ構造を有する電子装置100の製造方法について、図3も参照して述べる。
図3は、本製造方法におけるリードフレーム10の製造方法を示す工程図であり、リードフレーム10の概略平面図である。なお、図3中、このリードフレーム10を封止するモールド樹脂40の外形線は、破線にて示してあり、また、図中のハッチングは識別容易化のために施されたものであり、断面ではない。
まず、図3に示されるようなリードフレーム10を用意する。このリードフレーム10は、プレス加工やエッチング加工などによって、アイランド11およびリード端子12を形成する。ここでは、アイランド11は、外周に位置する枠状のフレーム部10aに対して吊りリード13を介して連結され支持されている。
そして、このようなリードフレーム10において、ウェットエッチングを用いたハーフエッチングにより、アイランド11には溝11bを形成して分割部11aを形成し、リード端子12には、モールド樹脂40からの上記露出面を形成する。なお、このようなエッチング加工は、リードフレーム10に感光性樹脂などからなるマスクを形成することにより行うことができる。
このハーフエッチングを行うためのウェットエッチングとしては、一般にリードフレームをエッチングする際に採用される手法を適用すればよい。なお、図3中、斜線ハッチングの施してある部位が、ハーフエッチングがなされない部位であり、それ以外の部位はハーフエッチングされた部位である。
次に、用意されたリードフレーム10において、アイランド11上に上記部品20、ここでは半導体素子20をダイマウント材21を介して搭載固定し、半導体素子20とリード端子12との間でワイヤボンディングを行い、これらの間をボンディングワイヤ30で結線する。
次に、ここまでの工程に共されたワークを、樹脂成型用の金型に設置し、トランスファーモールド成形などによりモールド樹脂40による封止を行う。それにより、アイランド11、リード端子12、半導体素子20、ボンディングワイヤ30がモールド樹脂40により封止される。
なお、このモールド樹脂40による樹脂封止にあたっては、たとえば、アイランド11およびリード端子12におけるモールド樹脂40からの露出部に対応した凹部を上記金型の内面に形成しておき、樹脂の充填を行うようにすれば、アイランド11の各分割部11aおよびリード端子12の下面が、モールド樹脂40から突出した構成を実現することができる。
その後、モールド樹脂40の側面から突出するリードフレーム10のフレーム部10aのカットを行う。こうして、上記図1に示される本実施形態の電子装置100ができあがる。
そして、基板200において電極210の上に、印刷法などにより、はんだ300を配設する。その上に、電子装置100を搭載し、はんだリフローを行う。こうして、図1に示されるような電子装置の実装構造ができあがる。
ところで、本実施形態によれば、部品20が搭載されるアイランド11と、アイランド11の周囲に位置するリード端子12と、部品20、アイランド11およびリード端子12を封止するモールド樹脂40とを備え、アイランド11およびリード端子12が同一側の面にてモールド樹脂40から露出している電子装置において、アイランド11におけるモールド樹脂40からの露出面は、複数個の分割部11aに区画されていることを特徴とする電子装置100が提供される。
従来のように、アイランドにおけるモールド樹脂からの露出面が単一の面である場合、電子装置を外部基板にはんだを介して実装して、アイランドが傾いたとき、はんだは、この傾きに応じて移動してしまい、そのままアイランドの傾きが保持されてしまう(上記図12参照)。
それに対して、本実施形態のように、アイランド11におけるモールド樹脂40からの露出面を、複数個の分割部11aに区画した場合、電子装置100のはんだ実装時においてアイランド11が傾いて、はんだ300が移動しようとしても、当該露出面は分割されているので、はんだ300はアイランド11全体に渡って移動することができない。そして、はんだ300は、同じ形状を保持しようとするため、アイランド11は傾きにくくなる。
よって、このような特徴を有する本実施形態の電子装置100によれば、リードフレームを用いたQFNパッケージ構造を有する電子装置において、当該電子装置を基板にはんだ接合により実装する場合に、はんだ接続信頼性を向上させることができる。
ここで、本実施形態では、上述したように、アイランド11におけるモールド樹脂40からの露出面は、当該露出面に形成された溝11bにより複数個の分割部11aに区画されていることも特徴点である。
また、本実施形態によれば、部品20が搭載されるアイランド11と、アイランド11の周囲に位置するリード端子12と、部品20、アイランド11およびリード端子12を封止するモールド樹脂40とを備え、アイランド11およびリード端子12が同一側の面にてモールド樹脂40から露出している電子装置において、リード端子12におけるモールド樹脂40からの露出面は、その外周よりも内側に凹凸を有した形状となっていることを特徴とする電子装置100が提供される。
それによれば、リード端子12におけるモールド樹脂40からの露出面を、その外周よりも内側に凹凸を有した形状とすることによって、当該露出面の外周よりも内側におけるはんだ300との界面は、せん断応力Fのかかる方向とは交差した方向となる。このことは、上記図1(b)、(c)に具体的に示される。
特に、本実施形態の実装構造において、たとえ電子装置100が傾いて、図1(c)に示されるように、はんだ300が引き延ばされ、リード端子12におけるモールド樹脂40からの露出面とはんだ300との界面が露出したとしても、当該界面の剥離の進行が抑制されることによって、当該界面における剥離が防止される。
具体的には、図1(c)に示されるように、基板200と平行な方向にせん断応力Fが加わるが、その際、図示例では、リード端子12におけるモールド樹脂40からの露出面を、円錐台形状としているため、その側面はせん断応力Fの方向に対して傾斜している。そのため、当該界面の剥離の進行が抑制される。
よって、このような特徴を有する本実施形態の電子装置100によれば、リードフレームを用いたQFNパッケージ構造を有する電子装置において、当該電子装置を基板にはんだ接合により実装する場合に、はんだ接続信頼性を向上させることができる。
もちろん、本実施形態によれば、上記したように、アイランド11におけるモールド樹脂40からの露出面を複数個の分割部11aに区画していること、および、リード端子12におけるモールド樹脂40からの露出面を、その外周よりも内側に凹凸を有した形状としたことの2点を兼ね備えた電子装置100が提供される。
それによれば、すでに述べたこれら2点の効果を兼ね備えた電子装置100を提供することができ、この電子装置100によっても、もちろん、はんだ接続信頼性を向上させることができる。
また、本実施形態によれば、部品20が搭載されるアイランド11と、アイランド11の周囲に位置するリード端子12と、部品20、アイランド11およびリード端子12を封止するモールド樹脂40とを備え、部品20、アイランド11およびリード端子12が同一側の面にてモールド樹脂40から露出している電子装置100を、基板200上に搭載し、アイランド11におけるモールド樹脂40からの露出面、およびリード端子12におけるモールド樹脂40からの露出面にて、基板200とはんだ接合するようにした電子装置の実装構造において、電子装置100は、アイランド11におけるモールド樹脂40からの露出面が、複数個の分割部11aに区画されており、個々の分割部11aにて基板200とはんだ接合を行わせていることを特徴とする電子装置の実装構造を提供することができる。
また、本実施形態によれば、部品20が搭載されるアイランド11と、アイランド11の周囲に位置するリード端子12と、部品20、アイランド11およびリード端子12を封止するモールド樹脂40とを備え、部品20、アイランド11およびリード端子12が同一側の面にてモールド樹脂40から露出している電子装置100を、基板200上に搭載し、アイランド11におけるモールド樹脂40からの露出面、およびリード端子12におけるモールド樹脂40からの露出面にて、基板200とはんだ接合するようにした電子装置の実装構造において、電子装置100は、リード端子12におけるモールド樹脂40からの露出面が、その外周よりも内側に凹凸を有した形状となっていることを特徴とする電子装置の実装構造を提供することができる。
さらに、この実装構造において、アイランド11におけるモールド樹脂40からの露出面は、複数個の分割部11aに区画されており、個々の分割部11aにて基板200とはんだ接合を行わせていることを特徴とする電子装置の実装構造も提供される。
これらの実装構造は、上述した作用効果を奏する電子装置100を基板200にはんだ接合により実装してなるものであり、その作用効果は、上述の通りである。
なお、本実施形態では、アイランド11におけるモールド樹脂40からの露出面を複数個の分割部11aに区画していること、および、リード端子12におけるモールド樹脂40からの露出面を、その外周よりも内側に凹凸を有した形状としたことの2点を兼ね備えていなくてもよく、いずれか一方のみを備えた電子装置100または実装構造であってもよい。
つまり、アイランド11におけるモールド樹脂40からの露出面が複数個の分割部11aに区画されてはいるが、リード端子12におけるモールド樹脂40からの露出面は従来のような平坦面(上記図10〜図12参照)であるものであってもよい。
また、本実施形態では、アイランド11におけるモールド樹脂40からの露出面は従来のように単一の面であるが(上記図11、図12参照)、リード端子12におけるモールド樹脂40からの露出面は、その外周よりも内側に凹凸を有した形状としているものであってもよい。
[変形例]
図4は、本実施形態の第1の変形例としての電子装置100を、その裏面からみた概略平面図である。
電子装置100におけるアイランド11およびリード端子12のモールド樹脂40からの露出部のパターンは、上記図2に示されるものに限定されるものではなく、種々のパターンが採用可能である。
たとえば、図4に示されるように、アイランド11の個々の分割部11aの形状とリード端子12の露出部の形状とを、同一形状としてもよい。この場合、アイランド11とリード端子12とで、はんだ印刷性の違いを考慮することが不要になる。たとえば、アイランド11およびリード端子12ともに、はんだボールを用いたはんだ実装を可能にできるという利点がある。
もちろん、アイランド11の個々の分割部11aの形状は、たとえば、円形、三角形、五角形、六角形など種々の形状を採用することができ、また、その大きさも、すべての分割部11a同士が同一でなくてもよい。
図5は、本実施形態の第2の変形例としての電子装置100を基板200上にはんだ接合により実装してなる実装構造を示す概略断面図である。
上記図1に示される例では、本電子装置100は、アイランド11の露出面を分割する溝11bには、モールド樹脂40が充填されていた。それに対して、図5に示されるように、当該溝11bには、モールド樹脂40が充填されずに露出していてもよい。
図6は、本実施形態の第3の変形例としてのはんだ接合部の概略断面構成を示す図である。上記図1(b)に示される例では、リード端子12におけるモールド樹脂40からの露出面は、露出先端部に向かって先すぼまり形状をなす円錐台形状とした。
この図6に示される例では、リード端子12におけるモールド樹脂40からの露出面は、露出先端部に向かって先すぼまり形状をなす円錐台形状とし、さらに、その中央部をくぼませた形状、すなわち火山の噴火口のような形状としたものである。この場合の効果は、上記同様である。
図7(a)、(b)、(c)は、本実施形態のはんだ接合部の種々の変形例を示す概略断面図である。リード端子12におけるモールド樹脂40からの露出面は、その外周よりも内側に凹凸を有した形状であればよい。
図7(a)に示されるように、リード端子12におけるモールド樹脂40からの露出面は、中央部に凹部を有する凹凸形状としてもよい。また、図7(b)に示されるように、リード端子12の露出面は、モールド樹脂40から露出しさえすれば突出していなくてもよい。
また、図7(c)に示されるように、リード端子12におけるモールド樹脂40からの露出面において、凹凸を有した形状とは、曲面状に凹凸が形成された場合をも含むものである。これら図7に示される各場合の効果も、上記同様である。
(第2実施形態)
図8は、本発明の第2実施形態に係るリードフレーム10を用いたQFNパッケージ構造を有する電子装置110を基板200上にはんだ接合により実装してなる実装構造を示す概略断面図である。
上記した第1実施形態では、アイランド11におけるモールド樹脂40からの露出面を複数個の分割部11aに区画することは、当該露出面に形成された溝11bにより行っていた。
それに対して、本実施形態では、図8に示されるように、アイランド11におけるモールド樹脂40からの露出面には、溝を形成しないで分割部11aを形成している。これは、当該露出面のうち分割部11aの間に位置する部位に、はんだ300が濡れない材料11cを設けているためである。
このような材料11cとしては、ソルダーレジストなどの樹脂材料、Niメッキなどのはんだの濡れにくい材料を採用することができる。それによれば、材料11cを設けた部位では、はんだ300がはじかれてのらないため、分割部11aにおけるはんだ接合が適切に行える。
なお、もちろん、本実施形態においても、リード端子12におけるモールド樹脂40からの露出面が、その外周よりも内側に凹凸を有した形状となっていてもよいし、そのようになっていなくてもよい。
(第3実施形態)
図9は、本発明の第3実施形態に係るリードフレーム10を用いたQFNパッケージ構造を有する電子装置120を基板200上にはんだ接合により実装してなる実装構造を示す概略断面図である。
本実施形態は、アイランド11を傾きにくくするために、アイランド11の下面すなわちリード端子12におけるモールド樹脂40からの露出面に高さ保持用の複数個の突起11dを設け、この突起11dの支持により、アイランド11と基板200間の高さを均一に確保するようにしたものである。
このように、本実施形態によれば、部品20が搭載されるアイランド11と、アイランド11の周囲に位置するリード端子12と、部品20、アイランド11およびリード端子12を封止するモールド樹脂40とを備え、アイランド11およびリード端子12が同一側の面にてモールド樹脂40から露出している電子装置において、アイランド11におけるモールド樹脂40からの露出面には、均一な高さに突出した複数個の突起11dが設けられていることを特徴とする電子装置120が提供される。
また、この電子装置120を用いた基板200への実装構造が提供されることも、上記実施形態と同様である。
また、もちろん、本実施形態においても、リード端子12におけるモールド樹脂40からの露出面が、その外周よりも内側に凹凸を有した形状となっていてもよいし、そのようになっていなくてもよい。
(他の実施形態)
なお、上述した各実施形態の電子装置およびその実装構造は、電子装置として、モールド樹脂の下面(基板対向面)のみ露出しモールド樹脂の側面から露出しないリード端子を有するものに適用して好ましい。具体的には、モールド樹脂の下面に面配置のリード端子露出部構造を有するLGAなどに好適である。
要するに、本発明は、部品が搭載されるアイランドと、アイランドの周囲に位置するリード端子と、部品、アイランドおよびリード端子を封止するモールド樹脂とを備え、アイランドおよびリード端子が同一側の面にてモールド樹脂から露出している電子装置において、はんだ付けされる、アイランド、リード端子におけるモールド樹脂からの露出面について、それぞれ、複数個の分割部に区画したこと、露出面の外周よりも内側に凹凸を有した形状としたことを要部とするものであり、その他の部分については適宜設計変更が可能である。
本発明の第1実施形態に係るリードフレームを用いたQFNパッケージ構造を有する電子装置の構成を示す図であり、(a)は同電子装置の実装構造を示す概略断面図、(b)は(a)中のD部拡大図、(c)は作用を示すための概略断面図である。 図1に示される電子装置を裏面らみた概略平面図である。 上記第1実施形態に係る製造方法におけるリードフレームの製造方法を示す概略平面図である。 上記第1実施形態における第1の変形例としての電子装置を、その裏面からみた概略平面図である。 上記第1実施形態における第2の変形例としての電子装置の実装構造を示す概略断面図である。 上記第1実施形態における第3の変形例としてのはんだ接合部の概略断面図である。 上記第1実施形態におけるはんだ接合部の種々の変形例を示す概略断面図である。 本発明の第2実施形態に係るリードフレームを用いたQFNパッケージ構造を有する電子装置の実装構造を示す概略断面図である。 本発明の第3実施形態に係るリードフレームを用いたQFNパッケージ構造を有する電子装置の実装構造を示す概略断面図である。 (a)は従来の一般的なQFNパッケージ構造を有する電子装置の実装構造を示す概略断面図であり、(b)は(a)中のA部拡大図である。 (a)は、アイランドおよびリード端子を同一側の面にてモールド樹脂から露出させたQFNパッケージ構造を有する従来の電子装置の実装構造を示す概略断面図であり、(b)は(a)中のB部拡大図である。 (a)は、上記図11に示される電子装置が基板に対して傾いて搭載された状態を示す実装構造を示す概略断面図であり、(b)は、(a)中のC部拡大図である。
符号の説明
10…リードフレーム、11…アイランド、11a…分割部、11b…溝、
12…リード端子、20…部品としての半導体素子、40…モールド樹脂、
100…電子装置、200…基板、300…はんだ。

Claims (8)

  1. 部品(20)が搭載されるアイランド(11)と、
    前記アイランド(11)の周囲に位置するリード端子(12)と、
    前記部品(20)、前記アイランド(11)および前記リード端子(12)を封止するモールド樹脂(40)とを備え、
    前記アイランド(11)および前記リード端子(12)が同一側の面にて前記モールド樹脂(40)から露出している電子装置において、
    前記アイランド(11)における前記モールド樹脂(40)からの露出面は、複数個の分割部(11a)に区画されていることを特徴とする電子装置。
  2. 前記アイランド(11)における前記モールド樹脂(40)からの露出面は、当該露出面に形成された溝(11b)により複数個の分割部(11a)に区画されていることを特徴とする請求項1に記載の電子装置。
  3. 部品(20)が搭載されるアイランド(11)と、
    前記アイランド(11)の周囲に位置するリード端子(12)と、
    前記部品(20)、前記アイランド(11)および前記リード端子(12)を封止するモールド樹脂(40)とを備え、
    前記アイランド(11)および前記リード端子(12)が同一側の面にて前記モールド樹脂(40)から露出している電子装置において、
    前記リード端子(12)における前記モールド樹脂(40)からの露出面は、その外周よりも内側に凹凸を有した形状となっていることを特徴とする電子装置。
  4. 前記アイランド(11)における前記モールド樹脂(40)からの露出面は、複数個の分割部(11a)に区画されていることを特徴とする請求項3に記載の電子装置。
  5. 部品(20)が搭載されるアイランド(11)と、前記アイランド(11)の周囲に位置するリード端子(12)と、前記部品(20)、前記アイランド(11)および前記リード端子(12)を封止するモールド樹脂(40)とを備え、前記アイランド(11)および前記リード端子(12)が同一側の面にて前記モールド樹脂(40)から露出している電子装置(100)を、基板(200)上に搭載し、前記アイランド(11)における前記モールド樹脂(40)からの露出面、および前記リード端子(12)における前記モールド樹脂(40)からの露出面にて、前記基板(200)とはんだ接合するようにした電子装置の実装構造において、
    前記電子装置(100)は、前記アイランド(11)における前記モールド樹脂(40)からの露出面が、複数個の分割部(11a)に区画されており、個々の前記分割部(11a)にて前記基板(200)とはんだ接合を行わせていることを特徴とする電子装置の実装構造。
  6. 前記アイランド(11)における前記モールド樹脂(40)からの露出面は、当該露出面に形成された溝により複数個の分割部(11a)に区画されていることを特徴とする請求項5に記載の電子装置の実装構造。
  7. 部品(20)が搭載されるアイランド(11)と、前記アイランド(11)の周囲に位置するリード端子(12)と、前記部品(20)、前記アイランド(11)および前記リード端子(12)を封止するモールド樹脂(40)とを備え、前記アイランド(11)および前記リード端子(12)が同一側の面にて前記モールド樹脂(40)から露出している電子装置(100)を、基板(200)上に搭載し、前記アイランド(11)における前記モールド樹脂(40)からの露出面、および前記リード端子(12)における前記モールド樹脂(40)からの露出面にて、前記基板(200)とはんだ接合するようにした電子装置の実装構造において、
    前記電子装置(100)は、前記リード端子(12)における前記モールド樹脂(40)からの露出面が、その外周よりも内側に凹凸を有した形状となっていることを特徴とする電子装置の実装構造。
  8. 前記アイランド(11)における前記モールド樹脂(40)からの露出面は、複数個の分割部(11a)に区画されており、個々の前記分割部(11a)にて前記基板(200)とはんだ接合を行わせていることを特徴とする請求項7に記載の電子装置の実装構造。
JP2004219693A 2004-07-28 2004-07-28 電子装置および電子装置の実装構造 Pending JP2006041224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004219693A JP2006041224A (ja) 2004-07-28 2004-07-28 電子装置および電子装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219693A JP2006041224A (ja) 2004-07-28 2004-07-28 電子装置および電子装置の実装構造

Publications (1)

Publication Number Publication Date
JP2006041224A true JP2006041224A (ja) 2006-02-09

Family

ID=35905893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219693A Pending JP2006041224A (ja) 2004-07-28 2004-07-28 電子装置および電子装置の実装構造

Country Status (1)

Country Link
JP (1) JP2006041224A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029712A1 (ja) * 2010-08-30 2012-03-08 株式会社ケーヒン 電子部品の実装構造
JP2012064721A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器および基板アセンブリ
WO2021020456A1 (ja) * 2019-07-30 2021-02-04 株式会社デンソー 半導体パッケージおよび半導体装置
JP2021052148A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 回路基板、電子部品および電子モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029712A1 (ja) * 2010-08-30 2012-03-08 株式会社ケーヒン 電子部品の実装構造
JP2012049421A (ja) * 2010-08-30 2012-03-08 Keihin Corp 電子部品の実装構造
CN103250241A (zh) * 2010-08-30 2013-08-14 株式会社京浜 电子部件的安装构造
TWI467710B (zh) * 2010-08-30 2015-01-01 Keihin Corp 電子零件之安裝構造
CN103250241B (zh) * 2010-08-30 2016-04-13 株式会社京浜 电子部件的安装构造
JP2012064721A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器および基板アセンブリ
WO2021020456A1 (ja) * 2019-07-30 2021-02-04 株式会社デンソー 半導体パッケージおよび半導体装置
JP2021052148A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 回路基板、電子部品および電子モジュール
JP7299121B2 (ja) 2019-09-26 2023-06-27 京セラ株式会社 回路基板、電子部品および電子モジュール

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
JP4270282B2 (ja) 半導体装置の製造方法
JPH11121507A (ja) 半導体装置およびその製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JPH10200021A (ja) ボトムリード半導体パッケージ
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP2007150045A (ja) 半導体装置
JP5378643B2 (ja) 半導体装置及びその製造方法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006041224A (ja) 電子装置および電子装置の実装構造
JP2003110080A (ja) 半導体装置
JP3575945B2 (ja) 半導体装置の製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2008244043A (ja) モールドパッケージの実装構造
JPH08181168A (ja) 半導体装置
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3998528B2 (ja) 半導体装置
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A977 Report on retrieval

Effective date: 20081128

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Effective date: 20090113

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20090217

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Effective date: 20090428

Free format text: JAPANESE INTERMEDIATE CODE: A02