CN102709259B - 非数组凸块的覆晶模封构造与方法 - Google Patents

非数组凸块的覆晶模封构造与方法 Download PDF

Info

Publication number
CN102709259B
CN102709259B CN201110075150.5A CN201110075150A CN102709259B CN 102709259 B CN102709259 B CN 102709259B CN 201110075150 A CN201110075150 A CN 201110075150A CN 102709259 B CN102709259 B CN 102709259B
Authority
CN
China
Prior art keywords
mould
projection
chip
connection pad
conductance bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110075150.5A
Other languages
English (en)
Other versions
CN102709259A (zh
Inventor
徐守谦
柯志明
徐宏欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN201110075150.5A priority Critical patent/CN102709259B/zh
Publication of CN102709259A publication Critical patent/CN102709259A/zh
Application granted granted Critical
Publication of CN102709259B publication Critical patent/CN102709259B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种非数组凸块的覆晶模封构造与方法，所述非数组凸块的覆晶模封构造包含：一基板，其具有一覆盖有一防焊层的上表面，上表面设有多个显露于防焊层的接垫与至少一模流导条，其中模流导条设于接垫之间的无接垫空白区域并超出于接垫与防焊层的高度而呈突出状；一芯片，其具有多个非数组配置的凸块，所述芯片覆晶接合于基板上，并且芯片与基板之间形成有一模流间隙；一模封胶体，其形成于基板的上表面而密封芯片，并且模封胶体还填满于模流间隙。本发明在模封制程中，模流导条能导引模流与平衡流速，使模流间隙内无气泡或气洞产生，特别适用于金属柱焊接的芯片连接的大量模封封装。

Description

非数组凸块的覆晶模封构造与方法
技术领域
本发明属于半导体装置的封装结构与技术领域，特别涉及一种非数组凸块的覆晶模封构造与方法。
背景技术
目前半导体行业中，覆晶封装技术(Flip Chip Package Technology)因具有缩小封装面积与缩短讯号传输路径等诸多优点，而被广泛地应用于芯片封装领域。为了将芯片全面与基板结合，早期通常会使用一底部填充胶(underfill)填入芯片与基板之间，以克服因芯片与基板间的热膨胀系数差所产生的应力造成凸块的断裂，并保护芯片与基板间的接口使其免于受到环境(例如湿气)的影响。
传统底部填充胶在芯片侧边以点胶(dispensing)方式并利用毛细作用(capillary effect)作为驱动力，将呈液态的底部填充胶渗透并填满基板与芯片间的间隙。此一制程的具有下列缺点：(1)充填缓慢，在毛细作用的驱动下，充填时间约略与距离的平方成正比，并根据底部填充胶的温度使充填时间达到约需几分钟至十几分钟；(2)一组底胶填充设备一次只能对单一个芯片做点胶，如果要同时对二个(含)以上的芯片做点胶，势必要准备多组点胶设备，增加成本的负担。此外，底部填充胶仅能填满覆晶间隙，芯片的背面仍为显露。
有人尝试在覆晶接合之后导入模封制程，以模封胶体(epoxy moldingcompound，EMC)取代底部填充胶。模封胶体以转移成形方式(transfer molding)利用模具将呈液态的模封胶体注入模穴内，可以同时密封二个(含)以上的芯片而无上述底部填充胶技术中充填缓慢与成本增加的问题。然而在模封过程中要填满基板与芯片间的间隙相当困难，特别是芯片的凸块为非数组配置时，无凸块的空白区域的模流流速会比较快，固化后的模封胶体内容易有残存气泡(void)或有气洞(air trap)的问题发生。即使已知覆晶芯片的凸块为矩阵排列，凸块的存在仍会干涉覆晶间隙的模流，导致上下模流的不平衡，仍有可能发生气泡或气洞的问题。
并且，为了降低芯片制造成本在集成电路制程中会省略或改变重配置线路层的制作，使芯片凸块为非数组或/与不对称的配置，并使得凸块之间的间距越来越小。根据模流分析，模封胶体的模流速度在凸块密集区会产生明显的流动阻力，故覆晶间隙的模流产生至少两种不同的流速，致使模流产生“部分领先-部分落后”的现象(lead-lag flow)，导致模封胶体领先部分与落后部分间的空气为领先部分所包覆、堵塞，而形成气洞。此一具有气洞或气泡的半导体封装产品将减弱了产品的机械强度。并且，模封胶体内有气泡或气洞时，在热循环制程中容易产生芯片与基板间热膨胀而爆裂情形，从而产生质量可靠度(reliability)等问题。
发明内容
有鉴于此，本发明的目的在于提供一种非数组凸块的覆晶模封构造与方法，在模封制程中，能导引模流与平衡流速，使模流间隙内无气泡或气洞产生，特别适用于金属柱焊接的芯片连接(Metal Post Solder-Chip Connection，MPS-C2)架构的大量模封封装；此外，能增快封装制程的速度且使覆晶模封构造内的模封胶体不易有空孔或气泡产生，提高产品的机械强度。
为达到上述目的，本发明提供一种非数组凸块的覆晶模封构造，所述非数组凸块的覆晶模封构造包含：
一基板，其具有一覆盖有防焊层的上表面，上表面设有多个显露于防焊层的接垫与至少一模流导条，其中模流导条设于接垫之间的无接垫空白区域并超出于接垫与防焊层的高度而呈突出状；
一芯片，其具有多个非数组配置的凸块，所述芯片覆晶接合于基板上，而凸块接合于接垫，并且芯片与基板之间形成有一模流间隙；以及
一模封胶体，其形成于基板的上表面而密封芯片，并且模封胶体还填满于模流间隙而密封凸块与模流导条。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述模流导条设置于防焊层上，且不接触至芯片；模流导条的突出高度大于模流间隙的二分之一，且小于模流间隙。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述非数组凸块的覆晶模封构造还包含有多个焊料，焊料焊接于凸块与接垫。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述凸块为柱状凸块，柱状凸块具有一平坦端面，焊料焊接于平坦端面，但不焊接至凸块的柱侧壁。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述模流导条的高度还高出于焊料的高度。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述模流导条的设置数量为多个，凸块边缘至边缘的间隙小于相邻模流导条之间的最小距离并且大于模流导条至最邻近凸块边缘的间隙。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述接垫为对称配置，并且两两相邻的模流导条为相互平行。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述接垫为非对称配置，并且两两相邻的模流导条为相互不平行。
作为上述一种非数组凸块的覆晶模封构造的优选方案，其中所述模流导条的上表面形状为向尾端渐宽的细长条状。
本发明还提供一种非数组凸块的覆晶模封方法，所述非数组凸块的覆晶模封方法包含：
提供一基板，其具有一覆盖有防焊层的上表面，上表面设有多个显露于防焊层的接垫与至少一模流导条，其中模流导条设于接垫之间的无接垫空白区域并超出于接垫与防焊层的高度而呈突出状；
覆晶接合一芯片于基板上，所述芯片具有多个非数组配置的凸块，其接合于接垫，并且芯片与基板之间形成有一模流间隙，模流间隙大于模流导条突出的高度；以及
形成一模封胶体于基板的上表面，以密封所述芯片，并且模封胶体还填满于模流间隙，以密封凸块与模流导条。
作为上述一种非数组凸块的覆晶模封方法的优选方案，其中在所述覆晶接合步骤中，通过多个焊料焊接凸块与接垫，并且在所述覆晶接合步骤之后，所述方法还包含一回焊步骤，去除焊料内挥发性物质，其中回焊步骤中的加热温度大于所述形成模封胶体步骤中的模封温度并且小于模流导条的熔点。
本发明具有以下有益效果：
1、可通过基板上表面的无接垫空白区域设有突出状的模流导条，使模流导条的高度高于接垫与防焊层，且在模封制程中，能导引模流与平衡流速，使模流间隙内无气泡或气洞产生，特别适用于金属柱焊接的芯片连接(MPS-C2)架构的大量模封封装；
2、可通过凸块边缘至边缘的间隙小于相邻模流导条之间的最小距离并且大于模流导条至最邻近凸块边缘的间隙，可避免在模封时相邻模流导条之间的模封胶体过量地爬过模流导条并进而填入至凸块之间所造成的模封回包问题；
3、可通过模流导条在上表面的形状为往尾端渐宽的细长条状，使得相邻模流导条之间形成为模流入口大于模流出口的模流空间，以减缓在相邻模流导条之间的模流速度。
附图说明
图1：依据本发明一具体实施例的非数组凸块的覆晶模封构造截面示意图；
图2：依据本发明一具体实施例的非数组凸块的覆晶模封构造中基板立体示意图；
图3：依据本发明另一实施例的非数组凸块的覆晶模封构造中基板立体示意图；
图4A：依据本发明一具体实施例的非数组凸块的覆晶模封构造在各步骤中元件的截面示意图之一；
图4B：依据本发明一具体实施例的非数组凸块的覆晶模封构造在各步骤中元件的截面示意图之二；
图4C：依据本发明一具体实施例的非数组凸块的覆晶模封构造在各步骤中元件的截面示意图之三；
图4D：依据本发明一具体实施例的非数组凸块的覆晶模封构造在各步骤中元件的截面示意图之四。
【主要元件符号说明】
模流导条的突出高度-H；模流间隙-S；无接垫空白区域-A；模具-10；模流入口-11；非数组凸块的覆晶模封构造-100；基板-110；上表面-111；防焊层-112；接垫-113；接垫-113’；模流导条-114；芯片-120；凸块-121；主动面-122；背面-123；焊垫-124；模封胶体-130；焊料-140。
具体实施方式
以下将配合附图详细说明本发明的实施例，然应注意的是，该附图均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本发明有关的元件与组合关系，并非用于限制本发明。
依据本发明的一具体实施例，一种非数组凸块的覆晶模封构造举例说明于图1的截面示意图与图2基板的立体示意图。非数组凸块的覆晶模封构造100主要包含一基板110、一芯片120以及一模封胶体130。
基板110具有一覆盖有一防焊层112的上表面111，上表面111设有多个显露于防焊层111的接垫113与至少一模流导条114。如图2所示，模流导条114设于接垫113之间的无接垫空白区域A。无接垫空白区域A的最小宽度应大于接垫113在接垫密集区的相邻间距。模流导条114超出于接垫113与防焊层111而呈突出状。
详细而言，基板110可为一基板条(strip)内数组排列的一单元，大致上为一无孔洞或是孔洞率低于20％的实体板片。经过单体化裁切之后而可形成如本实施例的基板。基板110可为印刷电路板(printed circuit board，PCB)、陶瓷电路板(ceramic wiring substrate)、软性胶膜(flexible film)或为一供芯片承载的母芯片。上表面111为芯片设置面。防焊层112即是俗称的绿漆(solder mask or solderresist)，主要是以液态方式涂布于基板的表面，用以提供基板110的表面绝缘保护，并防止内部迹线外露被污染而短路。防焊层112为一种低成本绝缘性油墨，以环氧树脂及感光树脂为主要成份，可调整其稠度以控制形成厚度。但防焊层112不限于绿色，也可为黑色、红色、蓝色或其它任意颜色等。模流导条114的材质可与防焊层112相同，可利用图案化多层涂布(patterned multi-layercoating)方法形成模流导条114。接垫113可由导电金属材质，如铝、铜、铝合金或与铜合金之中的任一者所制成，属于该基板的内部线路层的部分，其表面可电镀镍金(图中未示)，以作为基板电路的输出/输入接点。接垫113可呈多排排列或是局部数组形态，即无整面的数组。在本实施例中，如图2所示，接垫113可为对称配置，并且两两相邻的模流导条114可为相互平行。接垫113位于基板110的周边区域并可为单或多排线性排列，基板110的中间区域形成无接垫空白区域A，模流导条114设置于无接垫空白区域A内，模流导条114可为长条形，并由一模流入口11往模流出口延伸，以导引模流与平衡流速，使模流间隙内无气泡或气洞产生。当无接垫空白区域A的最小宽度大于接垫113在密集区的相邻间距数倍以上时，模流导条114的设置数量可为多个。在另一实施例中，如图3所示，接垫113’可为非对称配置，使相邻的模流导条114间也可设置有至少一接垫113’，并且无接垫空白区域A的形状为排除方形、矩形等的不规则形。而两两相邻的模流导条114可为相互不平行，即模流导条114根据接垫113’的设置位置而调整位置，使无凸块布置区域的模流速度因模流导条114的导引与阻隔而平衡流速，使模流间隙内无气泡或气洞产生。较佳地，模流导条114在上表面111的形状可为往尾端渐宽的细长条状，使得相邻模流导条114之间形成模流入口11大于模流出口的模流空间，以导引模流并预先填满模流间隙内可能形成气泡或气洞的位置。
再如图1所示，芯片120具有多个非数组配置的凸块121，芯片120覆晶接合于基板110上，使凸块121接合于接垫113，并且芯片120与基板110之间形成有一模流间隙S。较佳地，模流导条114可设置于防焊层112上，并且模流间隙S大于模流导条的突出高度H，故模流导条114能以较小的设置厚度达到最佳的突出高度，例如可采用多层防焊层的组合以构成模流导条114。此外，以此高度只会发挥模流导流的作用，不会影响覆晶接合，也不会完全阻绝模流。在本实施例中，模流导条的突出高度H应等于或大于模流间隙S的二分之一，但不超过或等于模流间隙S。例如，模流间隙S介于25～110微米，模流导条的突出高度H介于10～80微米，而凸块121的高度介于20～100微米。
具体而言，芯片120为半导体材质并包含有各式微小型元件而为主动元件，例如集成电路、微机电元件、光电元件等。芯片120具有一主动面122以及一相对向的背面123。主动面122具有多个焊垫124并为集成电路或主动元件的设置表面。焊垫124可单排或多排排列于芯片120的主动面122。凸块121以非数组型态设置于焊垫124上，芯片120利用凸块121覆晶接合至基板110，达到芯片设置与电性连接的目的。焊垫124的设置位置对应于接垫113。在本发明中，凸块121的非数组形态可省略或简化一重配置线路层(RDL，redistribution layer)的制作。换言之，凸块121是不需要通过重配置线路达到在芯片表面的均匀分散，而集中在芯片120的主动面122的某一或某些区域，例如集中于芯片两侧的周边凸块。
在本实施例中，凸块121可为非回焊凸块，可利用电镀(electroplating)或打线方法形成，凸块121可为单一金属材质，例如电镀铜、电镀金、电镀银或是打线形成的金线头；或可为复合金属，例如电镀形成的镍金、铝锡或是铜镍金。在其它的实施例中，凸块121也可为回焊性凸块(reflow bump)，可利用球置法(ball attach)、植球法(ball placement)、网版印刷或焊料枪(solder jet)来形成。
详细而言，如图1所示，覆晶模封构造100还包含有多个焊料140，如锡铅或无铅焊剂(如锡96.5％-银3％-铜0.5％的焊接材料)，焊料140焊接于凸块121与接垫113，以防止芯片120受到模流压力而发生位移。较佳地，凸块121可为柱状凸块，以提供一供焊料140焊接的平坦端面并避免焊料140焊接至凸块121的柱侧壁，凸块121可微间距配置，以构成金属柱焊接的芯片连接(MPS-C2)的封装架构。在另一实施例中，当凸块121具有较大的凸块间距，凸块121也可为打线形成的结线凸块(stud bump)或是焊球凸块。本发明的非数组凸块的覆晶模封构造虽不限制其封装架构，然以金属柱焊接的芯片连接(MPS-C2)封装架构为较佳，可有效界定模流间隙S，以其略大于或等于凸块121的突出高度而能大于模流导条114的突出高度，以避免芯片120碰触到模流导条114，并有效限制焊料140对凸块121的焊接面积，以避免焊料140在相邻凸块121之间桥接短路。在本实施例中，模流导条的高度H可超过焊料140的高度，有效发挥模流导流的作用。
再如图1所示，模封胶体130形成于该基板110的该上表面111，以密封芯片120，并且模封胶体130还填满于模流间隙S，以密封凸块121与模流导条114，提供适当的封装保护以防止电性短路与尘埃污染。具体而言，封胶体130为一环氧模封化合物(epoxy molding compound，EMC)，以转移成形方式(transfermolding)覆盖于基板110的上表面111，在模封制程中，模流导条114能导引模流与平衡流速，使模流间隙内无气泡或气洞产生。在本实施例中，模封胶体130在芯片120上的厚度(由模封胶体130的外表面至芯片120的背面之间的距离)不大于模流间隙S，以达到上下模流平衡。
因此，在较佳实施例中，本发明的覆晶接合是利用凸块的外的焊料焊接，除了具有芯片固着力强的优点，也不会有回焊造成凸块呈球状的现象，非常适用于非数组凸块的微间距配置。焊料140可通过印刷法、电镀法或沾印法将焊料140形成于凸块121上，以利后续经由回焊(reflowing)以使焊料140熔化接合至基板110的接垫113并形成电性藕接与机械结合关系。
此外，模流导条114的设置数量可为多个，凸块121边缘至边缘的间隙小于相邻模流导条114之间的最小距离并且大于模流导条114至最邻近凸块121边缘的间隙，以避免在模封时填入相邻模流导条114之间的模封胶体130过量地爬过模流导条114并进而填入至凸块121之间所造成的模封回包问题。
请参阅图4A至图4D所示，本发明进一步说明上述非数组凸块的覆晶模封方法，以显示本发明的有益效果。
首先，如图4A所示，提供一上述的基板110，可为一基板条的某一单元。基板110具有一覆盖有一防焊层112的上表面111，上表面111设有多个显露于防焊层112的接垫113与至少一模流导条114，其中模流导条114设于接垫113之间的无接垫空白区域A并超出于接垫113与防焊层112而呈突出状。在本步骤中，基板110可为一基板条的多个基板单元的其中之一，在封装之后再切割成个别半导体封装构造。因此，可以理解的是，根据本发明较佳实施例的覆晶模封方法的图示仅表示单一基板，但在应用上本发明的每一步骤也可同时实施在一基板条上的所有基板。
接着，如图4B与图4C所示，覆晶接合一上述的芯片120于基板110上，芯片120的凸块121接合于接垫113，并且芯片120与基板110之间形成有一模流间隙S，其大于模流导条的突出高度H。在本实施例中，在上述覆晶接合步骤中，通过焊料140焊接凸块121与接垫113，在进行回焊之前，芯片120的凸块121对准对应接垫113，可采用超音波接合、热压接合或上述两种方法的组合等方式，将芯片120的凸块121电性连接至基板110。并且在上述覆晶接合步骤之后，该方法还包含一回焊步骤，以去除焊料140内挥发性物质。在具体操作中，当回焊温度到达约217摄氏度以上，最高温度约为245摄氏度时能产生焊接的湿润性，而凸块121必须具有高于上述回焊温度的金属熔点，以避免变形。
最后，如图4C与图4D所示，形成一上述的模封胶体130于基板110的上表面111，以密封芯片120，并且模封胶体130还填满有模流间隙S，以密封凸块121与模流导条114。具体而言，模封胶体130是以一模具10通过转移成型(transfer molding)或称压模的技术而形成，当基板110与芯片120容置于模具10形成一模穴之后，在适当的升温条件与注胶压力下，将模封胶体130的前驱物填充入该模穴中，以密封保护芯片120以及凸块121。之后，再适当烘烤以固化成形。较佳地，在该回焊步骤中的加热温度大于上述形成模封胶体130步骤中的模封温度并且小于模流导条114的熔点，如此便能使模封温度小于焊料140回焊后的熔点与模流导条114的熔点，模封时注胶压力不会造成芯片120与模流导条114的位移并在模封时高温下维持模流导条114的形状。
在芯片120与基板110覆晶接合的过程中，因凸块121在非全布或不对称的状态下，故在后续形成模封胶体130的步骤中，利用模流导条的突出高度H高于接垫113与防焊层112，有效导引模封胶体130的模流，以填满无接垫空白区域的空间与凸块之间的空隙，在无凸块布置区域的模流速度因模流导条114的导引而达到上下与左右中间的模流平衡，使该模流间隙内无气泡或气洞产生。
以上所述，仅为本发明的较佳实施例，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明精神的范围内，所作的任何修改、等效变化与修饰等，均仍属于本发明的保护范围之内。

Claims (6)

1.一种非数组凸块的覆晶模封构造，其特征在于，所述非数组凸块的覆晶模封构造包含：
一基板，其具有一覆盖有防焊层的上表面，上表面设有多个显露于防焊层的接垫与至少一模流导条，其中模流导条设于接垫之间的无接垫空白区域并超出于接垫与防焊层的高度而呈突出状；
一芯片，其具有多个非数组配置的凸块，所述芯片覆晶接合于基板上，而凸块接合于接垫，并且芯片与基板之间形成有一模流间隙；所述模流导条的设置数量为多个，凸块边缘至边缘的间隙小于相邻模流导条之间的最小距离并且大于模流导条至最邻近凸块边缘的间隙；所述模流导条设置于防焊层上，且不接触至芯片；模流导条的突出高度大于模流间隙的二分之一，且小于模流间隙； 
一模封胶体，其形成于基板的上表面而密封芯片，并且模封胶体还填满于模流间隙而密封凸块与模流导条；以及
多个焊料，其焊接于凸块与接垫；所述凸块为柱状凸块，柱状凸块具有一平坦端面，焊料焊接于平坦端面，但不焊接至凸块的柱侧壁；所述模流导条的高度还高出于焊料的高度。
2.根据权利要求1所述非数组凸块的覆晶模封构造，其特征在于，所述接垫为对称配置，并且两两相邻的模流导条为相互平行。
3.根据权利要求1所述非数组凸块的覆晶模封构造，其特征在于，所述接垫为非对称配置，并且两两相邻的模流导条为相互不平行。
4.根据权利要求1所述非数组凸块的覆晶模封构造，其特征在于，所述模流导条的上表面形状为向尾端渐宽的细长条状。
5.一种非数组凸块的覆晶模封方法，其特征在于，所述非数组凸块的覆晶模封方法包含：
提供一基板，其具有一覆盖有防焊层的上表面，上表面设有多个显露于防焊层的接垫与至少一模流导条，其中模流导条设于接垫之间的无接垫空白区域并超出于接垫与防焊层的高度而呈突出状；
覆晶接合一芯片于基板上，所述芯片具有多个非数组配置的凸块，其接合于接垫，并且芯片与基板之间形成有一模流间隙，模流间隙大于模流导条突出的高度；所述模流导条的设置数量为多个，凸块边缘至边缘的间隙小于相邻模流导条之间的最小距离并且大于模流导条至最邻近凸块边缘的间隙；所述模流导条设置于防焊层上，且不接触至芯片；模流导条的突出高度大于模流间隙的二分之一，且小于模流间隙；多个焊料焊接于凸块与接垫；所述凸块为柱状凸块，柱状凸块具有一平坦端面，焊料焊接于平坦端面，但不焊接至凸块的柱侧壁；所述模流导条的高度还高出于焊料的高度；以及
形成一模封胶体于基板的上表面，以密封所述芯片，并且模封胶体还填满于模流间隙，以密封凸块与模流导条。
6.根据权利要求5所述非数组凸块的覆晶模封方法，其特征在于，在所述覆晶接合步骤中，通过多个焊料焊接凸块与接垫，并且在所述覆晶接合步骤之后，所述方法还包含一回焊步骤，去除焊料内挥发性物质，其中回焊步骤中的加热温度大于所述形成模封胶体步骤中的模封温度并且小于模流导条的熔点。
CN201110075150.5A 2011-03-28 2011-03-28 非数组凸块的覆晶模封构造与方法 Expired - Fee Related CN102709259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110075150.5A CN102709259B (zh) 2011-03-28 2011-03-28 非数组凸块的覆晶模封构造与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110075150.5A CN102709259B (zh) 2011-03-28 2011-03-28 非数组凸块的覆晶模封构造与方法

Publications (2)

Publication Number Publication Date
CN102709259A CN102709259A (zh) 2012-10-03
CN102709259B true CN102709259B (zh) 2014-10-29

Family

ID=46901918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110075150.5A Expired - Fee Related CN102709259B (zh) 2011-03-28 2011-03-28 非数组凸块的覆晶模封构造与方法

Country Status (1)

Country Link
CN (1) CN102709259B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538735B (zh) * 2017-03-02 2020-05-29 中芯国际集成电路制造(上海)有限公司 金属凸块装置及其制造方法
CN110120350B (zh) * 2018-02-06 2021-07-02 中芯国际集成电路制造(上海)有限公司 导电柱的形成方法、封装结构及封装方法
CN109016330B (zh) * 2018-06-22 2020-12-29 江苏长电科技股份有限公司 一种包封模具及其包封方法
CN110900961B (zh) * 2018-09-18 2022-06-28 日月光半导体制造股份有限公司 半导体封装模具
WO2020132977A1 (zh) * 2018-12-26 2020-07-02 华为技术有限公司 一种半导体封装件、电子设备
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法
CN112289751A (zh) * 2020-10-29 2021-01-29 华天科技(南京)有限公司 一种设置有基板预印锡的封装结构及其制作方法
CN112310008A (zh) * 2020-10-29 2021-02-02 华天科技(南京)有限公司 一种设置有基板预刷胶的封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129960B2 (ja) * 1996-02-27 2001-01-31 シャープ株式会社 Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法
CN101118897A (zh) * 2006-08-01 2008-02-06 南茂科技股份有限公司 补强型薄膜覆晶封装构造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544784B (en) * 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
TWI361482B (en) * 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129960B2 (ja) * 1996-02-27 2001-01-31 シャープ株式会社 Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法
CN101118897A (zh) * 2006-08-01 2008-02-06 南茂科技股份有限公司 补强型薄膜覆晶封装构造

Also Published As

Publication number Publication date
CN102709259A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102709259B (zh) 非数组凸块的覆晶模封构造与方法
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP4441545B2 (ja) 半導体装置
CN107104055A (zh) 半导体装置和其制造方法
JP2010165814A (ja) 半導体装置及び半導体装置の製造方法
TWI452660B (zh) 非陣列凸塊之覆晶模封構造
CN103050449A (zh) 封装件及其制法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3857574B2 (ja) 半導体装置及びその製造方法
CN101826495B (zh) 窗口型半导体封装构造
JP5328837B2 (ja) 非アレイバンプのフリップチップモールドの構造体
JP2010147225A (ja) 半導体装置及びその製造方法
JP2007294560A (ja) 半導体装置およびその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP4872605B2 (ja) 半導体装置の製造方法
CN102237283B (zh) 非阵列凸块的覆晶接合方法与构造
CN215896372U (zh) 一种设置有基板绿油的封装结构
CN103715107A (zh) 封装堆栈结构的制法
JP4324773B2 (ja) 半導体装置の製造方法
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
JP2004363289A (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
CN203367270U (zh) 模压型式内接线路球栅阵列集成电路
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造
CN101552249B (zh) 半导体封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20210328

CF01 Termination of patent right due to non-payment of annual fee