CN101552249B - 半导体封装构造 - Google Patents

半导体封装构造 Download PDF

Info

Publication number
CN101552249B
CN101552249B CN2008100895711A CN200810089571A CN101552249B CN 101552249 B CN101552249 B CN 101552249B CN 2008100895711 A CN2008100895711 A CN 2008100895711A CN 200810089571 A CN200810089571 A CN 200810089571A CN 101552249 B CN101552249 B CN 101552249B
Authority
CN
China
Prior art keywords
substrate
packaging structure
semiconductor packaging
chip
little
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100895711A
Other languages
English (en)
Other versions
CN101552249A (zh
Inventor
范文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN2008100895711A priority Critical patent/CN101552249B/zh
Publication of CN101552249A publication Critical patent/CN101552249A/zh
Application granted granted Critical
Publication of CN101552249B publication Critical patent/CN101552249B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明揭示一种半导体封装构造，包含：基板，具有封装表面以及外露表面，其中该封装表面包含有粘晶区；粘晶胶材，形成于该基板的封装表面；芯片，对准于该粘晶区并借由粘晶胶材设置于该基板的封装表面上；两个或两个以上第一排外接球点，设置于该基板的该外露表面；以及两个或两个以上第二排外接球点，设置于该基板的该外露表面，并相对于第一排外接球点更加远离该粘晶区的中心线；其中，该基板还具有至少一个阶梯状凹槽，其形成于该封装表面，使该阶梯状凹槽内的基板厚度往远离该粘晶区的该中心线的方向产生阶梯状薄化，并且该粘晶胶材填入于该阶梯状凹槽。该阶梯状凹槽提供该粘晶胶材的收藏空间，以减少溢流污染。

Description

半导体封装构造
技术领域
本发明有关于使用半导体封装技术的半导体装置，特别有关于一种外接球点具有可移动增益变化的半导体封装构造。 
背景技术
目前，半导体封装构造根据内部封装的半导体芯片的集成电路不同，而有各种不同封装类型。所谓的球栅阵列(BGA，ball grid array)封装构造，是在产品底面设置有两个或两个以上例如以焊锡回焊(solder reflow)形成的外接球点(一般称之为焊球或锡球)。外接球点应形成在同一接合平面并且具有适当足够的数量，作为半导体封装构造的输入/输出连接端(I/O connecting terminal)，才可在运算使用时与外路印刷电路板构成电性连接关系，以符合高密度表面接合的需求。通常接合平面为基板的外露表面。在半导体封装过程中，基板可能会遇到各种热处理，例如，粘晶胶材的烘烤固化、密封胶体的固化以及外接球点的回焊等等。并且，在半导体封装构造进行运算或热循环试验(TCT，thermalcycle test)的时候，由于热膨胀系数(CTE，coefficient of thermal expansion)不匹配的差异，半导体封装构造与外路印刷电路板之间会产生热应力，特别容易会作用位于基板周边或角落以及邻近芯片边缘的外接球点，导致基板翘曲(warpage)变形及焊球断裂(crack)，因而造成产品可靠度降低。此外，在坠落试验(drop test)中，位于基板周边或角落的外接球点(或称为边缘球与角落球)易遭受冲击应力而掉球。 
如图1所示，一种公知半导体封装构造100为窗口型球栅阵列类型，主要包含有基板110、粘晶胶材120、芯片130、两个或两个以上第一排外接球点140以及两个或两个以上第二排外接球点150。该基板110具有封装表面111、外露表面112及作为窗口的贯通槽孔115。该基板110的该外露表面112形成有焊罩层117，该焊罩层117显露出两个或两个以上内接指(finger)116与两个或两个以上外接垫118，以供接合两个或两个以上电性连接元件160与这些第一排、第二排外接球点140、150。 
该粘晶胶材120形成于该基板110的该封装表面111并粘接该芯片130，以使该芯片130可设置于该基板110上。该芯片130的主动面具有两个或两个以上焊垫132，可利用两个或两个以上电性连接元件160(例如打线形成的焊线)通过该贯通槽孔115连接这些焊垫132至该基板110的这些内接指116，使该芯片130与该基板110电性互连。封胶体170以压模方式设置于该基板110的该封装表面111上与该贯通槽孔115内，以密封该芯片130与这些电性连接元件160。 
这些第一排外接球点140设置于该基板110的该外露表面112的这些外接垫118上。这些第二排外接球点150设置于该基板110的该外露表面112的这些外接垫118上，并相对于这些第一排外接球点140更加远离该贯通槽孔115，故这些第二排外接球点150的中性点距离(DNP，distance from neutral point)大于这些第一排外接球点140的中性点距离。因此，这些第二排外接球点150邻近位于该基板110的边缘或角落而成为应力集中处。 
然而，在上述粘晶胶材120的固化、封胶体170的固化(curing)、这些第一排外接球点140与这些第二排外接球点150的回焊接合或是后续热循环试验与实际产品运算等都会有加热处理，材料之间热膨胀系数的差异会造成热应力，或是在坠落试验中会产生冲击应力，这些应力都会施加于这些第二排外接球点150而造成断裂与掉球问题，影响电性连接品质。此外，该基板110易产生翘曲问题。邻近于该芯片130的侧边角131的部分第一排外接球点140或第二排外接球点150也会有断裂与掉球问题。另外，在粘晶的升温与施压过程中，该粘晶胶材120具有流动性而容易发生溢胶或爬胶现象。 
发明内容
为了解决上述问题，本发明的主要目的在于提供一种外接球点具有可移动增益变化的半导体封装构造，使该半导体封装构造在位于其边缘或角落的外接球点能承受更大的应力而避免断裂或掉球。 
本发明的另一目的在于提供一种外接球点具有可移动增益变化的半导体封装构造，可减轻芯片侧边角施加于外接球点的应力作用，避免外接球点产生断裂。 
本发明的再一目的在于提供一种外接球点具有可移动增益变化的半导体封装构造，可控制粘晶溢胶。 
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明，一种外接球点具有可移动增益变化的半导体封装构造主要包含基板、粘晶胶材、芯片、两个或两个以上第一排外接球点以及两个或两个以上第二排外接球点。该基板具有封装表面以及外露表面，其中该封装表面包含有粘晶区。该粘晶胶材形成于该基板的该封装表面。该芯片对准于该粘晶区并借由该粘晶胶材设置于该基板的该封装表面上。这些第一排外接球点设置于该基板的该外露表面。这些第二排外接球点设置于该基板的该外露表面，并相对于这些第一排外接球点更加远离该粘晶区的中心线。其中，该基板还具有至少一个阶梯状凹槽，其形成于该封装表面，以使该阶梯状凹槽内的基板厚度往远离该粘晶区的中心线的方向产生阶梯状薄化，并且该粘晶胶材填入于该阶梯状凹槽。 
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 
在前述的半导体封装构造中，这些第二排外接球点可对准于该阶梯状凹槽的表面覆盖区域内。 
在前述的半导体封装构造中，其中这些第二排外接球点可邻近于该阶梯状凹槽的两相对称平行边缘。 
在前述的半导体封装构造中，这些第二排外接球点可邻近于该阶梯状凹槽的周边。 
在前述的半导体封装构造中，借由该阶梯状凹槽使该基板在这些第一排外接球点上具有第一基板厚度，并使该基板在这些第二排外接球点上具有第二基板厚度，其中该第二基板厚度可小于该第一基板厚度。 
在前述的半导体封装构造中，该芯片可具有接触该粘晶胶材的侧边角，其与这些第二排外接球点的排列方向大致平行，并且该阶梯状凹槽具有在该粘晶区之外并且平行于该侧边角的边缘。 
在前述的半导体封装构造中，该粘晶胶材在该侧边角至这些第二排外接球点之间的厚度可大于该基板在该侧边角至这些第二排外接球点之间的厚度。 
在前述的半导体封装构造中，还可包含两个或两个以上电性连接元件，其电性连接该芯片至该基板。 
在前述的半导体封装构造中，这些电性连接元件可包含两个或两个以上焊线。 
在前述的半导体封装构造中，该基板可具有贯通槽孔，其贯通该封装表面与该外露表面，以供这些电性连接元件通过。 
在前述的半导体封装构造中，还可包含封胶体，其形成于该基板的该封装表面上与该贯通槽孔内。 
在前述的半导体封装构造中，还可包含第二芯片，其背对背叠设于该芯片上。 
在前述的半导体封装构造中，该基板可具有两个或两个以上内接指，其形成于该封装表面上并在该阶梯状凹槽之外。 
在前述的半导体封装构造中，该粘晶胶材可粘接于该芯片的主动面。 
在前述的半导体封装构造中，该粘晶胶材可粘接于该芯片的背面。 
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明，一种外接球点具有可移动增益变化的半导体封装构造，包含：基板，具有封装表面以及外露表面，其中该封装表面包含有粘晶区；粘晶胶材，形成于该基板的该封装表面；芯片，对准于该粘晶区并借由该粘晶胶材设置于该基板的该封装表面上；以及两个或两个以上外接球点，设置于该基板的该外露表面；其中， 该基板还具有至少一个阶梯状凹槽，其形成于该封装表面，使该阶梯状凹槽内的基板厚度往远离该粘晶区的中心线的方向产生阶梯状薄化，并且该粘晶胶材填入于该阶梯状凹槽；其中，该芯片具有接触该粘晶胶材的侧边角，其与外接球点的排列方向大致平行，并且该阶梯状凹槽具有在该粘晶区之外并且平行于该侧边角的边缘；其中，外接球点对准形成于该阶梯状凹槽的表面覆盖区域内。 
由以上技术方案可以看出，本发明的外接球点具有可移动增益变化的半导体封装构造，在不影响产品外观、尺寸与厚度以及外接球点的接合平面的状况下，粘晶胶材在越接近于基板的边缘得到越大的厚度，使得较远离芯片的中心线的外接球点能相对于芯片产生较大的可移动增益变化，故该半导体封装构造在位于其边缘或角落的外接球点能承受更大的应力而不会断裂或掉球。 
而且，本发明的外接球点具有可移动增益变化的半导体封装构造，能在芯片侧边角提供较厚的粘晶胶材，可减轻芯片侧边角施加于外接球点的应力作用，避免外接球点产生断裂。 
另外，本发明的外接球点具有可移动增益变化的半导体封装构造，利用基板的阶梯状凹槽，提供粘晶胶材的收藏空间并控制粘晶溢胶。 
附图说明
图1为一种公知的半导体封装构造的截面示意图； 
图2为本发明第一具体实施例的一种外接球点具有可移动增益变化的半导体封装构造的截面示意图； 
图3为本发明第一具体实施例的半导体封装构造的局部截面示意图； 
图4为本发明第一具体实施例的半导体封装构造的基板的封装表面示意图； 
图5为本发明第一具体实施例的半导体封装构造的基板的局部立体示意图； 
图6为本发明第二具体实施例的一种外接球点具有可移动增益变化的半导体封装构造的截面示意图； 
图7为本发明第三具体实施例的一种外接球点具有可移动增益变化的半导体封装构造的截面示意图； 
图8为本发明第三具体实施例的半导体封装构造的基板的立体示意图。 
附图标记说明 
S0   基板厚度 
S1   第一基板厚度 
S2   第二基板厚度 
100  半导体封装构造 
110  基板      111  封装表      112  外露表面 
115  贯通槽孔  116  内接指      117  焊罩层 
118  外接垫 
120  粘晶胶材  130  芯片        131  侧边角 
132  焊垫 
140  第一排外接球点 
150  第二排外接球点 
160  电性连接元件               170  封胶体 
200  半导体封装构造 
210  基板      211  封装表面    212  外露表面 
213  粘晶区    214  阶梯状凹槽  214A  边缘 
215  贯通槽孔  216  内接指      217  焊罩层 
218  外接垫    219  第二内接指 
220  粘晶胶材  230  芯片        231  侧边角 
232  焊垫 
240  第一排外接球点 
250  第二排外接球点 
260  电性连接元件               270  封胶体 
280  第二芯片                       281  第二焊垫 
290  第二电性连接元件 
300  半导体封装构造 
310  基板          311  封装表面    312  外露表面 
313  粘晶          314  阶梯状凹槽  314A  边缘 
316  内接指        317  焊罩层      318  外接垫 
320  粘晶胶材      330  芯片        331  侧边角 
332  焊垫 
340  第一排外接球点 
350  第二排外接球点 
360  电性连接元件                   370  封胶体 
具体实施方式
第一具体实施例 
依据本发明的第一具体实施例，其揭示一种外接球点具有可移动增益变化的半导体封装构造。 
如图2及图3所示，该半导体封装构造200主要包含基板210、粘晶胶材220、芯片230、两个或两个以上第一排外接球点240以及两个或两个以上第二排外接球点250。 
该基板210具有封装表面211、外露表面212以及贯通槽孔215，其中该封装表211包含有粘晶213，如图4所示，该粘晶区213的尺寸可大约等于该芯片230的尺寸。 
其中，这些第二排外接球点250以平行于该粘晶区213的中心线的方式线性排列，并且这些第二排外接球点250相对于这些第一排外接球点240更加远离该中心线。在本实施例中，上述中心线大致位于该芯片230的焊垫232位置。 
该贯通槽孔215贯穿该基板210的该封装表面211以及该外露表面212，以作为窗口型球栅阵列封装的打线窗口。该基板210还具有位于该外露表面212 上的两个或两个以上外接垫218以及两个或两个以上内接指216。这些外接垫218可呈多排排列或是栅状阵列形态。此外，该基板210的外露表面212形成有焊罩层217，以遮覆导电迹线，但显露出这些内接指216与这些外接垫218，以留做后续接合导电元件如焊线(bonding wire)或焊球(solder ball)之用。较佳地，该基板210可为具有单层线路的印刷电路板，以节省该基板210的成本。 
此外，如图2及图5所示，该基板210还具有至少一个阶梯状凹槽214，其形成于该封装表面211，以使该阶梯状凹槽214内的基板厚度往远离该粘晶区213的中心线的方向产生阶梯状薄化。该阶梯状凹槽214可利用多个不同开口尺寸的次基板以叠压(lamination)方式获得。此外，本发明并不限制该阶梯状凹槽214的数量，在本实施例中，该基板210的两边各具有一个阶梯状凹槽214。 
该粘晶胶材220形成于该基板210的该封装表面211。较佳地，该粘晶胶材220可为液态环氧物、B阶胶体或是其它可多阶固化的粘晶材料，可在芯片封装工艺之前或前期作业中，预先形成于该基板210上，其形成方法为点涂画胶或是印刷等液态涂布。 
如图3及图4所示，该芯片230对准于该粘晶区213并借由该粘晶胶材220而设置于该基板210的该封装表面211上。在本实施例中，该芯片230具有两个或两个以上位于主动面的焊垫232，如图2所示，其可为单排或双排排列于该主动面的中央区域。该粘晶胶材220可粘接于该芯片230的主动面并使这些焊垫232对准于该贯通槽孔215内。此外，如图2及图3所示，该芯片230可具有接触该粘晶胶材220的侧边角231，其与这些第二排外接球点250的排列方向大致平行，并且该阶梯状凹槽214具有边缘214A，其位于该粘晶区213之外并且平行于该侧边角231，借以增加该粘晶胶材220由该侧边角231至这些第二排外接球点250的厚度，以减轻该芯片230的该侧边角231对这些第二排外接球点250的应力作用。 
如图2及图4所示，这些第一排外接球点240设置于该基板210的该外露表面212的这些外接垫218上。这些第二排外接球点250设置于该基板210的 该外露表面212的这些外接垫218上，并相对于这些第一排外接球点240更加远离该粘晶区213的中心线。即依照由该基板210的中心线距离或中性点距离(DNP，distance from neutral point)可将外接球点区分为两个或两个以上第一排外接球点240及两个或两个以上第二排外接球点250。其中在截面结构中，这些第二排外接球点250较远离该基板210的中性点距离。具体而言，这些第一排外接球点240与这些第二排外接球点250可包含金属球、锡膏、接触垫或接触针，故该半导体封装构造200可借由这些第一排外接球点240与这些第二排外接球点250接合至外部印刷电路板(图中未绘出)。在这些第一排外接球点240与这些第二排外接球点250之间可设置一排或更多排的外接球点。 
具体而言，如图5所示，该基板210具有基板厚度S0，其是该外露表面212至该封装表面211的距离。借由该阶梯状凹槽214，使该基板210在这些第一排外接球点240上至该阶梯状凹槽214具有第一基板厚度S1，并使该基板210在这些第二排外接球点250上至该阶梯状凹槽214具有第二基板厚度S2，其中该第二基板厚度S2可小于该第一基板厚度S1，而该第一基板厚度S1可小于该基板厚度S0。该第一基板厚度S1与该第二基板厚度S2可依照该焊罩层217、该粘晶胶材220以及封胶体270的膨胀系数，做适当的厚度调配，在温度升降变化中，可避免该基板210产生翘曲。具体而言，这些第二排外接球点250可对准于该阶梯状凹槽214的表面覆盖区域内并可邻近于该阶梯状凹槽214的两个相对称平行边缘214A，以确保由这些第二排外接球点250至该芯片230的最短距离可被该粘晶胶材220占据较多的比例，甚至大于被该基板210占据的比例。较佳地，这些第二排外接球点250可邻近于该阶梯状凹槽214的周边，相对可使该粘晶胶材220在这些第二排外接球点250上具有较大的厚度，以增进应力缓冲的效果，故容易受到集中作用的这些第二排外接球点250能承受较大的位置移动变化，而不会掉球或断裂。在本实施例中，这些第二排外接球点250是最外排外接球点，它们的排列方向是平行对准于侧边角231但不超过该阶梯状凹槽214的边缘214A。 
如图3及图4所示，在进行粘晶作业时，先将该粘晶胶材220以液态涂布 方式涂覆至该基板210的该封装表面211，以供粘接该芯片230，由于该阶梯状凹槽214邻近于该粘晶区213，可提供该粘晶胶材220的收藏空间，以减少溢流污染。故该阶梯状凹槽214具有限制该粘晶胶材220往该基板210溢胶流动的功能，故当粘晶溢胶发生时，该粘晶胶材220能适当地被控制不会溢流。如图3所示，该粘晶胶材220不会溢流至该基板210的周边与至该贯通槽孔215内，还可以降低该粘晶胶材220在该芯片230侧面的溢流爬胶高度，故有助于该封胶体270完全密封该粘晶胶材220，以确保该半导体封装构造200的品质。 
具体而言，如图3所示，该粘晶胶材220填入于该阶梯状凹槽214，该粘晶胶材220在该侧边角231至这些第二排外接球点250之间的厚度可大于该基板210在该侧边角231至这些第二排外接球点250之间的厚度。因此，在不影响产品外观、尺寸与厚度以及外接球点的接合平面的状况下，该粘晶胶材220在越接近于该芯片230的边缘得到越大的厚度，使得较远离该粘晶区213的中心的第二排外接球点250能相对于该芯片230产生较大的可移动增益变化，故该半导体封装构造200在位于其边缘或角落的这些第二排外接球点250能承受更大的应力而不会断裂或掉球。 
在本实施例中，如图2所示，该基板210的这些内接指216形成于该外露表面211上并邻近于该贯通槽孔215。该半导体封装构造200还可包含两个或两个以上电性连接元件260，其电性连接该芯片230的焊垫232至该基板210的这些内接指216。这些电性连接元件260可为打线形成的焊线。 
该半导体封装构造200还可包含封胶体270，其形成于该基板210的该封装表面211上与该贯通槽孔215内，以密封该芯片230以及这些电性连接元件260，而令该芯片230与这些电性连接元件260与外界隔离，而不至于受到污染物侵害。在本实施例中，该封胶体270通过压模(transfer molding)形成，并完全密封该芯片230与该粘晶胶材220。或者，在不同实施例中，该封胶体270可以仅密封该芯片230的侧面而显露出该芯片230的背面，而成为裸晶形态(图中未绘出)。 
第二具体实施例 
本发明的第二具体实施例揭示另一种外接球点具有可移动增益变化的半导体封装构造，可运用背对背双芯片堆叠的窗口型球栅阵列封装产品(back-to-back DDP WBGA)，主要元件大致与第一具体实施例相同，故沿用相同附图标记，请参阅图6所示，例如基板210、粘晶胶材220、第一芯片230、第一排外接球点240以及第二排外接球点250。该半导体封装构造还可包含第二芯片280，该第二芯片280背对背叠设于该芯片230的背面上。但不受限地，可再往上堆叠更多颗芯片，如三颗、四颗或更多，以构成多芯片堆叠封装构造，可提高运作效率。具体而言，该第二芯片280的主动面具有两个或两个以上第二焊垫281，并可借由两个或两个以上第二电性连接元件290(例如打线形成的焊线)连接这些第二焊垫281至该基板210的该封装表面211上的两个或两个以上第二内接指219，使该第二芯片280与该基板210电性互连。而该阶梯状凹槽214的厚度与数量可依据该焊罩层217、该粘晶胶材220以及封胶体270的膨胀系数及整体的封装高度，做适当调整，在温度升降变化中，可避免该基板210产生翘曲。这些第二排外接球点250对准形成于该阶梯状凹槽214的表面覆盖区域内，得到较佳的应力缓冲，不会在热循环测试或是实际的产品运作中造成这些第二排外接球点250断裂或接合不良，以确保半导体封装构造的电性连接品质与耐用度。 
第三具体实施例 
本发明的第三具体实施例揭示另一种外接球点具有可移动增益变化的半导体封装构造。请参阅图7所示，该半导体封装构造300主要包含基板310、粘晶胶材320、芯片330、两个或两个以上第一排外接球点340以及两个或两个以上第二排外接球点350。该基板310具有封装表面311以及外露表面312，其中该封装表面311包含有粘晶区313，如图8所示，该粘晶区313的尺寸可大约等于该芯片330的尺寸。该基板310的该外露表面312可形成有焊罩层317，该焊罩层317为绝缘性材料，以形成遮覆导电迹线的电性绝缘层，但显露出两个或两个以上外接垫318，以使这些第一排外接球点340与这些第二排外接球点350可接合至这些外接垫318。此外，如图7所示，该基板310还具有至少 一个阶梯状凹槽314，其形成于该封装表面311，以使该阶梯状凹槽314内的基板厚度往远离该粘晶区313的中心线的方向产生阶梯状薄化。该阶梯状凹槽314的周边可稍大于该粘晶区313的周边，如图8所示。而在本实施例中，该基板310还具有两个或两个以上内接指316，其形成于该封装表面311上并在该阶梯状凹槽314之外，如图8所示。 
如图7所示，该粘晶胶材320形成于该基板310的该封装表面311。该粘晶胶材320可为液态环氧物、B阶胶体或是一种在升温温度下可为液态或胶稠态的粘晶材料。较佳地，该粘晶胶材320为B阶胶体，可在半导体芯片封装工艺之前或是前期作业中，预先形成于该基板310上。 
该芯片330对准于该粘晶区313并借由该粘晶胶材320而设置于该基板310的该封装表面311上。在本实施例中，该粘晶胶材320可粘接于该芯片330的背面。该芯片330的主动面包含有两个或两个以上焊垫332。这些焊垫332可为单排或多排排列于芯片330主动面的周边区域，并借由两个或两个以上电性连接元件360(例如焊线)电性连接该芯片330的这些焊垫332至该基板310的这些内接指316，再以封胶体370密封该芯片330以及这些电性连接元件360，提供适当的保护。此外，利用该阶梯状凹槽314可控制该粘晶胶材320在该封装表面311上的溢流，以避免污染这些内接指316并确保该封胶体370能完全密封该粘晶胶材320。 
再如图7所示，这些第一排外接球点340设置于该基板310较为接近该外露表面312中央的这些外接垫318上。这些第二排外接球点350设置于该基板310较为远离该外露表面312中央的这些外接垫318上，故这些第二排外接球点350相对于这些第一排外接球点340更加远离该粘晶区313的中心线。即这些第二排外接球点350比这些第一排外接球点340更加远离该基板310的中性点距离。该阶梯状凹槽314的数量与凹槽深度依照该基板310的焊罩层317、该粘晶胶材320以及该封胶体370的膨胀系数，做适当调配，以防止该基板310翘曲而造成这些第二排外接球点350掉球或断裂。 
较佳地，再如图7所示，该芯片330可具有接触该粘晶胶材320的侧边角 331，其与这些第二排外接球点350的排列方向大致平行。并且，如图7及图8所示，该阶梯状凹槽314具有在该粘晶区313之外并且平行于该侧边角331的边缘314A，借以增加该粘晶胶材320由该侧边角331至这些第二排外接球点350的厚度，以减轻该芯片330的该侧边角331对这些第二排外接球点350施加的应力作用。 
此外，该阶梯状凹槽314具有限制该粘晶胶材320往该基板310溢胶流动的功能，故当粘晶溢胶发生时，该粘晶胶材320能适当地被控制不会溢流到该基板310的侧边，如第7图所示，以确保该半导体封装构造300的品质。 
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已将较佳实施例揭示如上，然而并非用以限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的技术范围内，所作的任何简单修改、等效性变化与修饰，仍然属于本发明的技术范围内。 

Claims (19)

1.一种半导体封装构造，包含：
基板，具有封装表面以及外露表面，其中该封装表面包含有粘晶区；
粘晶胶材，形成于该基板的该封装表面；
芯片，对准于该粘晶区并借由该粘晶胶材设置于该基板的该封装表面上；
两个以上第一排外接球点，设置于该基板的该外露表面；以及
两个以上第二排外接球点，设置于该基板的该外露表面，并相对于所述第一排外接球点更加远离该粘晶区的中心线；
其特征在于，该基板还具有至少一个阶梯状凹槽，其形成于该封装表面，使该阶梯状凹槽内的基板厚度往远离该粘晶区的该中心线的方向产生阶梯状薄化，该粘晶胶材填入于该阶梯状凹槽并且粘晶胶材越远离该粘晶区的中心线其厚度越大。
2.如权利要求1所述的半导体封装构造，其特征在于，所述第二排外接球点对准于该阶梯状凹槽的表面覆盖区域内。
3.如权利要求2所述的半导体封装构造，其特征在于，所述第二排外接球点邻近于该阶梯状凹槽的两相对称平行边缘。
4.如权利要求1所述的半导体封装构造，其特征在于，借由该阶梯状凹槽使该基板在所述第一排外接球点上具有第一基板厚度，并使该基板在所述第二排外接球点上具有第二基板厚度，其中该第二基板厚度小于该第一基板厚度。
5.如权利要求1所述的半导体封装构造，其特征在于，所述芯片具有接触该粘晶胶材的侧边角，其与所述第二排外接球点的排列方向平行，并且该阶梯状凹槽具有在该粘晶区之外并且平行于该侧边角的边缘。
6.如权利要求5所述的半导体封装构造，其特征在于，所述粘晶胶材在该侧边角至所述第二排外接球点之间的厚度大于该基板在该侧边角至所述第二排外接球点之间的厚度。
7.如权利要求1所述的半导体封装构造，其特征在于，该半导体封装构造还包含两个或两个以上电性连接元件，其电性连接该芯片至该基板。
8.如权利要求7所述的半导体封装构造，其特征在于，所述粘晶胶材粘接于该芯片的主动面；该基板具有贯通槽孔，其贯通该封装表面与该外露表面，供所述电性连接元件通过。
9.如权利要求8所述的半导体封装构造，其特征在于，该半导体封装构造还包含封胶体，其形成于该基板的该封装表面上与该贯通槽孔内。
10.如权利要求8所述的半导体封装构造，其特征在于，还包含第二芯片，其背对背叠设于该芯片上；该基板具有两个或两个以上内接指，其形成于该封装表面上并在该阶梯状凹槽之外。
11.如权利要求1所述的半导体封装构造，其特征在于，所述粘晶胶材粘接于该芯片的背面；该基板具有两个或两个以上内接指，其形成于该封装表面上并在该阶梯状凹槽之外。
12.一种半导体封装构造，包含：
基板，具有封装表面以及外露表面，其中该封装表面包含有粘晶区；
粘晶胶材，形成于该基板的该封装表面；
芯片，对准于该粘晶区并借由该粘晶胶材设置于该基板的该封装表面上；以及
两个或两个以上外接球点，设置于该基板的该外露表面；
其特征在于，该基板还具有至少一个阶梯状凹槽，其形成于该封装表面，使该阶梯状凹槽内的基板厚度往远离该粘晶区的中心线的方向产生阶梯状薄化，该粘晶胶材填入于该阶梯状凹槽并且粘晶胶材越远离该粘晶区的中心线其厚度越大；
其中，该芯片具有接触该粘晶胶材的侧边角，其与外接球点的排列方向平行，并且该阶梯状凹槽具有在该粘晶区之外并且平行于该侧边角的边缘；
其中，所述外接球点对准形成于该阶梯状凹槽的表面覆盖区域内。
13.如权利要求12所述的半导体封装构造，其特征在于，所述外接球点的最外排的排列方向是平行对准于侧边角但不超过该阶梯状凹槽的边缘。
14.如权利要求12所述的半导体封装构造，其特征在于，所述粘晶胶材在该侧边角至所述外接球点之间的厚度大于该基板在该侧边角至所述外接球点之间的厚度。
15.如权利要求12所述的半导体封装构造，其特征在于，还包含两个或两个以上电性连接元件，电性连接该芯片至该基板。
16.如权利要求15所述的半导体封装构造，其特征在于，所述粘晶胶材粘接于该芯片的主动面；该基板具有贯通槽孔，其贯通该封装表面与该外露表面，供所述电性连接元件通过。
17.如权利要求16所述的半导体封装构造，其特征在于，还包含封胶体，其形成于该基板的该封装表面上与该贯通槽孔内。
18.如权利要求16所述的半导体封装构造，其特征在于，还包含第二芯片，其背对背叠设于该芯片上；该基板具有两个或两个以上内接指，其形成于该封装表面上并在该阶梯状凹槽之外。
19.如权利要求12所述的半导体封装构造，其特征在于，所述粘晶胶材粘接于该芯片的背面；该基板具有两个或两个以上内接指，其形成于该封装表面上并在该阶梯状凹槽之外。
CN2008100895711A 2008-04-01 2008-04-01 半导体封装构造 Expired - Fee Related CN101552249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100895711A CN101552249B (zh) 2008-04-01 2008-04-01 半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100895711A CN101552249B (zh) 2008-04-01 2008-04-01 半导体封装构造

Publications (2)

Publication Number Publication Date
CN101552249A CN101552249A (zh) 2009-10-07
CN101552249B true CN101552249B (zh) 2012-05-09

Family

ID=41156370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100895711A Expired - Fee Related CN101552249B (zh) 2008-04-01 2008-04-01 半导体封装构造

Country Status (1)

Country Link
CN (1) CN101552249B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952198B (zh) * 2020-08-25 2022-09-13 嘉兴启创科技咨询有限公司 一种半导体封装及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
CN1601713A (zh) * 2003-09-24 2005-03-30 精工爱普生株式会社 半导体装置的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
CN1601713A (zh) * 2003-09-24 2005-03-30 精工爱普生株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
CN101552249A (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
TWI529851B (zh) Manufacturing method of semiconductor device
US6479321B2 (en) One-step semiconductor stack packaging method
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US20080029884A1 (en) Multichip device and method for producing a multichip device
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
CN103022021A (zh) 半导体装置及其制造方法
CN101872757B (zh) 凹穴芯片封装结构及使用其的层叠封装结构
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20080248611A1 (en) Manufacturing method of semiconductor device
KR20170016550A (ko) 반도체 패키지의 제조 방법
US10032652B2 (en) Semiconductor package having improved package-on-package interconnection
JP2007042762A (ja) 半導体装置およびその実装体
US20210242098A1 (en) Variable thickness lid adhesive
US10734322B2 (en) Through-holes of a semiconductor chip
CN101355070A (zh) 多柱体的可堆叠半导体封装构造
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
CN101872749A (zh) 凹穴芯片封装结构及使用其的层叠封装结构
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same
US7902663B2 (en) Semiconductor package having stepwise depression in substrate
CN101552249B (zh) 半导体封装构造
TW201025554A (en) Multiple flip-chip package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20130401