CN112310008A - 一种设置有基板预刷胶的封装结构及其制作方法 - Google Patents
一种设置有基板预刷胶的封装结构及其制作方法 Download PDFInfo
- Publication number
- CN112310008A CN112310008A CN202011187448.0A CN202011187448A CN112310008A CN 112310008 A CN112310008 A CN 112310008A CN 202011187448 A CN202011187448 A CN 202011187448A CN 112310008 A CN112310008 A CN 112310008A
- Authority
- CN
- China
- Prior art keywords
- substrate
- brushing
- flip chip
- glue
- brushing glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 230000001680 brushing effect Effects 0.000 title claims abstract description 64
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000003292 glue Substances 0.000 title claims description 49
- 239000000853 adhesive Substances 0.000 claims abstract description 27
- 230000001070 adhesive effect Effects 0.000 claims abstract description 27
- 239000005022 packaging material Substances 0.000 claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 238000012536 packaging technology Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 3
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种设置有基板预刷胶的封装结构及其制作方法，该封装结构在基板上设置有预刷胶，使得在封装过程中，所有的塑封料能够沿着具有一定厚度的预刷胶移动，预刷胶对于塑封料有一定的导流作用，使得塑封料能够完全的填充到芯片和基板之间，减少塑封料空洞出现的情况。该封装结构可大幅提升生产效率，并节约封装成本，可高效、低成本解决现有倒装封装技术中的塑封料空洞问题。
Description
【技术领域】
本发明属于半导体封装技术领域，具体涉及一种设置有基板预刷胶的封装结构及其制作方法。
【背景技术】
随着科技的进步，倒装(FC)芯片封装应用越来越广泛，但是倒装封装芯片下方的塑封料空洞问题(Void)一直是困扰业界的一道难题。目前常用的解决方案就是在塑封前，先使用流动性好的胶水(底部填充)来进行点胶预填充，但是底部填充胶水材料非常贵，会让整体封装成本大幅上升，而且点胶工艺的生产效率也非常低。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种设置有基板预刷胶的封装结构及其制作方法，以解决倒装产品塑封料空洞问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种设置有基板预刷胶的封装结构，包括基板，基板上设置有阻焊层，所述阻焊层上设置有预刷胶，所述预刷胶在基板上呈阵列布置，所述预刷胶在基板的非焊接区域；
基板上设置有倒装芯片和塑封料，倒装芯片和基板电连接，倒装芯片被塑封料包裹；预刷胶在倒装芯片和基板之间，预刷胶的周围被塑封料包裹。
本发明的进一步改进在于：
优选的，所述预刷胶为条状，若干个预刷胶围绕倒装芯片的中心周向阵列。
优选的，所述预刷胶为点状，若干个预刷胶在倒装芯片和基板之间成矩形阵列分布。
优选的，所述基板上设置有铜焊盘，每一个铜焊盘上设置有一个第一电连接体，倒装芯片在第一电连接体上。
优选的，预刷胶的高度为第一电连接体高度的30％～100％。
优选的，第一电连接体围绕预刷胶设置，将所有的预刷胶设置在第一电连接体的中间。
优选的，所述基板的下表面阻焊层，阻焊层中设置有铜焊盘，每一个铜焊盘连接有若干个第二电连接体。
一种上述设置有基板预刷胶的封装结构的制作方法，包括以下步骤：
步骤1，在基板的阻焊层上根据设定形状印刷预刷胶，烘烤使得预刷胶固化；
步骤2，待预刷胶凝固后，将倒装芯片贴装在基板上；
步骤3，塑封倒装芯片，完成封装结构的制作。
优选的，步骤2中，所述倒装芯片通过回流焊或热压焊和基板焊接。
优选的，步骤1中，预刷胶的烘烤温度范围为70～260℃。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种设置有基板预刷胶的封装结构，该封装结构在基板上设置有预刷胶，使得在封装过程中，所有的塑封料能够沿着具有一定厚度的预刷胶移动，预刷胶对于塑封料有一定的导流作用，使得塑封料能够完全的填充到芯片和基板之间，减少塑封料空洞出现的情况。该封装结构可大幅提升生产效率，并节约封装成本，可高效、低成本解决现有倒装封装技术中的塑封料空洞问题。
进一步的，预刷胶能够为条状，也能够为点状，但需要在倒装芯片和基板之间均匀分布，保证导流均匀。
进一步的，倒装芯片通过第一电连接体和基板实现电连接。
进一步的，预刷胶的高度为第一电连接体高度的30-100％，使得预刷胶既可与上层倒装芯片接触(厚度为第一电连接体高度的100％)，也可与上层倒装芯片不接触(厚度小于第一电连接体高度的100％)，但是高度太低了，难以起到导流的作用。
进一步的，基板的下表面连接有若干个第二电连接体，使得整个封装结构能够和其他装置实现电连接。
本发明还公开了一种设置有基板预刷胶的封装结构的制作方法，对比起常规的底部填充点胶方案(需要一颗一颗封装颗粒点胶)，本发明的方法使用了印刷技术，一次印刷作业可以完成一整条基板上数十颗甚至上百颗封装颗粒的预刷胶印刷，效率是底部填充点胶方案的数十倍。而且底部填充材料要追求高流动性，需要通过毛细作用力把细小的缝隙填充上，底部填充中的填充物尺寸要很小，所以价格昂贵。而本发明所用的是胶水，无需高流动性，只要能够在高温烘烤下实现固化即可，价格便宜，其成本小于底部填充材料价格的十分之一。且用量少于底部填充材料，因为本发明所用的胶体无需把倒装芯片下方填充满，预刷胶只是起到对塑封料的导流作用，主要把倒装芯片下方填充满的还是传统的塑封料。
【附图说明】
图1是本发明的封装结构俯视图；
图2是本发明的封装结构A-A截面的侧视图
图3是本发明的封装结构实施例2的结构俯视图；
图4是本发明的封装结构实施例3的结构俯视图。
其中，1-倒装芯片；2-第一电连接体；3-铜焊盘；4-预刷胶；5-阻焊层；6-第二电连接体；7-基板；8-塑封料。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参见图1-图4，本发明公开了一种设置有基板预刷胶的封装结构，包括基板7，基板7的上表面和下表面均设置有阻焊层5，阻焊层5上设置有设定形状的预刷胶4；基板7上设置有倒装芯片1和塑封料8，倒装芯片1和基板7电连接，倒装芯片1被塑封料8包裹；预刷胶4在倒装芯片4和基板7之间，预刷胶4的周围被塑封料8包裹。所述基板7上设置有铜焊盘3，每一个铜焊盘3上设置有一个第一电连接体2，倒装芯片1在第一电连接体2上，倒装芯片1通过其下部的第一电连接体2和铜焊盘3和基板7实现电连接，第一电连接体2围绕预刷胶4设置，即第一电连接体2围绕形成一圈，预刷胶4的高度为第一电连接体2高度的30％～100％。基板7底部的阻焊层5中设置有若干个铜焊盘3，每一个铜焊盘3对应连接有一个第二电连接体6，整个封装结构通过第二电连接体6和外部实现电连接。
优选的，倒装芯片1既可为普通的倒装硅片，也可为一个完整的倒装封装体，如基板、硅片和塑封料等。
优选的，第一电连接体2，能够为锡球，也能够为锡银铜合金等，或者铜柱/锡球的组合体，用于实现倒装芯1片和基板7之间的电性能连接。
优选的，阻焊层5能够替换为绿油。
优选的，第二电连接体6能够为锡球，也能够为常用的锡银铜合金等，部分产品如果没有锡球，则为触点陈列封装结构。
实施例1
参见图1和图2，本发明公开了一种设置有基板预刷胶的封装结构及其制作方法，具体的制作过程为：通过印刷技术，在基板7上表面的阻焊层5上印刷上设定图案的预刷胶4，通过高温烘烤使得预刷胶4固化成型，预刷胶4的烘烤温度范围为70～260℃之间，能够提前烘烤固固化，也能够在后期回流焊时同步实现固化；本实施例中预刷胶4的设置形状为围绕着其对应的倒装芯片1的中心，呈周向阵列的结构，为发射形状。
然后把倒装芯片1贴装在基板7上，通过回流焊或者热压焊实现倒装芯片1和基板7之间的倒装焊接，倒装芯片1通过铜焊盘3和第一电连接体2和基板7电连接，然后进行塑封操作，在塑封时，塑封料会从倒装芯片1的四周流向倒装芯片1和基板7之间，在这一过程中，成形的预刷胶4对塑封料的导流作用，使得塑封料能够沿着预刷胶4的长度方向流动，整个填充过程更加流畅，减少空洞的现象，塑封料的流动会有明显改善，能更容易填充进芯片下方，从而解决掉芯片下方的塑封料空洞问题。
实施例2
如图3所示，本实施例中的预刷胶4同样为周向阵列形式，但设置的预刷胶4的数量少于实施例1的数量。其余内容均与实施例1相同。
实施例3
如图4所示，本实施例中的预刷胶4呈点阵形式，具体的为矩形阵列形式。其余内容均与实施例1相同。
本发明的导电过程为，在工作过程中，倒装芯片1通过第一电连接体2和铜焊盘3与基板7实现电连接，基板7通过铜焊盘3和第二电连接体和外部实现电连接。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种设置有基板预刷胶的封装结构，其特征在于，包括基板(7)，基板(7)上设置有阻焊层(5)，所述阻焊层(5)上设置有预刷胶(4)，所述预刷胶(4)在基板(7)上呈阵列布置，所述预刷胶(4)在基板(7)的非焊接区域；
基板(7)上设置有倒装芯片(1)和塑封料(8)，倒装芯片(1)和基板(7)电连接，倒装芯片(1)被塑封料(8)包裹；预刷胶(4)在倒装芯片(1)和基板(7)之间，预刷胶(4)的周围被塑封料(8)包裹。
2.根据权利要求1所述的一种设置有基板预刷胶的封装结构，其特征在于，所述预刷胶(4)为条状，若干个预刷胶(4)围绕倒装芯片(1)的中心周向阵列。
3.根据权利要求1所述的一种设置有基板预刷胶的封装结构，其特征在于，所述预刷胶(4)为点状，若干个预刷胶(4)在倒装芯片(1)和基板(7)之间成矩形阵列分布。
4.根据权利要求1所述的一种设置有基板预刷胶的封装结构，其特征在于，所述基板(7)上设置有铜焊盘(3)，每一个铜焊盘(3)上设置有一个第一电连接体(2)，倒装芯片(1)在第一电连接体(2)上。
5.根据权利要求4所述的一种设置有基板预刷胶的封装结构，其特征在于，预刷胶(4)的高度为第一电连接体(2)高度的30％～100％。
6.根据权利要求4所述的一种设置有基板预刷胶的封装结构，其特征在于，第一电连接体(2)围绕预刷胶(4)设置，将所有的预刷胶(4)设置在第一电连接体(2)的中间。
7.根据权利要求1所述的一种设置有基板预刷胶的封装结构，其特征在于，所述基板(7)的下表面阻焊层(5)，阻焊层(5)中设置有铜焊盘(3)，每一个铜焊盘(3)连接有若干个第二电连接体(6)。
8.一种权利要求1所述设置有基板预刷胶的封装结构的制作方法，其特征在于，包括以下步骤：
步骤1，在基板(7)的阻焊层(5)上根据设定形状印刷预刷胶(4)，烘烤使得预刷胶固化；
步骤2，待预刷胶(4)凝固后，将倒装芯片(1)贴装在基板(7)上；
步骤3，塑封倒装芯片(1)，完成封装结构的制作。
9.根据权利要求8所述的设置有基板预刷胶的封装结构的制作方法，其特征在于，步骤2中，所述倒装芯片(1)通过回流焊或热压焊和基板(7)焊接。
10.根据权利要求8所述的设置有基板预刷胶的封装结构的制作方法，其特征在于，步骤1中，预刷胶(4)的烘烤温度范围为70～260℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011187448.0A CN112310008A (zh) | 2020-10-29 | 2020-10-29 | 一种设置有基板预刷胶的封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011187448.0A CN112310008A (zh) | 2020-10-29 | 2020-10-29 | 一种设置有基板预刷胶的封装结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112310008A true CN112310008A (zh) | 2021-02-02 |
Family
ID=74332589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011187448.0A Pending CN112310008A (zh) | 2020-10-29 | 2020-10-29 | 一种设置有基板预刷胶的封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112310008A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115662959A (zh) * | 2022-12-26 | 2023-01-31 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构及其制备方法 |
| CN116487276A (zh) * | 2023-04-26 | 2023-07-25 | 珠海妙存科技有限公司 | 一种芯片及其制作方法、半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232474A (ja) * | 1996-02-27 | 1997-09-05 | Sharp Corp | Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法 |
| US20080277802A1 (en) * | 2007-05-10 | 2008-11-13 | Siliconware Precision Industries Co., Ltd. | Flip-chip semiconductor package and package substrate applicable thereto |
| CN102709259A (zh) * | 2011-03-28 | 2012-10-03 | 力成科技股份有限公司 | 非数组凸块的覆晶模封构造与方法 |
| WO2020132977A1 (zh) * | 2018-12-26 | 2020-07-02 | 华为技术有限公司 | 一种半导体封装件、电子设备 |
-
2020
- 2020-10-29 CN CN202011187448.0A patent/CN112310008A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232474A (ja) * | 1996-02-27 | 1997-09-05 | Sharp Corp | Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法 |
| US20080277802A1 (en) * | 2007-05-10 | 2008-11-13 | Siliconware Precision Industries Co., Ltd. | Flip-chip semiconductor package and package substrate applicable thereto |
| CN102709259A (zh) * | 2011-03-28 | 2012-10-03 | 力成科技股份有限公司 | 非数组凸块的覆晶模封构造与方法 |
| WO2020132977A1 (zh) * | 2018-12-26 | 2020-07-02 | 华为技术有限公司 | 一种半导体封装件、电子设备 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115662959A (zh) * | 2022-12-26 | 2023-01-31 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构及其制备方法 |
| CN115662959B (zh) * | 2022-12-26 | 2023-09-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构及其制备方法 |
| CN116487276A (zh) * | 2023-04-26 | 2023-07-25 | 珠海妙存科技有限公司 | 一种芯片及其制作方法、半导体器件 |
| CN116487276B (zh) * | 2023-04-26 | 2024-02-23 | 珠海妙存科技有限公司 | 一种芯片及其制作方法、半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100421251C (zh) | 半导体装置及其制造方法 | |
| TWI508241B (zh) | 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程 | |
| WO2019124024A1 (ja) | 半導体パッケージおよびその製造方法 | |
| CN112310008A (zh) | 一种设置有基板预刷胶的封装结构及其制作方法 | |
| TWI480989B (zh) | 半導體封裝件及其製法 | |
| CN110783304A (zh) | 解决5G GaN芯片焊接高可靠性要求的封装焊接结构 | |
| CN203055899U (zh) | 一种带有铜柱的晶圆减薄的单芯片封装件 | |
| TWI311806B (en) | Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same | |
| CN102194707B (zh) | 制造半导体结构的方法 | |
| CN106409702A (zh) | 一种多芯片堆叠封装结构及其制作方法 | |
| CN103050465A (zh) | 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺 | |
| CN103094236A (zh) | 一种底填料固化后晶圆减薄的单芯片封装件及其制作工艺 | |
| CN112289751A (zh) | 一种设置有基板预印锡的封装结构及其制作方法 | |
| CN115966564A (zh) | 一种改善散热的芯片封装结构及其制备方法 | |
| TW200845322A (en) | Package structure and manufacturing method thereof | |
| KR101056944B1 (ko) | 반도체 장치 제조방법 | |
| CN210575938U (zh) | 一种用于lga封装的基板结构 | |
| CN106783649A (zh) | 一种集成供电系统封装件的封装方法 | |
| CN107204318A (zh) | 半导体装置及半导体装置的制造方法 | |
| US20090026633A1 (en) | Flip chip package structure and method for manufacturing the same | |
| CN109065515B (zh) | 高导电低阻值的芯片封装结构及其制备方法 | |
| CN206412351U (zh) | 一种集成供电系统的封装件 | |
| CN202196776U (zh) | 一种扁平无载体无引线引脚外露封装件 | |
| KR20110115812A (ko) | 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법 | |
| CN112038302A (zh) | 半导体封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |