WO2019124024A1 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
WO2019124024A1
WO2019124024A1 PCT/JP2018/044204 JP2018044204W WO2019124024A1 WO 2019124024 A1 WO2019124024 A1 WO 2019124024A1 JP 2018044204 W JP2018044204 W JP 2018044204W WO 2019124024 A1 WO2019124024 A1 WO 2019124024A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat dissipation
dissipation member
semiconductor package
insulating substrate
semiconductor
Prior art date
Application number
PCT/JP2018/044204
Other languages
English (en)
French (fr)
Inventor
藤野　純司
創一 坂元
勝巳 宮脇
洋暁 一戸
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2019560919A priority Critical patent/JP6847266B2/ja
Priority to US16/759,608 priority patent/US11538728B2/en
Priority to CN201880075629.9A priority patent/CN111492473A/zh
Publication of WO2019124024A1 publication Critical patent/WO2019124024A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • the present invention relates to a semiconductor package, and more particularly to a semiconductor package having a heat dissipating member for dissipating heat generated from a semiconductor device.
  • the heights of the heat spreaders in contact with the main surfaces are different due to the difference in thickness of the respective semiconductor chips.
  • a polishing process is required to align the main surfaces (upper surfaces) of the plurality of heat spreaders on the same plane.
  • Patent Document 2 discloses a configuration in which a heat dissipation member serving also as an emitter electrode is disposed so as to straddle a plurality of semiconductor chips in a multi-chip package having a plurality of types of semiconductor chips.
  • a heat dissipation member serving also as an emitter electrode is disposed so as to straddle a plurality of semiconductor chips in a multi-chip package having a plurality of types of semiconductor chips.
  • polishing and sandblasting in the state of being a semiconductor package need to be gradually advanced in consideration of damage to the semiconductor package due to impact, and it is necessary to perform precise dimension measurement and cleaning steps, etc. was a major factor to decline.
  • Patent Document 3 discloses a configuration in which, when joining semiconductor chips of different thicknesses to a heat sink, which is a heat dissipation member, the heat sink is subjected to bending so that the active surfaces are aligned.
  • a step is generated on the back surface of the heat sink opposite to the mounting surface of the semiconductor chip, and when the heat sink is bonded to an air cooling fin or the like that is the final heat dissipation member, the heat sink is coated
  • the surface pressure applied to the heat dissipation grease may be uneven, and uniform heat dissipation may not be possible.
  • Patent No. 4593616 gazette Unexamined-Japanese-Patent No. 2013-73964 Japanese Patent Application Publication No. 2007-184424
  • a polishing process for aligning the upper surfaces of the plurality of heat spreaders on the same plane is required, or a process for removing the sealing resin remaining on the heat spreader is required. In some cases, there is a problem that productivity is reduced.
  • the present invention has been made to solve the above problems, and it is an object of the present invention to provide a semiconductor package capable of improving productivity in a multichip package having a plurality of types of semiconductor chips.
  • a semiconductor package comprises: an insulating substrate; a first semiconductor chip having an active surface bonded to a first main surface of the insulating substrate via a plurality of first bonding materials; A second semiconductor chip having a thickness smaller than that of the first semiconductor chip joined to the active surface via the plurality of second bonding materials on the main surface; the active surface of the first semiconductor chip; A heat dissipation member in which a main surface opposite to the active surface of the second semiconductor chip is joined to a lower surface, and at least a part of a side wall of the heat dissipation member without running on the upper surface of the heat dissipation member; And a sealing resin for sealing the second semiconductor chip on the insulating substrate, wherein the heat dissipation member has a thickness of a first bonding portion to which the first semiconductor chip is bonded. Than the thickness of the second junction where two semiconductor chips are joined Thin, semiconductor package.
  • the sealing resin does not exist on the upper surface of the heat dissipation member, the process of removing the sealing resin by polishing or the like is unnecessary, and the productivity can be improved.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor package according to a first embodiment of the present invention. It is a top view which shows the structure of the semiconductor package of Embodiment 1 which concerns on this invention.
  • FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor package of the first embodiment according to the present invention.
  • FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor package of the first embodiment according to the present invention.
  • FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor package of the first embodiment according to the present invention.
  • FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor package of the first embodiment according to the present invention.
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor package of Modification 1 of Embodiment 1 according to the present invention.
  • FIG. 10 is a cross-sectional view showing a configuration of a semiconductor package of Modification 2 of Embodiment 1 according to the present invention.
  • FIG. 16 is a cross-sectional view showing a configuration of a semiconductor package of Modification 3 of Embodiment 1 according to the present invention.
  • FIG. 16 is a cross-sectional view showing a configuration of a semiconductor package of Modification 4 of Embodiment 1 according to the present invention.
  • FIG. 16 is a cross-sectional view showing a configuration of a semiconductor package of Modification 5 of Embodiment 1 according to the present invention.
  • FIG. 16 is a cross-sectional view showing a configuration of a semiconductor package of Modification 6 of Embodiment 1 according to the present invention.
  • It is a plane which shows the structure of the semiconductor package of the modification 6 of Embodiment 1 which concerns on this invention.
  • It is sectional drawing explaining the manufacturing method of the semiconductor package of Embodiment 2 which concerns on this invention.
  • It is sectional drawing explaining the manufacturing method of the semiconductor package of Embodiment 2 which concerns on this invention.
  • It is sectional drawing explaining the modification of the manufacturing method of the semiconductor package of Embodiment 2 which concerns on this invention.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor package 100 according to a first embodiment of the present invention.
  • the main surfaces of the semiconductor chip 11 (first semiconductor chip) and the semiconductor chip 12 (second semiconductor chip) are the die bonding portions 21 and 22 of the heat spreader 3 (heat dissipation member), respectively. It is die-bonded on the (first and second bonding portions) via the bonding layer 2.
  • Active surfaces which are main surfaces opposite to the main surfaces which are die-bonded to the bonding layers 2 of the semiconductor chips 11 and 12 are disposed on the first main surface (upper surface) of the interposer substrate 5 which is an insulating substrate.
  • the plurality of inner bumps 41 are flip chip mounted.
  • a plurality of outer bumps 42 are provided on the second main surface (lower surface) opposite to the upper surface of the interposer substrate 5 on which the inner bumps 41 are provided.
  • a dam 61 (barrier) is provided adjacent to the heat spreader 3 at the edge of the interposer substrate 5 in a state where the semiconductor chips 11 and 12 bonded to the heat spreader 3 are flip-chip mounted to the inner bump 41.
  • a sealing resin 62 is filled in a region defined by the heat spreader 3 and the interposer substrate 5, and the semiconductor chips 11 and 12 are sealed with a resin.
  • the sealing resin 62 not only resin-seals the semiconductor chips 11 and 12 but also fills the space between the step portion 32 provided at the edge of the heat spreader 3 and the dam 61, and further to the middle of the step portion 32.
  • the sealing resin 62 swells, and the heat spreader 3 and the dam 61 are firmly joined.
  • the semiconductor chips 11 and 12 are Si semiconductor devices made of, for example, Si (silicon) semiconductors, and the active surface is provided with a circuit pattern and an electrode pattern of the semiconductor chip, and they are joined to the inner bumps 41.
  • the semiconductor chips 11 and 12 can be electrically connected to the outside of the package through the inner bumps 41 and the outer bumps 42.
  • bonding is defined as connecting a plurality of members by a conductive material such as solder or an insulating material such as a resin.
  • the inner bumps 41 for bonding the semiconductor chips 11 and 12 and the interposer substrate 5 can be referred to as first and second bonding materials, respectively.
  • the interposer substrate 5 is a glass epoxy substrate including a conductor layer such as glass epoxy and Cu (copper), for example, and wiring patterns of the upper surface, the lower surface, and the inside not shown are connected by through holes not shown. And the outer bumps 42 are electrically connected.
  • the dam 61 provided at the edge of the interposer substrate 5 is formed by a dam agent in which a silica filler is dispersed in an epoxy resin
  • the sealing resin 62 is formed by a liquid resin in which a silica filler is dispersed in an epoxy resin. It has electrical insulation.
  • FIG. 2 is a plan view of the semiconductor package 100 shown in FIG. 1 viewed from the upper surface side, that is, the main surface (upper surface) opposite to the die bonding portions 21 and 22 of the heat spreader 3.
  • a dam 61 which surrounds 3 and a sealing resin 62 filled between the heat spreader 3 and the dam 61 can be seen.
  • an opening 31 for degassing at the time of filling the sealing resin 62 is provided, and the opening 31 is also filled with the sealing resin 62.
  • the sealing resin 62 is not present on the upper surface of the semiconductor package 100, and the upper surface of the heat spreader 3 is exposed as the upper surface of the semiconductor package 100.
  • a cross section taken along line AA in FIG. 2 corresponds to FIG.
  • the sealing resin 62 does not remain on the upper surface of the heat spreader 3, the process of removing the sealing resin 62 by polishing or the like is unnecessary, and the productivity can be improved.
  • FIGS. 3 to 6 are cross-sectional views sequentially showing the manufacturing steps.
  • a heat spreader 3 made of Cu is prepared.
  • the heat spreader 3 has a die bond part 21 for mounting the semiconductor chip 11 and a die bond part 22 for mounting the semiconductor chip 12, and the die bond part 21 has a thickness of 2 mm from the upper surface of the heat spreader 3, for example.
  • a thickness 22 from the upper surface of the heat spreader 3 is, for example, 2.2 mm, for example, and has a step structure having a difference in height between two die bonding parts. Between the two die bond parts, there is a recess CP whose thickness is thinner than that of the two die bond parts.
  • the upper surface of the heat spreader 3 is flat and does not have a step.
  • the size of the heat spreader 3 in the planar direction is, for example, 10 mm ⁇ 20 mm at the maximum portion.
  • the heat spreader 3 is disposed so that the die bonding parts 21 and 22 are on the upper side, and the die bonding adhesive 20 is supplied onto the die bonding parts 21 and 22 by a dispenser.
  • the die bonding adhesive 20 is solidified at a curing temperature of 200 ° C., for example, by using an Ag sintering agent which is a low temperature sintering agent containing Ag nanopowder.
  • the semiconductor chips 11 and 12 are mounted on the die bonding parts 21 and 22 to which the adhesive 20 for die bonding is supplied, respectively.
  • the semiconductor chips 11 and 12 are both experimental Si semiconductor devices, the semiconductor chip 11 has a thickness of, for example, 0.4 mm, the size in the planar direction is 7 mm ⁇ 8 mm, and the semiconductor chip 12 has, for example, a thickness And the size in the planar direction is 8 mm ⁇ 8 mm. While the semiconductor chips 11 and 12 are mounted, the heat spreader 3 is put into an oven, the adhesive 20 for die bonding is cured by heating, and the semiconductor chips 11 and 12 are die bonded to the die bonding portions 21 and 22, respectively.
  • the heat spreader 3 has a difference in height between the two die bonding portions, and the die bonding portion 21 is 0.2 mm lower than the die bonding portion 22. Then, since the thickness of the semiconductor chip 11 is 0.4 mm and the thickness of the semiconductor chip 12 is 0.2 mm, the semiconductor chip 11 is die-bonded on the die bonding portion 21, and the semiconductor chip 12 on the die bonding portion 22. By die bonding, the active surface of the semiconductor chip 11 and the active surface of the semiconductor chip 12 are located on the same plane.
  • the heat spreader 3 after die bonding of the semiconductor chips 11 and 12 is mounted on the interposer substrate 5 so that the semiconductor chips 11 and 12 face downward.
  • the interposer substrate 5 has a thickness of, for example, 0.4 mm, and the size in the planar direction is 13 mm ⁇ 23 mm.
  • the interposer substrate 5 has a plurality of circular electrodes (not shown) with a diameter of 0.2 mm, for example, and has a structure in which the inner bumps 41 are mounted thereon.
  • the inner bump 41 is made of solder containing Sn (tin) and Sb (antimony), and is, for example, a sphere having a diameter of 0.3 mm.
  • the number of inner bumps 41 and the arrangement pattern are different between the region where the semiconductor chip 11 of the interposer substrate 5 faces the region where the semiconductor chip 12 faces, and the electrodes of the active surface of the semiconductor chips 11 and 12 ( It is set to correspond to the arrangement number and arrangement pattern of not shown).
  • the electrodes on the active surface of the semiconductor chips 11 and 12 are, for example, circular electrodes with a diameter of 0.2 mm, and are soldered in a state where the inner bumps 41 are in contact, and flip chip connection is performed.
  • a well-known technique can be used for flip chip connection, description is abbreviate
  • a dam agent is drawn on the edge of the interposer substrate 5 over three rounds using a dispenser robot.
  • a dam 61 having a width of 1 mm and a height of 2 mm is formed.
  • An epoxy resin for COB Chip On Board
  • COB Chip On Board
  • the dam 61 is provided in the vicinity of the heat spreader 3, but is provided between the end edge of the heat spreader 3 so as to leave a gap. Further, the height of the dam 61 is at least a height not exceeding the upper surface of the heat spreader 3, and when the liquid sealing resin 62 is injected in a later step, the gap between the dam 61 and the edge of the heat spreader 3 The liquid sealing resin 62 raised from the above is at such a height that it does not get wet to the top surface of the heat spreader 3. Therefore, the height of the dam 61 is preferably 20% to 95% of the height from the upper surface of the interposer substrate 5 to the upper surface of the heat spreader 3.
  • the liquid sealing resin 62 is injected into the area defined by the dam 61, the heat spreader 3 and the interposer substrate 5 using a dispenser robot, and the sealing resin 62 is filled in the gap. .
  • the dam 61 when the viscosity of the liquid sealing resin 62 is low, for example, even when it is less than 50 Pa ⁇ S at normal temperature, the injected sealing resin 62 is prevented from flowing out of the interposer substrate 5, and the sealing is performed.
  • the resin 62 can be filled to a predetermined height.
  • the opening 31 (FIG. 2) of the heat spreader 3 plays a role of degassing.
  • the atmosphere can be prevented from being trapped in the sealing resin 62 to form a void (air gap).
  • the interposer substrate 5 is put into an oven, and the sealing resin 62 is cured by heating to solidify the sealing resin 62 and to perform insulation sealing.
  • the liquid sealing resin 62 may be injected from the opening 31 of the heat spreader 3, in which case the gap between the end edge of the heat spreader 3 and the dam 61 plays a role of degassing, and The liquid sealing resin 62 swells from the gap and solidifies, thereby firmly bonding the heat spreader 3 and the dam 61.
  • the liquid sealing resin 62 by injecting the liquid sealing resin 62 from the opening 31, it is possible to uniformly fill the liquid sealing resin 62.
  • the outer bump 42 made of solder is mounted on a circular electrode (not shown) having a diameter of, for example, 0.5 mm provided on the lower surface of the interposer substrate 5, and the semiconductor package shown in FIG. You can get 100.
  • the outer bump 42 contains Sn (tin), Ag (silver) and Cu, and is, for example, a sphere having a diameter of 0.7 mm.
  • the semiconductor package 100 in which the sealing resin 62 does not remain on the upper surface of the heat spreader 3 can be obtained through the above steps.
  • FIG. 7 is a plan view of the heat spreader 3 to which the semiconductor chips 11 and 12 are die-bonded, that is, the heat spreader 3 in the state shown in FIG.
  • the opening 31 provided at the central portion of the heat spreader 3 is, for example, 6 mm in length along the longitudinal direction of the recess CP, and 3 mm in width along the short direction of the recess CP.
  • the shape of the opening 31 is not limited to this, and the number is not limited to one. Further, the position at which the opening 31 is provided is not limited to the central portion of the heat spreader 3.
  • FIG. 8 is a plan view of the interposer substrate 5 as viewed from the upper surface side.
  • a plurality of electrodes 51 for mounting the inner bumps 41 are provided, and the portions other than the portions where the electrodes 51 are provided and the edge portions are soldered. It is covered with a resist 55.
  • FIG. 9 is a plan view of the interposer substrate 5 as viewed from the lower surface side, in which a plurality of electrodes 52 for mounting the outer bumps 42 are provided, and portions other than the portions where the electrodes 52 are provided and edge portions are soldered. It is covered with a resist 55.
  • the heat spreader 3 is joined with the heat spreader 3 having the semiconductor chips 11 and 12 mounted thereon via the inner bump 41 on the interposer substrate 5 to form the dam 61, that is, the heat spreader 3 in the state shown in FIG. It is the top view seen from the upper surface side of. At this stage, the stepped portion 32 provided at the end edge of the heat spreader 3 can be seen.
  • the step portion 32 of the edge portion of the heat spreader 3 lengthens the creepage distance of the side surface of the heat spreader 3, and the liquid sealing resin 62 wets up from the side surface to the upper surface of the heat spreader 3 to cover the upper surface to reduce heat dissipation. It is effective to prevent that.
  • the sealing resin 62 is provided so as to rise to the middle of the step portion 32, and since the heat spreader 3 and the dam 61 are firmly joined, the heat spreader 3 and the interposer substrate It has an effect which controls exfoliation with 5.
  • Ag sinter agent was shown as the adhesive agent 20 for die-bonding which forms the joining layer 2, Au (gold)-Sn (tin) type solder, Pb (lead)-Sn (tin) type solder Sn (tin) -Sb (antimony) based solder may be used, and the same effect as in the case of using an Ag sintering agent can be obtained.
  • Cu is used as the heat spreader 3
  • a Cu tungsten alloy, a CIC (Cu / Invar / Cu) clad material or the like is also applicable, and the same effect as in the case of using Cu can be obtained.
  • the heat spreader 3 is plated with Ni / Au, the formation of the bonding layer 2 is facilitated when the bonding layer 2 is formed using a solder. Moreover, weight reduction becomes possible by using Cu for the heat spreader 3 and performing Cu plating.
  • the inner bump 41 is described as being made of solder containing Sn and Sb, but the same effect can be obtained by using Au-Sn solder or Pb-Sn solder. The same effect can also be obtained by a combination of a Au stud bump and an Ag adhesive, and a connection using a solder ball having a Cu core.
  • the adhesion strength can be increased by increasing the length of the interface with the sealing resin 62, and the time until the moisture etc. penetrates can be lengthened. It is possible to improve the reliability.
  • the injected sealing resin 62 can reliably cover the step.
  • two die bond portions having different thicknesses are continuous. It does not have a structure.
  • a portion having different thickness continuously forms a step by cutting, a corner portion of the step has a curved portion. Then, when the semiconductor chip is disposed so as to ride on a portion with a curvature, the semiconductor chip is bonded in an inclined state, or a gap is generated between the portion with a curvature and the semiconductor chip, leaving a void.
  • the concave portion CP it becomes a structure in which two die bond parts having different thicknesses are separated, and the occurrence of these defects can be prevented.
  • the opening 31 in the heat spreader 3 the effect of being easy to process can be obtained by forming the thin portion in the concave portion CP.
  • the outer bump 42 is described as being made of solder containing Sn, Ag and Cu, the same effect can be obtained by using Sn (tin) -Zn (zinc) based solder or Bi (bismuth) -Sn (tin) based solder. Is obtained. The same effect can also be obtained by a combination of an Au stud bump and an Ag adhesive, and a connection using a Cu-based solder ball.
  • a PGA Pein Grid Array
  • the electrodes 52 FIG. 9) for mounting the outer bumps 42 are used as electrodes for surface mounting.
  • LGA Land Grid Array
  • the same effect can be obtained by using a polyimide substrate, a ceramic substrate or the like.
  • the dam 61 may be made of a heat resistant resin part such as PPS (Poly Phenylene Sulfide) or an aluminum plate, etc. The same effect can be obtained even when the end edge portion is processed into a dam shape.
  • PPS Poly Phenylene Sulfide
  • the viscosity of the sealing resin 62 is high, for example, 50 Pa ⁇ S or more and 500 Pa ⁇ S or less at normal temperature, it is considered that the flow of the injected sealing resin 62 stops at the edge of the interposer substrate 5 or in front thereof Therefore, in this case, the step of providing the dam 61 described with reference to FIG. 5 can be omitted, and after the step of mounting the heat spreader 3 described with reference to FIG. It injects so that the side part of the heat spreader 3 may be covered using a dispenser robot.
  • the sealing resin 62 is formed so as to cover the top portion of the dam 61, but the sealing resin 62 is in close contact with the heat spreader 3 as compared to the case where the sealing resin 62 is stopped halfway through the height of the dam 61.
  • the area can be increased to improve the reliability to the temperature cycle.
  • liquid sealing resin 62 an epoxy resin in which a silica filler is dispersed is used as the liquid sealing resin 62, alumina may be used as a filler, and the same effect can be obtained even when a silicone resin is used.
  • the step structure has a difference in height between the two die-bond portions of the heat spreader 3 and corresponds to the semiconductor chips 11 and 12 having different thicknesses.
  • the difference in thickness can also be accommodated by using inner bumps of different sizes for different semiconductor chips.
  • a semiconductor chip 11 having a thickness of 0.4 mm is joined to an inner bump 411 (joining material) having a diameter of 0.3 mm, and a semiconductor chip having a thickness of 0.2 mm.
  • the heat spreader 3A in which the thickness of the die bonding portions 21 and 22 is 2 mm can be used.
  • the manufacturing cost of the heat spreader 3A can be reduced, and the effect of easily obtaining it can be obtained.
  • the gap length between the heat spreader 3 and the interposer substrate 5 is determined by the height of the inner bumps 41 disposed on the interposer substrate 5, but the support for setting the gap length You may provide a body.
  • a protrusion 33 extending from between the die bond 21 and the die bond 22 of the heat spreader 3B toward the interposer substrate 5 is provided, and the tip thereof is the interposer substrate 5. It may be in contact with the main surface and be bonded to the interposer substrate 5 by a bonding portion 413 of solder or resin.
  • the gap length between the heat spreader 3B and the interposer substrate 5 can be set more accurately by the height of the protrusions 33. Further, by providing a portion in which the heat spreader 3 B is in direct contact with the interposer substrate 5, heat is applied only to the inner bumps 41 between the semiconductor chips 11 and 12 and the interposer substrate 5 when the protrusions 33 are not provided. The stress is also applied to the protrusion 33, the thermal stress is dispersed, and the thermal stress applied to the inner bump 41 is reduced. As a result, the reliability of the semiconductor package is improved.
  • FIG. 12 shows an example in which the tip of the protrusion 33 is bonded to the interposer substrate 5 by the bonding portion 413, the tip of the protrusion 33 is in contact with the main surface of the interposer substrate 5 without providing the bonding portion 413. It is good also as composition of only doing. By not providing the bonding portion 413, the manufacturing cost and the number of manufacturing steps can be reduced.
  • the heat of the interposer substrate 5 can be directly exhausted to the heat spreader 3B, and the temperature rise of the interposer substrate 5 can be suppressed.
  • the protrusion 33 may have a cylindrical shape or a quadrangular prism shape, and is not limited to one, and a plurality of protrusions may be provided.
  • the semiconductor may be obtained also by inserting a cylindrical or square columnar spacer between the concave portion CP between the two die bonding portions of the heat spreader 3 shown in FIG. 1 and the interposer substrate 5 instead of the protrusion 33.
  • a cylindrical or square columnar spacer between the concave portion CP between the two die bonding portions of the heat spreader 3 shown in FIG. 1 and the interposer substrate 5 instead of the protrusion 33.
  • the spacer may be bonded to the heat spreader 3 and the interposer substrate 5 or may be brought into contact with it.
  • the heat spreader 3 is supported by the inner bumps 41 disposed on the interposer substrate 5, but a support for supporting the heat spreader 3 may be provided.
  • a plurality of protrusions 33 extending toward the interposer substrate 5 from the edge of the main surface on the side where the die bond parts 21 and 22 of the heat spreader 3C are provided. It may be provided, and the tip thereof may be in contact with the main surface of the interposer substrate 5.
  • the gap length between the heat spreader 3C and the interposer substrate 5 can be set more accurately by the height of the protrusions 33, and the heat spreader 3C It is possible to keep the height from the interposer substrate 5 constant to ensure the parallelism to the interposer substrate 5.
  • the heat spreader 3C is in direct contact with the interposer substrate 5
  • the stress is also applied to the protrusion 33, the thermal stress is dispersed, and the thermal stress applied to the inner bump 41 is reduced. As a result, the reliability of the semiconductor package is improved.
  • the tips of the plurality of protrusions 33 may be bonded to the interposer substrate 5 by the bonding portions 413 of solder or resin.
  • the protrusion 33 may be cylindrical or square prism.
  • a plurality of cylindrical or square pillar-like spacers may be interposed between the edge of the main surface of the heat spreader 3 on the side of the two die bonds shown in FIG.
  • the spacer may be bonded to the heat spreader 3 and the interposer substrate 5 or may be brought into contact with it.
  • the heat generated in the semiconductor chips 11 and 12 is mainly exhausted from the upper surface of the heat spreader 3, but may be exhausted to the interposer substrate 5 side.
  • a protrusion 34 extending from between the die bond 21 and the die bond 22 of the heat spreader 3D toward the interposer substrate 5 is provided, and the tip thereof is the interposer substrate 5.
  • An outer bump 421 having the same height as the outer bump 42 is bonded to the tip of the projection 34 so as to be exposed to the lower surface of the interposer substrate 5 by penetrating.
  • the heat generated in the semiconductor chips 11 and 12 can be exhausted to the outside through the projections 34 and the outer bumps 421, and the heat dissipation efficiency of the entire semiconductor package can be enhanced.
  • the heat spreader 3D is in direct contact with the interposer substrate 5
  • the stress is also applied to the projection 34, the thermal stress is dispersed, and the thermal stress applied to the inner bump 41 is reduced. As a result, the reliability of the semiconductor package is improved.
  • the protrusion 34 may be cylindrical or quadrangular prism, and is not limited to one, and a plurality may be provided.
  • heat dissipation efficiency can be improved by joining several outer bump 421 to the front-end
  • the outer bumps 421 are, for example, directly bonded to a heat radiation pad or the like provided on a mother substrate (not shown) on which the semiconductor package 100D is mounted, whereby the heat generated in the semiconductor chips 11 and 12 is dissipated to the outside. It can heat up.
  • the upper surface of the heat spreader 3 is flat, but cooling fins may be provided on the upper surface.
  • an air cooling fin 35 may be provided on the top surface of the heat spreader 3E to further enhance the heat dissipation efficiency. With such a configuration, it is possible to improve the cooling capacity without the need for bonding to a cooling block or the like provided outside.
  • ⁇ Modification 6> In the region where the operating frequency of the semiconductor chip exceeds 1 GHz, if the active surface of the semiconductor chip is covered with the sealing resin 62 having a large relative dielectric constant, characteristic degradation may occur, and the active surface is covered with the sealing resin 62 There are cases where no structure is desirable. Therefore, the sealing resin 62 is retained by the arrangement of the inner bumps 41 so that the sealing resin 62 does not flow inward from the arrangement of the inner bumps 41, or the viscosity of the sealing resin 62 is 50 Pa ⁇ S or more and 500 Pa or more at room temperature. Set the viscosity high enough to be less than S, and prevent the sealing resin 62 from flowing inward of the array of the inner bumps 41, ensuring a structure in which the active surface is not covered by the sealing resin 62 It is possible to do.
  • a method may be considered in which the sealing resin 62 is dammed by the dam. An example is shown in FIG.
  • the semiconductor package 100F shown in FIG. 16 includes a dam 63 (internal barrier) provided in the vicinity of the arrangement of the inner bumps 41, in addition to the dam 61 provided at the edge of the interposer substrate 5. Since the dam 63 is provided on the outer periphery of the array of the inner bumps 41, when the liquid sealing resin 62 is injected in the step of injecting the sealing resin 62 described using FIG. The sealing resin 62 is not injected inside the array of the inner bumps 41. Therefore, the active surfaces of the semiconductor chips 11 and 12 are not covered with the sealing resin 62, and a hollow region HR is formed between the active surfaces of the semiconductor chips 11 and 12 and the main surface of the interposer substrate 5. The dam 63 is provided to have the same height as at least the inner bump 41 in order to clamp the sealing resin 62.
  • the dam 63 can be formed by drawing a dam agent on the outer periphery of the arrangement of the inner bumps 41 using a dispenser robot while the heat spreader 3 described with reference to FIG. 4 is mounted on the interposer substrate 5.
  • the dam agent may be formed by drawing using a dispenser robot.
  • the dam agent of the dam 63 can use an epoxy resin for COB (Chip On Board) similarly to the dam 61, and the dam agent is applied to the edge portion of the interposer substrate 5 in the process described using FIG. After drawing using the dispenser robot, the dam 63 may be cured in the curing process of the dam 61.
  • COB Chip On Board
  • FIG. 17 is a top view of the semiconductor package 100F with the heat spreader 3 and the dams 61 omitted for convenience, in order to show the arrangement of the dams 63 on the interposer substrate 5.
  • a region surrounded by the dam 63 is a hollow region HR.
  • Second Embodiment The method of manufacturing the semiconductor package 100 according to the first embodiment shown in FIG. 1 will be described with reference to FIGS. 3 to 6, and one heat spreader 3 with the semiconductor chips 11 and 12 joined is used as one interposer substrate 5.
  • the manufacturing method to be mounted on is described, but using a multi-faced substrate on which a plurality of heat spreaders 3 can be mounted on one interposer substrate, and finally, the interposer substrate is singulated for each heat spreader 3 and individually independent.
  • the semiconductor package may be obtained.
  • FIG. 18 and 19 are cross-sectional views for explaining the method of manufacturing a semiconductor package according to the second embodiment of the present invention.
  • FIG. 18 shows an example using a multi-faced interposer substrate 50 (poly-faced insulating substrate) on which, for example, four heat spreaders 3 can be mounted in two rows and two columns.
  • the figure shows a stage in which four heat spreaders 3 are joined via the bumps 41, and the sealing resin 62 is filled in the area defined by the dam 61, the heat spreader 3 and the multi-faced interposer substrate 50.
  • the same components as those of the semiconductor package 100 described with reference to FIG. 1 are denoted by the same reference numerals, and overlapping descriptions will be omitted.
  • the multi-faced interposer substrate 50 is an insulating substrate, for example, a glass epoxy substrate including a glass epoxy and a conductor layer such as Cu, and has a thickness of 0.4 mm.
  • the size in the plane direction has an area capable of allocating an area of 13 mm ⁇ 23 mm to one heat spreader 3, and the area (referred to as a unit area) allocated to one heat spreader 3 is implemented.
  • the wiring patterns on the upper surface, the lower surface, and the inside are connected by through holes (not shown), and as shown in FIGS. 8 and 9, inner bumps 41 are mounted.
  • a plurality of electrodes 51 for mounting the plurality of electrodes 51 and a plurality of electrodes 52 for mounting the outer bumps 42 are provided.
  • a plurality of slits SL for singulation are provided between each unit area. Further, a plurality of slits SL are provided along the dam 61.
  • the dam agent when drawing a dam agent on the edge of the multi-faced interposer substrate 50 using a dispenser robot, the dam agent does not contact any of the heat spreader 3 ends, and the dam is separated at the time of singulation In order to remove 61 as well, drawing is performed at a predetermined distance from the end of the heat spreader 3.
  • the predetermined distance is a distance that can be inserted into an apparatus used for singulation, for example, a dicing saw blade.
  • FIG. 19 shows a step of singulating the multi-faced interposer substrate 50.
  • a dicing saw is used with a plurality of slits SL provided between unit areas and a plurality of slits SL provided along the dam 61 as targets.
  • the multi-faced interposer substrate 50 is cut and singulated together with the sealing resin 62 for each heat spreader 3 and the dam 61 is separated.
  • an outer bump 42 made of solder is mounted on a circular electrode (not shown) having a diameter of, for example, 0.5 mm provided on the lower surface of the multifaced interposer substrate 50, and the solder is melted as shown in FIG.
  • a circular electrode not shown
  • Such individually independent semiconductor packages 200 can be obtained simultaneously.
  • the connection and sealing process using the inner bumps 41 can be performed collectively, and the productivity can be improved.
  • the multi-faced interposer substrate 50 may be singulated using methods such as wire cutting and laser cutting.
  • the plurality of slits SL between the unit areas and the plurality of slits SL along the dam 61 may not necessarily be provided, but in the case of a ceramic substrate or the like in which the multi-faced interposer substrate 50 is difficult to cut, the slits SL should be provided. Cutting is easy.
  • the number of the heat spreaders 3 mounted is not limited to this.
  • the productivity may be further improved by using an interposer substrate capable of mounting the
  • ⁇ Modification> In the method of manufacturing the semiconductor package according to the second embodiment described above, an example is shown in which a plurality of heat spreaders 3 independent of one another are mounted on the interposer substrate 50 with an imposition, but a plurality of heat spreaders have a thin connecting portion
  • the heat spreaders connected in step (c) may be mounted on the multi-faced interposer substrate 50, and finally the heat spreader and the interposer substrate may be singulated to obtain individually independent semiconductor packages.
  • connection-type heat spreader 30 connection-type heat dissipation member in which four heat spreaders 3 are connected in two rows and two columns is joined via a plurality of inner bumps 41 on a multifaced interposer substrate 50.
  • the stage in which the sealing resin 62 is filled in the area defined by the connection type heat spreader 30 and the multifaced interposer substrate 50 is shown.
  • the same components as those of the semiconductor package 100 described with reference to FIG. 1 are denoted by the same reference numerals, and the redundant description will be omitted.
  • connection type heat spreader 30 is made of, for example, copper, has a size in which four heat spreaders 3 are connected in two rows and two columns, and a connecting portion CN is provided between the heat spreaders 3.
  • the connecting portion CN is thinner than the main portion of the heat spreader 3 and is easy to cut.
  • the productivity can be further improved by singulating with the multi-faced interposer substrate 50 by using such a connection type heat spreader 30.
  • the multi-faced interposer substrate 50 is a complicated process and has low yield and is difficult to manufacture, it is possible to improve productivity by joining a plurality of individual interposer substrates to the connection type heat spreader. Become.
  • each embodiment can be freely combined, or each embodiment can be appropriately modified or omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明は半導体パッケージに関し、絶縁基板と、絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、第１の主面上に複数の第２の接合材を介して能動面が接合された第１の半導体チップよりも厚さの薄い第２の半導体チップと、第１の半導体チップの能動面および第２の半導体チップの能動面とは反対の主面が下面に接合された放熱部材と、放熱部材の上面に乗り上げることなく放熱部材の側壁の少なくとも一部と接し、記第１および第２の半導体チップを絶縁基板上に封止する封止樹脂と、を備え、放熱部材は、第１の半導体チップが接合された第１の接合部の厚さが、第２の半導体チップが接合された第２の接合部の厚さよりも薄い。

Description

半導体パッケージおよびその製造方法
　本発明は半導体パッケージに関し、特に、半導体装置から発する熱を放熱する放熱用部材を有する半導体パッケージに関する。
　半導体装置の高周波化、動作の高速化に伴って、半導体装置から発する熱が増大する傾向にあり、その熱を外部に放熱するための放熱用部材としてヒートスプレッダを半導体チップの主面に接触させた構造の半導体パッケージが普及しつつある。その一例としては、特許文献１が挙げられる。
　また、チップ状の半導体装置（半導体チップ）を複数種類有するマルチチップパッケージにおいては、それぞれの半導体チップの厚さが異なることに起因して、それぞれの主面に接触するヒートスプレッダの高さが異なる場合、パッケージ化した後に、複数のヒートスプレッダの主面（上面）を同一平面に揃えるための研磨工程が必要となる。
　特許文献２には、半導体チップを複数種類有するマルチチップパッケージにおいて、複数の半導体チップに跨るように、エミッタ電極を兼ねた放熱用部材を配置する構成が開示されている。しかし、絶縁封止のためにトランスファモールド工法を用いる場合、金型とヒートスプレッダとの密着性が完全でないと、ヒートスプレッダ上に封止樹脂が残るので、放熱性が低下するのを防ぐため、サンドブラスト処理などを用いて封止樹脂を除去する工程が必要となることが開示されている。
　また、半導体パッケージとなった状態での研磨およびサンドブラスト処理は、衝撃による半導体パッケージのダメージを考慮して少しずつ進める必要があり、また、精密な寸法測定および洗浄工程が必要となるなど、生産性が低下する大きな要因となっていた。
　特許文献３には、異なる厚さの半導体チップを放熱部材であるヒートシンクに接合する際に、能動面が揃うようにヒートシンクに折り曲げ加工を施した構成が開示されている。しかしこの構成を採ると、ヒートシンクの半導体チップの取り付け面とは反対側の背面に段差が生じてしまい、最終的な放熱部材である空冷フィンなどにヒートシンクを接合する際に、ヒートシンクの背面に塗布する放熱グリスにかかる面圧が不均一になり、均一な放熱ができない可能性がある。
特許第４５９３６１６号公報 特開２０１３－７３９６４号公報 特開２００７－１８４４２４号公報
　以上説明したように、半導体チップを複数種類有するマルチチップパッケージにおいては、複数のヒートスプレッダの上面を同一平面に揃えるための研磨工程が必要となったり、ヒートスプレッダ上に残る封止樹脂を除去する工程が必要となったりする場合があり、その場合には、生産性が低下すると言う問題があった。
　本発明は上記のような問題を解決するためになされたものであり、半導体チップを複数種類有するマルチチップパッケージにおいて、生産性を向上できる半導体パッケージを提供することを目的とする。
　本発明に係る半導体パッケージは、絶縁基板と、前記絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、前記第１の主面上に複数の第２の接合材を介して能動面が接合された前記第１の半導体チップよりも厚さの薄い第２の半導体チップと、前記第１の半導体チップの前記能動面および前記第２の半導体チップの前記能動面とは反対の主面が下面に接合された放熱部材と、前記放熱部材の上面に乗り上げることなく前記放熱部材の側壁の少なくとも一部と接し、前記第１および第２の半導体チップを前記絶縁基板上に封止する封止樹脂と、を備え、前記放熱部材は、前記第１の半導体チップが接合された第１の接合部の厚さが、前記第２の半導体チップが接合された第２の接合部の厚さよりも薄い、半導体パッケージ。
　本発明に係る半導体パッケージによれば、放熱部材の上面には封止樹脂が存在しないので、研磨等により封止樹脂を除去する工程が不要であり、生産性を向上できる。
本発明に係る実施の形態１の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の半導体パッケージの構成を示す平面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 半導体チップをダイボンドしたヒートスプレッダの平面図である。 上面側から見たインターポーザ基板の平面図である。 下面側から見たインターポーザ基板の平面図である。 上面側から見た樹脂封止前のインターポーザ基板の平面図である。 本発明に係る実施の形態１の変形例１の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例２の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例３の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例４の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例５の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例６の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例６の半導体パッケージの構成を示す平面である。 本発明に係る実施の形態２の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体パッケージの製造方法の変形例を説明する断面図である。
　＜実施の形態１＞
　　＜装置構成＞
　図１は、本発明に係る実施の形態１における半導体パッケージ１００の構成を示す断面図である。図１に示すように半導体パッケージ１００は、半導体チップ１１（第１の半導体チップ）および半導体チップ１２（第２の半導体チップ）の主面が、それぞれヒートスプレッダ３（放熱部材）のダイボンド部２１および２２（第１および第２の接合部）上に接合層２を介してダイボンドされている。
　半導体チップ１１および１２の接合層２にダイボンドされた主面とは反対側の主面である能動面は、それぞれ、絶縁基板であるインターポーザ基板５の第１の主面（上面）上に配置された複数のインナーバンプ４１にフリップチップ実装されている。なお、インターポーザ基板５のインナーバンプ４１が設けられた上面とは反対側の第２の主面（下面）上には、複数のアウターバンプ４２が設けられている。
　ヒートスプレッダ３に接合された半導体チップ１１および１２を、インナーバンプ４１にフリップチップ実装した状態のインターポーザ基板５の端縁部には、ヒートスプレッダ３に近接してダム６１（障壁）が設けられ、ダム６１、ヒートスプレッダ３およびインターポーザ基板５で規定される領域内には封止樹脂６２が充填され、半導体チップ１１および１２は、樹脂封止されている。封止樹脂６２は、半導体チップ１１および１２を樹脂封止するだけでなく、ヒートスプレッダ３の端縁部に設けた段差部３２とダム６１との間にも充填され、さらに段差部３２の途中まで封止樹脂６２が盛り上がり、ヒートスプレッダ３とダム６１とを強固に接合している。
　半導体チップ１１および１２は、例えば、Ｓｉ（シリコン）半導体で構成されるＳｉ半導体装置であり、能動面には半導体チップの回路パターン、電極パターンが設けられており、それらがインナーバンプ４１に接合されることで、インナーバンプ４１およびアウターバンプ４２を介して、半導体チップ１１および１２がパッケージ外部と電気的に接続可能となる。ここで接合とは、ハンダなどの導電材または樹脂などの絶縁材により複数の部材が繋ぎ合わせられることと定義する。なお、半導体チップ１１および１２とインターポーザ基板５とを接合するインナーバンプ４１は、それぞれ第１および第２の接合材と呼称することができる。
　インターポーザ基板５は、例えば、ガラスエポキシとＣｕ（銅）などの導体層を含むガラスエポキシ基板であり、図示されない上面、下面および内部の配線パターンが、図示されないスルーホールによって結線されて、インナーバンプ４１とアウターバンプ４２とを電気的に接続する中継基板である。
　インターポーザ基板５の端縁部に設けられたダム６１は、エポキシ樹脂にシリカフィラーを分散させたダム剤により形成され、封止樹脂６２は、エポキシ樹脂にシリカフィラーを分散させた液状の樹脂により形成されており、電気絶縁性を有している。
　図２は、図１に示す半導体パッケージ１００を上面側、すなわち、ヒートスプレッダ３のダイボンド部２１および２２とは反対側の主面（上面）から見た平面図であり、ヒートスプレッダ３の上面と、ヒートスプレッダ３を囲むダム６１と、ヒートスプレッダ３とダム６１との間に充填された封止樹脂６２とが見えている。なお、ヒートスプレッダ３の中央部には、封止樹脂６２を充填する際のガス抜きの開口部３１が設けられており、開口部３１内にも封止樹脂６２が充填されているが、ヒートスプレッダ３の上面には封止樹脂６２は存在しておらず、ヒートスプレッダ３の上面が半導体パッケージ１００の上面として露出している。なお、図２におけるＡ－Ａ線での矢視断面が図１に相当する。
　ヒートスプレッダ３の上面には封止樹脂６２が残らないので、研磨等により封止樹脂６２を除去する工程が不要であり、生産性を向上できる。
　　＜製造方法＞
　次に、製造工程を順に示す断面図である図３～図６を用いて、半導体パッケージ１００の製造方法を説明する。
　まず、図３に示すようにＣｕ製のヒートスプレッダ３を準備する。ヒートスプレッダ３は、半導体チップ１１を搭載するダイボンド部２１と、半導体チップ１２を搭載するダイボンド部２２とを有し、ダイボンド部２１は、ヒートスプレッダ３の上面からの厚さが例えば２ｍｍであり、ダイボンド部２２は、ヒートスプレッダ３の上面からの厚さが例えば例えば２．２ｍｍであり、２つのダイボンド部間で高低差を有した段差構造となっている。２つのダイボンド部間は、厚さが２つのダイボンド部よりも薄くなった凹部ＣＰとなっている。なお、ヒートスプレッダ３の上面は平坦であり、段差は有していない。また、ヒートスプレッダ３の平面方向の大きさは、最大部分で例えば１０ｍｍ×２０ｍｍである。また、ヒートスプレッダ３の上面側の端縁部には、例えば幅０．５ｍｍ、高さ０．５ｍｍの段差部３２が形成されている。
　ダイボンド部２１および２２が上側となるようにヒートスプレッダ３を配置し、ダイボンド部２１および２２上にディスペンサによってダイボンド用接着剤２０を供給する。ダイボンド用接着剤２０は、例えばＡｇナノパウダーを含む低温焼結剤であるＡｇ焼結剤を用いることで、キュア温度２００℃により固化する。
　ダイボンド用接着剤２０が供給されたダイボンド部２１および２２上に、それぞれ半導体チップ１１および１２を搭載する。半導体チップ１１および１２は、共に実験用のＳｉ半導体装置であり、半導体チップ１１は、例えば厚さ０．４ｍｍであり、平面方向の大きさは７ｍｍ×８ｍｍであり、半導体チップ１２は、例えば厚さ０．２ｍｍであり、平面方向の大きさは、８ｍｍ×８ｍｍである。半導体チップ１１および１２を搭載した状態でヒートスプレッダ３をオーブンに投入し、加熱によりダイボンド用接着剤２０をキュアして、半導体チップ１１および１２をそれぞれダイボンド部２１および２２にダイボンドする。
　上述したように、ヒートスプレッダ３は、２つのダイボンド部間で高低差を有しており、ダイボンド部２１はダイボンド部２２よりも０．２ｍｍ低くなっている。そして、半導体チップ１１の厚さは０．４ｍｍであり、半導体チップ１２の厚さは０．２ｍｍであるので、ダイボンド部２１上に半導体チップ１１をダイボンドし、ダイボンド部２２上に半導体チップ１２をダイボンドすることで、半導体チップ１１の能動面と半導体チップ１２の能動面とは同一平面上に位置することとなる。
　次に、図４に示す工程において、半導体チップ１１および１２をダイボンドした後のヒートスプレッダ３を、半導体チップ１１および１２が下向きとなるようにしてインターポーザ基板５上に搭載する。インターポーザ基板５は、例えば厚さ０．４ｍｍであり、平面方向の大きさは１３ｍｍ×２３ｍｍである。
　インターポーザ基板５は、例えば直径０．２ｍｍの円形電極（図示せず）を複数有しており、そこにインナーバンプ４１を搭載する構造となっている。インナーバンプ４１は、Ｓｎ（スズ）とＳｂ（アンチモン）を含むハンダ製であり、例えば直径０．３ｍｍの球体である。
　インターポーザ基板５の半導体チップ１１が対面する領域と、半導体チップ１２が対面する領域とでは、インナーバンプ４１の配置個数、配置パターンが異なっており、それぞれ、半導体チップ１１および１２の能動面の電極（図示せず）の配置個数、配置パターンに対応するように設定されている。なお、半導体チップ１１および１２の能動面の電極は、例えば、直径０．２ｍｍの円形電極であり、インナーバンプ４１が接触した状態でハンダ付けを行い、フリップチップ接続する。なお、フリップチップ接続には周知の技術を用いることができるので、説明は省略する。
　次に、図５に示すように、インターポーザ基板５上に半導体チップ１１および１２をフリップチップ接続した後、インターポーザ基板５の端縁部に、ダム剤をディスペンサロボットを用いて３周回に渡って描画し、キュアすることによって例えば、幅１ｍｍ、高さ２ｍｍのダム６１を形成する。ダム剤としてはＣＯＢ（Chip On Board）用のエポキシ樹脂を用いることができる。
　なお、ダム６１は、ヒートスプレッダ３に近接して設けるがヒートスプレッダ３の端縁部との間には隙間を空けるように設ける。また、ダム６１の高さは、少なくともヒートスプレッダ３の上面を越えない高さとし、後の工程で液状の封止樹脂６２を注入した場合に、ダム６１とヒートスプレッダ３の端縁部との間の隙間から盛り上がった液状の封止樹脂６２が、ヒートスプレッダ３の上面にまで濡れ上がらない高さとする。そのために、ダム６１の高さは、インターポーザ基板５の上面からヒートスプレッダ３の上面までの高さの２０％～９５％の高さが望ましい。
　次に、図６示す工程において、液状の封止樹脂６２をディスペンサロボットを用いて、ダム６１、ヒートスプレッダ３およびインターポーザ基板５で規定される領域内に注入し、隙間に封止樹脂６２を充填する。ダム６１を設けることで、液状の封止樹脂６２の粘度が低い場合、例えば常温で５０Ｐａ・Ｓ未満の場合でも、注入した封止樹脂６２がインターポーザ基板５外に流れ出ることが防止され、封止樹脂６２を予定の高さまで充填できる。
　このとき、ヒートスプレッダ３の端縁部とダム６１との間の隙間から液状の封止樹脂６２を注入する場合には、ヒートスプレッダ３の開口部３１（図２）がガス抜きの役目を果たすことで、封止樹脂６２内に大気が閉じ込められてボイド（空隙）を形成することを防ぐことができる。この後、インターポーザ基板５をオーブンに投入して、加熱により封止樹脂６２をキュアすることによって封止樹脂６２を固化し絶縁封止を行う。
　なお、ヒートスプレッダ３の開口部３１から液状の封止樹脂６２を注入しても良く、その場合は、ヒートスプレッダ３の端縁部とダム６１との間の隙間がガス抜きの役目を果たすと共に、当該隙間から液状の封止樹脂６２が盛り上がり、固化することによってヒートスプレッダ３とダム６１とを強固に接合する。また、開口部３１から液状の封止樹脂６２を注入することで、液状の封止樹脂６２を均等に充填することが可能となる。
　最後に、インターポーザ基板５の下面に設けた、例えば直径０．５ｍｍの円形電極（図示せず）上にハンダ製のアウターバンプ４２を搭載し、ハンダを溶融させることで図１に示した半導体パッケージ１００を得ることができる。なお、アウターバンプ４２は、Ｓｎ（スズ）、Ａｇ（銀）およびＣｕを含んでおり、例えば直径０．７ｍｍの球体である。
　以上の工程を経ることで、ヒートスプレッダ３の上面に封止樹脂６２が残らない半導体パッケージ１００を得ることができる。
　図７は、半導体チップ１１および１２をダイボンドしたヒートスプレッダ３、すなわち図４に示した状態のヒートスプレッダ３を半導体チップ１１および１２の能動面側から見た平面図である。ヒートスプレッダ３の中央部に設けた開口部３１は、例えば凹部ＣＰの長手方向に沿った長さが６ｍｍ、凹部ＣＰの短手方向に沿った長さが幅３ｍｍ、長円形である。なお、開口部３１の形状はこれに限定されるものではなく、個数も１つに限定されない。また、開口部３１を設ける位置も、ヒートスプレッダ３の中央部に限定されない。
　図８は、インターポーザ基板５を上面側から見た平面図であり、インナーバンプ４１を搭載するための複数の電極５１が設けられており、電極５１が設けられた部分と端縁部以外はソルダレジスト５５で覆われている。
　図９は、インターポーザ基板５を下面側から見た平面図であり、アウターバンプ４２を搭載するための複数の電極５２が設けられており、電極５２が設けられた部分と端縁部以外はソルダレジスト５５で覆われている。
　図１０は、インターポーザ基板５の上に、半導体チップ１１および１２が搭載されたヒートスプレッダ３をインナーバンプ４１を介して接合し、ダム６１を形成した状態、すなわち、図５に示した状態でヒートスプレッダ３の上面側から見た平面図である。この段階では、ヒートスプレッダ３の端縁部に設けた段差部３２を見ることができる。
　ヒートスプレッダ３の開口部３１は、液状の封止樹脂６２を注入する際の注入孔として用いることで、隙間が小さく封止樹脂６２が浸透しにくい場合でも均等な樹脂注入が可能となる。
　ヒートスプレッダ３の端縁部の段差部３２は、ヒートスプレッダ３の側面の沿面距離を長くし、液状の封止樹脂６２がヒートスプレッダ３の側面から上面にまで濡れ上がって上面を覆い、放熱性を低下させることを防止する効果がある。また、図１に示したように、封止樹脂６２は、段差部３２の途中まで盛り上がるように設けられており、ヒートスプレッダ３とダム６１とを強固に接合しているので、ヒートスプレッダ３とインターポーザ基板５との剥離を抑制する効果を有している。
　　＜他の適用例＞
　以上説明した実施の形態１の半導体パッケージ１００に対しては、以下の適用が可能である。すなわち、半導体チップ１１および１２には、共に実験用のＳｉ半導体装置が適用される例を示したが、これに限定されず、ＳｉＣ（炭化珪素）半導体装置、ＧａＮ（窒化ガリウム）半導体装置、ＧａＡｓ（ガリウムヒ素）半導体装置などを適用でき、Ｓｉ半導体装置と同様の効果が得られる。
　また、接合層２を形成するダイボンド用接着剤２０として、Ａｇ焼結剤を用いる例を示したが、Ａｕ（金）－Ｓｎ（スズ）系ハンダ、Ｐｂ（鉛）－Ｓｎ（スズ）系ハンダ、Ｓｎ（スズ）－Ｓｂ（アンチモン）系ハンダなどを用いても良く、Ａｇ焼結剤を用いる場合と同様の効果が得られる。
　また、ヒートスプレッダ３としてＣｕを用いたが、Ｃｕタングステン合金、ＣＩＣ（Ｃｕ／インバー／Ｃｕ）クラッド材なども適用可能であり、Ｃｕを用いた場合と同様の効果が得られる。
　また、ヒートスプレッダ３にＮｉ／Ａｕめっきを施すことによって、接合層２をハンダを用いて形成する場合に、接合層２の形成が容易になる。また、ヒートスプレッダ３にＡｌを用い、Ｃｕめっきを施すことで軽量化が可能となる。
　また、インナーバンプ４１をＳｎとＳｂを含むハンダ製として説明したが、Ａｕ－Ｓｎ系ハンダ製またはＰｂ－Ｓｎ系ハンダ製としても同様の効果が得られる。また、ＡｕスタッドバンプとＡｇ接着剤の組み合わせ、およびＣｕコア有するハンダボールを用いた接続によっても同様の効果が得られる。
　また、ヒートスプレッダ３の端縁部に段差部３２を形成することで、封止樹脂６２との界面の長さを大きくすることで密着強度を増し、水分などが浸透するまでの時間を長くでき、信頼性の改善が可能となる。
　また、ヒートスプレッダ３の段差部３２が、ダム６１の頂点よりも低い位置に存在するようにすることで、注入した封止樹脂６２が確実に段差を覆うようにすることが可能となる。
　また、ヒートスプレッダ３の、ダイボンド部２１とダイボンド部２２とのつなぎ部分（ダイボンド部間）に、２つのダイボンド部よりも厚みが薄い凹部ＣＰを設けることで、厚さの異なる２つのダイボンド部が連続した構造とはなっていない。厚さの異なる部分が連続して段差となる部分を切削加工で形成すると、段差の角部に曲率がついた部分が生じる。そして、曲率がついた部分に乗り上げるように半導体チップが配置されると、半導体チップが傾いた状態で接合されたり、曲率がついた部分と半導体チップとの間に隙間が生じて、ボイドとして残ったりする可能性がある。しかし、凹部ＣＰを設けることで、厚さの異なる２つのダイボンド部が離れた構造となり、これらの不具合の発生を防ぐことができる。また、ヒートスプレッダ３に開口部３１を形成する際にも、厚みが薄い凹部ＣＰに形成することで、加工しやすいという効果が得られる。
　また、アウターバンプ４２をＳｎ、ＡｇおよびＣｕを含むハンダ製として説明したが、Ｓｎ（スズ）－Ｚｎ（亜鉛）系ハンダ製またはＢｉ（ビスマス）－Ｓｎ（スズ）系ハンダ製としても同様の効果が得られる。また、ＡｕスタッドバンプとＡｇ接着剤の組み合わせ、およびＣｕをコアとするハンダボールを用いた接続によっても同様の効果が得られる。さらにアウターバンプ４２の替わりに、挿入実装用のピンを有するＰＧＡ（Pin Grid Array）を用いても良く、アウターバンプ４２を搭載するための電極５２（図９）を、表面実装用の電極として用いるＬＧＡ（Land Grid Array）を用いても良い。
　また、インターポーザ基板５としてガラスエポキシ基板を用いたが、ポリイミド基板、セラミック基板などを用いても同様の効果が得られる。
　また、ダム６１としてシリカフィラーを分散させたエポキシ樹脂を用いたが、ＰＰＳ（Poly Phenylene Sulfide）など耐熱性のある樹脂部品またはアルミ板などでダムを構成しても良く、また、インターポーザ基板５の端縁部をダム形状に加工した構成としても同様の効果が得られる。
　また、封止樹脂６２の粘度が高い場合、例えば常温で５０Ｐａ・Ｓ以上５００Ｐａ・Ｓ以下の場合、注入した封止樹脂６２がインターポーザ基板５の端縁部またはその手前で流れが止まると考えられるので、その場合は、図５を用いて説明したダム６１を設ける工程を省略でき、図４を用いて説明したヒートスプレッダ３をインターポーザ基板５上に搭載する工程の後、液状の封止樹脂６２をディスペンサロボットを用いて、ヒートスプレッダ３の側面部を覆うように注入することとなる。
　また、図１に示されるように、封止樹脂６２はダム６１の頂上部分にかかるように形成されているが、ダム６１の高さの途中までで留まる場合に比べて、ヒートスプレッダ３と密着する面積が大きくなり、温度サイクルに対する信頼性を改善することができる。
　また、液状の封止樹脂６２としてシリカフィラーを分散させたエポキシ樹脂を用いたが、アルミナをフィラーとしても良く、シリコーン樹脂を用いた場合でも同様の効果が得られる。
　　＜変形例１＞
　以上説明した実施の形態１の半導体パッケージ１００においては、ヒートスプレッダ３の２つのダイボンド部間で高低差を有した段差構造とし、厚さの異なる半導体チップ１１および１２に対応していたが、厚さの異なる半導体チップに対して大きさの異なるインナーバンプを用いることによっても、厚さの違いに対応することができる。
　すなわち、図１１に示す半導体パッケージ１００Ａのように、厚さ０．４ｍｍの半導体チップ１１に対しては直径０．３ｍｍのインナーバンプ４１１（接合材）に接合し、厚さ０．２ｍｍの半導体チップ１２に対して直径０．５ｍｍのインナーバンプ４１２（接合材）に接合することで、ダイボンド部２１および２２の厚さをどちらも２ｍｍとしたヒートスプレッダ３Ａを使用することができる。このように直径、すなわち高さの異なるインナーバンプを用いることで、２つのダイボンド部間に高低差を設ける必要がなくなるので、図３を用いて説明したダイボンド部２１および２２上にダイボンド用接着剤２０を供給する方法を、マスクを用いて接着剤の供給を行う生産性の高い印刷供給に変更することが可能となる。
　また、ヒートスプレッダ３Ａの２つのダイボンド部の厚さが統一されることで、ヒートスプレッダ３Ａの製造コストが低減し、また入手が容易となる効果も得られる。
　　＜変形例２＞
　実施の形態１の半導体パッケージ１００においては、インターポーザ基板５上に配置するインナーバンプ４１の高さによってヒートスプレッダ３とインターポーザ基板５との間のギャップ長が決まっていたが、ギャップ長設定のための支持体を設けても良い。
　すなわち、図１２に示す半導体パッケージ１００Ｂのように、ヒートスプレッダ３Ｂのダイボンド部２１とダイボンド部２２との間からインターポーザ基板５側に向けて延在する突起部３３を設け、その先端がインターポーザ基板５の主面に接し、かつハンダまたは樹脂の接合部４１３によってインターポーザ基板５と接合するようにしても良い。
　突起部３３を設けることで、突起部３３の高さによってヒートスプレッダ３Ｂとインターポーザ基板５との間のギャップ長をより正確に設定することができる。また、ヒートスプレッダ３Ｂがインターポーザ基板５に直接に接する部分を設けることで、突起部３３を設けない場合には、半導体チップ１１および１２とインターポーザ基板５との間のインナーバンプ４１にだけかかっていた熱応力が突起部３３にもかかることとなり、熱応力が分散されて、インナーバンプ４１にかかる熱応力が軽減される。この結果、半導体パッケージの信頼性が向上する。
　なお、図１２では、突起部３３の先端が接合部４１３によってインターポーザ基板５と接合された例を示しているが、接合部４１３を設けず突起部３３の先端がインターポーザ基板５の主面に接触するだけの構成としても良い。接合部４１３を設けないことにより、製造コストおよび製造工程数を低減できる。
　また、突起部３３を設けることで、インターポーザ基板５の熱を直接ヒートスプレッダ３Ｂに排熱することができ、インターポーザ基板５の温度上昇を抑制する効果もある。
　なお、突起部３３は、円柱状であっても四角柱状であっても良く、また、１つに限らず、複数設けても良い。
　また、突起部３３に替えて、図１に示したヒートスプレッダ３の２つのダイボンド部との間の凹部ＣＰとインターポーザ基板５との間に、円柱状または四角柱状のスペーサを挟むことによっても、半導体パッケージ１００Ｂと同様の効果を得ることができる。この場合、スペーサをヒートスプレッダ３およびインターポーザ基板５に接合しても良いし、接触させるだけでも良い。
　　＜変形例３＞
　実施の形態１の半導体パッケージ１００においては、インターポーザ基板５上に配置するインナーバンプ４１によってヒートスプレッダ３を支えていたが、ヒートスプレッダ３を支えるための支持体を設けても良い。
　すなわち、図１３に示す半導体パッケージ１００Ｃのように、ヒートスプレッダ３Ｃのダイボンド部２１および２２が設けられた側の主面の端縁部からインターポーザ基板５側に向けて延在する複数の突起部３３を設け、その先端がインターポーザ基板５の主面に接するようにしても良い。
　ヒートスプレッダ３Ｃの端縁部に複数の突起部３３を設けることで、突起部３３の高さによってヒートスプレッダ３Ｃとインターポーザ基板５との間のギャップ長をより正確に設定することができると共に、ヒートスプレッダ３Ｃのインターポーザ基板５からの高さを一定にして、インターポーザ基板５に対する平行度を確保することが可能となる。
　また、ヒートスプレッダ３Ｃがインターポーザ基板５に直接に接する部分を設けることで、突起部３３を設けない場合には、半導体チップ１１および１２とインターポーザ基板５との間のインナーバンプ４１にだけかかっていた熱応力が突起部３３にもかかることとなり、熱応力が分散されて、インナーバンプ４１にかかる熱応力が軽減される。この結果、半導体パッケージの信頼性が向上する。
　なお、複数の突起部３３の先端をハンダまたは樹脂の接合部４１３によってインターポーザ基板５と接合するようにしても良い。また、突起部３３は、円柱状であっても四角柱状であっても良い。
　また、突起部３３に替えて、図１に示したヒートスプレッダ３の２つのダイボンド部側の主面の端縁部とインターポーザ基板５との間に、円柱状または四角柱状の複数のスペーサを挟むことによっても、半導体パッケージ１００Ｃと同様の効果を得ることができる。この場合、スペーサをヒートスプレッダ３およびインターポーザ基板５に接合しても良いし、接触させるだけでも良い。
　　＜変形例４＞
　実施の形態１の半導体パッケージ１００においては、半導体チップ１１および１２で発生する熱を、主としてヒートスプレッダ３の上面から排熱していたが、インターポーザ基板５側に排熱するようにしても良い。
　すなわち、図１４に示す半導体パッケージ１００Ｄのように、ヒートスプレッダ３Ｄのダイボンド部２１とダイボンド部２２との間からインターポーザ基板５側に向けて延在する突起部３４を設け、その先端がインターポーザ基板５を貫通してインターポーザ基板５の下面に露出するようにし、突起部３４の先端にアウターバンプ４２と同じ高さのアウターバンプ４２１を接合する。
　これにより、半導体チップ１１および１２で発生する熱を、突起部３４とアウターバンプ４２１とを介して外部に排熱することも可能となり、半導体パッケージ全体の放熱効率を高めることができる。
　また、ヒートスプレッダ３Ｄがインターポーザ基板５に直接に接する部分を設けることで、突起部３４を設けない場合には、半導体チップ１１および１２とインターポーザ基板５との間のインナーバンプ４１にだけかかっていた熱応力が突起部３４にもかかることとなり、熱応力が分散されて、インナーバンプ４１にかかる熱応力が軽減される。この結果、半導体パッケージの信頼性が向上する。
　また、突起部３４は、円柱状であっても四角柱状であっても良く、また、１つに限らず、複数設けても良い。なお、突起部３４を四角柱状とする場合は、四角柱の先端には複数のアウターバンプ４２１を接合することで、放熱効率を高めることができる。
　なお、アウターバンプ４２１は、例えば、半導体パッケージ１００Ｄが実装されるマザー基板（図示せず）上に設けた放熱パッドなどに直接接合することで、半導体チップ１１および１２で発生する熱を外部に排熱することができる。
　　＜変形例５＞
　実施の形態１の半導体パッケージ１００においては、ヒートスプレッダ３の上面は平坦であったが、上面に冷却フィンを設けても良い。
　すなわち、図１５に示す半導体パッケージ１００Ｅのように、ヒートスプレッダ３Ｅの上面に空冷フィン３５を設け、放熱効率をさらに高めるようにしても良い。このような構成とすることで、外部に設けた冷却ブロック等に接着する必要なしに、冷却能力を向上させることが可能となる。
　　＜変形例６＞
　半導体チップの動作周波数が１ＧＨｚを超える領域では、半導体チップの能動面が比誘電率の大きい封止樹脂６２で覆われると特性劣化を生じる可能性があり、能動面が封止樹脂６２で覆われない構造が望ましい場合がある。そのために、インナーバンプ４１の配列で封止樹脂６２をせき止めて、インナーバンプ４１の配列より内側まで封止樹脂６２が流入しないようにしたり、封止樹脂６２の粘度が常温で５０Ｐａ・Ｓ以上５００Ｐａ・Ｓ以下となるように粘度を高めに設定して、インナーバンプ４１の配列より内側まで封止樹脂６２が流入しないようにしたりして、能動面が封止樹脂６２で覆われない構造を確保することが考えられる。
　これら以外の方法としては、半導体チップの周囲にもダムを形成することで、ダムによって封止樹脂６２をせき止める方法が考えられる。その一例を図１６に示す。
　図１６に示す半導体パッケージ１００Ｆは、インターポーザ基板５の端縁部に設けられたダム６１の他に、インナーバンプ４１の配列に近接して設けられたダム６３（内部障壁）を備えている。ダム６３は、インナーバンプ４１の配列の外周に設けられるので、図６を用いて説明した封止樹脂６２の注入工程で液状の封止樹脂６２を注入する際に、ダム６３によって封止樹脂６２がせき止められ、インナーバンプ４１の配列より内側には封止樹脂６２が注入されない。このため、半導体チップ１１および１２の能動面は封止樹脂６２で覆われず、半導体チップ１１および１２の能動面とインターポーザ基板５の主面との間は、中空領域ＨＲとなっている。なお、ダム６３は封止樹脂６２をせき止めるため、少なくともインナーバンプ４１の高さと同じ高さとなるように設けられる。
　ダム６３は、図４を用いて説明したヒートスプレッダ３をインターポーザ基板５上に搭載した状態で、インナーバンプ４１の配列の外周にダム剤をディスペンサロボットを用いて描画することで形成することができる。
　また、図４を用いて説明したヒートスプレッダ３をインターポーザ基板５上に搭載する工程の前であって、インターポーザ基板５上にインナーバンプ４１の配列を搭載した状態において、インナーバンプ４１の配列の外周にダム剤をディスペンサロボットを用いて描画することで形成しても良い。
　ダム６３のダム剤は、ダム６１と同様にＣＯＢ（Chip On Board）用のエポキシ樹脂を用いることができ、図５を用いて説明した工程で、インターポーザ基板５の端縁部に、ダム剤をディスペンサロボットを用いて描画した後、ダム６１のキュア工程でダム６３もキュアするようにしても良い。
　図１７は、インターポーザ基板５上でのダム６３の配置状態を示すため、便宜的にヒートスプレッダ３およびダム６１を省略して示した半導体パッケージ１００Ｆの上面図である。ダム６３で囲まれた領域が中空領域ＨＲとなる。
　＜実施の形態２＞
　図１に示した実施の形態１の半導体パッケージ１００の製造方法については図３～図６を用いて説明し、半導体チップ１１および１２を接合した１個のヒートスプレッダ３を、１枚のインターポーザ基板５に搭載する製造方法を説明したが、１枚のインターポーザ基板に複数のヒートスプレッダ３を搭載可能な多面付け基板を使用し、最終的にはインターポーザ基板をヒートスプレッダ３ごとに個片化して、個々に独立した半導体パッケージを得るようにしても良い。
　図１８および図１９は、本発明に係る実施の形態２の半導体パッケージの製造方法を説明する断面図である。図１８は、例えば４個のヒートスプレッダ３を２行２列で搭載可能な多面付けインターポーザ基板５０（多面付け絶縁基板）を使用する例を示しており、多面付けインターポーザ基板５０上に、複数のインナーバンプ４１を介して４個のヒートスプレッダ３を接合し、ダム６１、ヒートスプレッダ３および多面付けインターポーザ基板５０で規定される領域内に封止樹脂６２が充填された段階を示している。なお、図１８において、図１を用いて説明した半導体パッケージ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　また、図１８に示す段階に至るまでの製造工程は、図３～図６を用いて説明した実施の形態１の製造方法と同じであるので重複する説明は省略する。
　多面付けインターポーザ基板５０は絶縁基板であり、例えば、ガラスエポキシとＣｕなどの導体層を含むガラスエポキシ基板であり、厚さは０．４ｍｍである。平面方向の大きさは１個のヒートスプレッダ３に対して１３ｍｍ×２３ｍｍの面積を割り当てることができる面積を有しており、１個のヒートスプレッダ３に割り当てられる領域（単位領域と呼称）には、実施の形態１のインターポーザ基板５と同様に、上面、下面および内部の配線パターンが、図示されないスルーホールによって結線されており、また、図８および図９に示したように、インナーバンプ４１を搭載するための複数の電極５１およびアウターバンプ４２を搭載するための複数の電極５２が設けられている。そして、各単位領域間には個片化のための複数のスリットＳＬが設けられている。また、ダム６１に沿うように複数のスリットＳＬが設けられている。
　また、多面付けインターポーザ基板５０の端縁部に、ダム剤をディスペンサロボットを用いて描画する際には、何れのヒートスプレッダ３の端部にも接触せず、かつ、個片化の際に、ダム６１も除去できるようにヒートスプレッダ３の端部から所定距離離して描画する。この所定距離は、個片化に使用される装置、例えばダイシングソーの刃を入れることができるような距離とする。
　図１９は、多面付けインターポーザ基板５０を個片化する工程を示しており、単位領域間に設けた複数のスリットＳＬおよびダム６１に沿うように設けた複数のスリットＳＬを目標として、例えばダイシングソーの刃を入れ、封止樹脂６２と共にヒートスプレッダ３ごとに多面付けインターポーザ基板５０を切断して個片化し、ダム６１を分離する。
　最後に、多面付けインターポーザ基板５０の下面に設けた、例えば直径０．５ｍｍの円形電極（図示せず）上にハンダ製のアウターバンプ４２を搭載し、ハンダを溶融させることで、図１９に示すような個々に独立した複数の半導体パッケージ２００を同時に得ることができる。
　このように、複数のヒートスプレッダ３を搭載可能な多面付けインターポーザ基板５０を用いることでインナーバンプ４１を用いた接続および封止工程を一括して行うことが可能となり、生産性を向上することができる。
　なお、上記ではダイシングソーを用いて多面付けインターポーザ基板５０を個片化する例を説明したが、ワイヤカットおよびレーザ溶断などの方法で個片化しても良い。なお、単位領域間の複数のスリットＳＬおよびダム６１に沿う複数のスリットＳＬは、必ずしも設けなくても良いが、多面付けインターポーザ基板５０が切断しにくいセラミック基板などの場合は、スリットＳＬを設けることで切断が容易となる。
　また、上記では４個のヒートスプレッダ３を２行２列で搭載可能なインターポーザ基板５０を使用した例を説明したが、ヒートスプレッダ３の搭載個数はこれに限定されるものではなく、さらに多くのヒートスプレッダ３を搭載可能なインターポーザ基板を用いることで、さらなる生産性の向上を図るようにしても良い。
　　＜変形例＞
　以上説明した実施の形態２の半導体パッケージの製造方法においては、個々に独立した複数のヒートスプレッダ３をイ多面付けインターポーザ基板５０に搭載する例を示したが、複数のヒートスプレッダを厚さの薄い連結部で連結したヒートスプレッダを多面付けインターポーザ基板５０に搭載し、最終的にヒートスプレッダとインターポーザ基板を個片化して、個々に独立した半導体パッケージを得るようにしても良い。
　図２０は、例えば４個のヒートスプレッダ３を２行２列で連結した連結型ヒートスプレッダ３０（連結型放熱部材）を多面付けインターポーザ基板５０上に複数のインナーバンプ４１を介して接合し、ダム６１、連結型ヒートスプレッダ３０および多面付けインターポーザ基板５０で規定される領域内に封止樹脂６２が充填された段階を示している。なお、図２０において、図１を用いて説明した半導体パッケージ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　また、図２０に示す段階に至るまでの製造工程は、図３～図６を用いて説明した実施の形態１の製造方法と同じであるので重複する説明は省略する。連結型ヒートスプレッダ３０は、例えば銅製であり、４個のヒートスプレッダ３を２行２列で連結した大きさを有しており、ヒートスプレッダ３間には連結部ＣＮが設けられている。
　連結部ＣＮは、ヒートスプレッダ３の本体部分に比べて薄く形成され、切断しやすくなっている。
　このような連結型ヒートスプレッダ３０を用いて、多面付けインターポーザ基板５０と共に個片化することで生産性のさらなる向上が可能となる。
　なお、多面付けインターポーザ基板５０は、工程が複雑で歩留が低く製造が困難であるため、連結型ヒートスプレッダに複数の個片のインターポーザ基板を接合することで生産性の向上を図ることも可能となる。
　この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (15)

  1. 　絶縁基板と、
    　前記絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、
    　前記第１の主面上に複数の第２の接合材を介して能動面が接合された前記第１の半導体チップよりも厚さの薄い第２の半導体チップと、
    　前記第１の半導体チップの前記能動面および前記第２の半導体チップの前記能動面とは反対の主面が下面に接合された放熱部材と、
    　前記放熱部材の上面に乗り上げることなく前記放熱部材の側壁の少なくとも一部と接し、前記第１および第２の半導体チップを前記絶縁基板上に封止する封止樹脂と、を備え、
    　前記放熱部材は、
    　前記第１の半導体チップが接合された第１の接合部の厚さが、前記第２の半導体チップが接合された第２の接合部の厚さよりも薄い、半導体パッケージ。
  2. 　絶縁基板と、
    　前記絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、
    　前記第１の主面上に複数の第２の接合材を介して能動面が接合された前記第１の半導体チップよりも厚さの薄い第２の半導体チップと、
    　前記第１の半導体チップの前記能動面および前記第２の半導体チップの前記能動面とは反対の主面が下面に接合された放熱部材と、
    　前記放熱部材の上面に乗り上げることなく前記放熱部材の側壁の少なくとも一部と接し、前記第１および第２の半導体チップを前記絶縁基板上に封止する封止樹脂と、を備え、
    　前記複数の第１の接合材の厚さが、前記複数の第２の接合材の厚さよりも薄い、半導体パッケージ。
  3. 　前記絶縁基板の前記第１の主面の端縁部に設けられ、前記放熱部材の側壁との間に隙間を有するように前記第１の主面に対して垂直方向に延在する障壁を備え、
    　前記封止樹脂は、
    　前記隙間を満たすように充填されている、請求項１または請求項２記載の半導体パッケージ。
  4. 　前記複数の第１の接合材の配列の外周および前記複数の第２の接合材の配列の外周に設けられた内部障壁を備え、
    　前記複数の第１の接合材の配列の内側および前記複数の第２の接合材の配列の内側に、前記第１および第２の半導体チップの前記能動面が前記封止樹脂で覆われない中空領域を有する、請求項１または請求項２記載の半導体パッケージ。
  5. 　前記放熱部材は、
    　前記上面と前記下面との間を貫通する開口部を有する、請求項１または請求項２記載の半導体パッケージ。
  6. 　前記開口部は、
    　前記放熱部材の前記第１および第２の半導体チップが配置された位置の間に設けられる、請求項５記載の半導体パッケージ。
  7. 　前記放熱部材は、
    　前記下面から前記絶縁基板に向けて延在し、先端が前記絶縁基板の前記第１の主面に接する少なくとも１つの突起部を有する、請求項１または請求項２記載の半導体パッケージ。
  8. 　前記放熱部材は、
    　前記下面から前記絶縁基板に向けて延在し、先端が前記絶縁基板を貫通する少なくとも１つの突起部を有する、請求項１または請求項２記載の半導体パッケージ。
  9. 　前記放熱部材は、
    　前記上面に設けられた空冷フィンを有する、請求項１または請求項２記載の半導体パッケージ。
  10. 　（ａ）複数の半導体チップの能動面とは反対の主面が下面に接合された放熱部材を前記能動面が絶縁基板の第１の主面に面するように実装する工程と、
    　（ｂ）前記絶縁基板の前記第１の主面の端縁部に設けられ、前記第１の主面に対して垂直方向に延在して前記放熱部材の側壁との間に隙間を設ける障壁を形成する工程と、
    　（ｃ）前記障壁、前記絶縁基板および前記放熱部材で規定される領域内に封止樹脂を充填する工程と、を備え、
    　前記工程（ｂ）は、
    　前記放熱部材の端縁部との間に隙間を有し、前記放熱部材の上面を越えない高さを有するように前記障壁を形成する工程を有し、
    　前記工程（ｃ）は、
    　（ｃ－１）前記放熱部材の前記上面に乗り上げることなく前記放熱部材の前記端縁部と前記障壁との間の前記隙間を満たすように前記封止樹脂を充填する工程を有する、半導体パッケージの製造方法。
  11. 　前記放熱部材は、
    　前記上面と前記下面との間を貫通する開口部を有する、請求項１０記載の半導体パッケージの製造方法。
  12. 　前記工程（ｃ－１）は、
    　前記放熱部材の前記端縁部と前記障壁との間の前記隙間から前記封止樹脂を注入し、前記開口部からガスを抜く工程を含む、請求項１１記載の半導体パッケージの製造方法。
  13. 　前記工程（ｃ－１）は、
    　前記開口部から前記封止樹脂を注入し、前記放熱部材の前記端縁部と前記障壁との間の前記隙間からガスを抜く工程を含む、請求項１１記載の半導体パッケージの製造方法。
  14. 　前記絶縁基板は、
    　前記放熱部材を複数搭載可能な多面付け絶縁基板であって、
    　前記工程（ｃ）の後、
    　前記多面付け絶縁基板を前記放熱部材ごとに個片化する工程をさらに備える、請求項１１記載の半導体パッケージの製造方法。
  15. 　前記絶縁基板は、
    　前記放熱部材を複数連結した連結型放熱部材を搭載可能な多面付け絶縁基板であって、
    　前記工程（ｃ）の後、
    　前記連結型放熱部材および前記多面付け絶縁基板を個片化する工程をさらに備える、請求項１１記載の半導体パッケージの製造方法。
PCT/JP2018/044204 2017-12-20 2018-11-30 半導体パッケージおよびその製造方法 WO2019124024A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019560919A JP6847266B2 (ja) 2017-12-20 2018-11-30 半導体パッケージおよびその製造方法
US16/759,608 US11538728B2 (en) 2017-12-20 2018-11-30 Semiconductor package comprising a heat dissipation structure and an outer peripheral frame used as a resin flow barrier
CN201880075629.9A CN111492473A (zh) 2017-12-20 2018-11-30 半导体封装体及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-243436 2017-12-20
JP2017243436 2017-12-20

Publications (1)

Publication Number Publication Date
WO2019124024A1 true WO2019124024A1 (ja) 2019-06-27

Family

ID=66994640

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/044204 WO2019124024A1 (ja) 2017-12-20 2018-11-30 半導体パッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US11538728B2 (ja)
JP (1) JP6847266B2 (ja)
CN (1) CN111492473A (ja)
WO (1) WO2019124024A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
WO2021225125A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置
WO2021225120A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置
WO2023153334A1 (ja) * 2022-02-14 2023-08-17 三菱電機株式会社 半導体装置
WO2023162700A1 (ja) * 2022-02-24 2023-08-31 ローム株式会社 半導体装置
JP7441318B2 (ja) 2020-01-24 2024-02-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング センサハウジングおよびセンサハウジングの開放した収容室を注封する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201095B1 (en) * 2019-08-23 2021-12-14 Xilinx, Inc. Chip package having a cover with window
JP2021050943A (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置
US11948855B1 (en) * 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
CN116547791A (zh) * 2020-12-16 2023-08-04 华为技术有限公司 一种芯片封装以及芯片封装的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224334A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd マルチチップモジュール
JPH09246433A (ja) * 1996-03-04 1997-09-19 Fujitsu Ten Ltd モジュールの放熱構造
JP2002110869A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 半導体装置
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2004134592A (ja) * 2002-10-10 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2007188934A (ja) * 2006-01-11 2007-07-26 Fuji Xerox Co Ltd マルチチップモジュール
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
JP2015211091A (ja) * 2014-04-24 2015-11-24 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
WO2006080048A1 (ja) 2005-01-25 2006-08-03 Fujitsu Limited 半導体装置
JP2007184424A (ja) 2006-01-06 2007-07-19 Nec Electronics Corp 半導体装置
JP5542765B2 (ja) 2011-09-26 2014-07-09 日立オートモティブシステムズ株式会社 パワーモジュール
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10002857B2 (en) * 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224334A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd マルチチップモジュール
JPH09246433A (ja) * 1996-03-04 1997-09-19 Fujitsu Ten Ltd モジュールの放熱構造
JP2002110869A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 半導体装置
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2004134592A (ja) * 2002-10-10 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2007188934A (ja) * 2006-01-11 2007-07-26 Fuji Xerox Co Ltd マルチチップモジュール
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
JP2015211091A (ja) * 2014-04-24 2015-11-24 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
US11419215B2 (en) 2018-07-20 2022-08-16 Murata Manufacturing Co., Ltd. Module
US11716813B2 (en) 2018-07-20 2023-08-01 Murata Manufacturing Co., Ltd. Module
JP7441318B2 (ja) 2020-01-24 2024-02-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング センサハウジングおよびセンサハウジングの開放した収容室を注封する方法
WO2021225125A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置
WO2021225120A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置
WO2023153334A1 (ja) * 2022-02-14 2023-08-17 三菱電機株式会社 半導体装置
WO2023162700A1 (ja) * 2022-02-24 2023-08-31 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2019124024A1 (ja) 2020-04-02
JP6847266B2 (ja) 2021-03-24
US11538728B2 (en) 2022-12-27
CN111492473A (zh) 2020-08-04
US20200321261A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
WO2019124024A1 (ja) 半導体パッケージおよびその製造方法
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
JP4790157B2 (ja) 半導体装置
US6992396B2 (en) Semiconductor device and method for fabricating the same
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
CN112310063A (zh) 半导体装置封装及其制造方法
TWI332694B (en) Chip package structure and process for fabricating the same
US8030768B2 (en) Semiconductor package with under bump metallization aligned with open vias
CN112951815A (zh) 半导体结构及其制造方法
US10930604B2 (en) Ultra-thin multichip power devices
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
JP2004327555A (ja) 半導体装置
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법
JP5297445B2 (ja) 半導体装置
CN116110857A (zh) 半导体装置以及半导体装置的制造方法
JP2012174900A (ja) 半導体装置の製造方法
KR100876876B1 (ko) 칩 스택 패키지
CN116487344A (zh) 三维封装结构及封装方法
CN117316787A (zh) 一种芯片制作方法及封装结构
KR19990025039U (ko) 적층형 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18890124

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019560919

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18890124

Country of ref document: EP

Kind code of ref document: A1