WO2023153334A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023153334A1
WO2023153334A1 PCT/JP2023/003640 JP2023003640W WO2023153334A1 WO 2023153334 A1 WO2023153334 A1 WO 2023153334A1 JP 2023003640 W JP2023003640 W JP 2023003640W WO 2023153334 A1 WO2023153334 A1 WO 2023153334A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
heat sink
sealing resin
convex portion
semiconductor chip
Prior art date
Application number
PCT/JP2023/003640
Other languages
English (en)
French (fr)
Inventor
世羽 東出
勝巳 宮脇
俊一 阿部
巧弥 長峯
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023580222A priority Critical patent/JPWO2023153334A1/ja
Publication of WO2023153334A1 publication Critical patent/WO2023153334A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon

Definitions

  • the present disclosure relates to semiconductor devices.
  • a semiconductor chip using a semiconductor such as Si is mounted on a wiring substrate.
  • a semiconductor device for example, a semiconductor chip using a semiconductor such as Si is mounted on a wiring substrate.
  • such a semiconductor device is generally provided with a structure in which the semiconductor chip and heat sink are sealed with resin in order to prevent failure due to water droplets or conductive foreign matter.
  • Sealing with resin is generally performed by resin molding using a mold. At this time, if the mold and the heat sink come into contact with each other, the semiconductor chip bonded to the heat sink may be damaged. Therefore, the radiator plate is buried in the sealing resin at the stage of sealing with the resin.
  • the sealing resin is resin such as epoxy and has low thermal conductivity, it impedes the heat dissipation of the semiconductor device. Therefore, it is necessary to improve the heat dissipation of the semiconductor device by exposing the embedded heat sink from the sealing resin by some method.
  • Both tools and heat sinks used for cutting or polishing have inclination and distortion.
  • the resin is partially removed by cutting or polishing to expose the heat sink from the resin.
  • a part of the surface to be exposed remains covered with the sealing resin. Therefore, in order to completely expose one surface of the heat sink from the sealing resin, it is necessary to continue cutting or polishing after the heat sink begins to be exposed.
  • a tool used for cutting, polishing, or the like comes into contact with the edge or corner of the heat sink, stress is generated on the heat sink in the direction of peeling off the semiconductor chip.
  • the joint surface between the heat sink and the semiconductor chip is peeled off due to the stress, the heat conduction from the semiconductor chip to the heat sink is hindered, and the heat dissipation of the semiconductor device is lowered.
  • the present disclosure has been made to solve the above problems, and even if a process of exposing the heat sink buried in the sealing resin is applied during manufacturing, the bonding surface between the semiconductor chip and the heat sink It is an object of the present invention to provide a semiconductor device capable of suppressing delamination and thereby suppressing deterioration of heat dissipation.
  • a semiconductor device includes a substrate, a semiconductor chip, a radiator plate, and a sealing resin.
  • the sealing resin seals the semiconductor chip and the side surface of the heat sink, and the top surface of the heat sink is the exposed surface that is exposed from the top surface of the sealing resin.
  • a concave portion is provided, and the convex portion is a portion that protrudes from the outer periphery of the exposed surface in the direction in which the side surface is facing, and the concave portion is sandwiched between the heat sinks from above and below and is located on the outer periphery of the exposed surface.
  • This is a semiconductor device in which at least the upper surface of the projection or at least the lower surface of the recess is in contact with the sealing resin.
  • FIG. 1 illustrates an example of a semiconductor device according to a first embodiment
  • FIG. FIG. 2 is a cross-sectional view taken along line AA in FIG. 1 of an example of the semiconductor device of Embodiment 1
  • FIG. 4 is a diagram showing another example of the semiconductor device of Embodiment 1
  • 4 is a cross-sectional view taken along line BB of FIG. 3 of another example of the semiconductor device of Embodiment 1
  • FIG. FIG. 10 illustrates a semiconductor device according to a second embodiment
  • 6 is a cross-sectional view of the semiconductor device of Embodiment 2, taken along line CC of FIG. 5
  • FIG. FIG. 12 illustrates a semiconductor device according to a third embodiment
  • FIG. 8 is a cross-sectional view of the semiconductor device of Embodiment 3 taken along line DD in FIG. 7
  • FIG. 12 illustrates a semiconductor device according to a fourth embodiment
  • FIG. 1 shows a semiconductor device 100 of this embodiment.
  • FIG. 2 is a cross-sectional view of the semiconductor device 100 taken along line AA of FIG.
  • a semiconductor device 100 includes a substrate 1 , a semiconductor chip 2 , electrodes 3 , a joint portion 4 , a heat sink 5 , a joint material 7 , and a sealing resin 8 .
  • the substrate 1 has an upper surface 1a and a lower surface 1b.
  • the semiconductor chip 2 has an upper surface 2a and a circuit surface 2b which is a lower surface.
  • the circuit surface 2b of the semiconductor chip 2 faces the upper surface 1a of the substrate 1. In other words, the semiconductor chip 2 is mounted face down on the substrate 1 .
  • Electrodes 3 are formed on the circuit surface 2 b of the semiconductor chip 2 .
  • the electrode 3 and the substrate 1 are joined together via the joining portion 4 .
  • a radiator plate 5 is bonded to the upper surface 2a of the semiconductor chip 2 with a bonding material 7 interposed therebetween.
  • the upper surface of the heat sink 5 is an exposed surface 5a exposed from the upper surface 8a of the sealing resin 8.
  • the exposed surface 5a of the heat sink 5 and the upper surface 8a of the sealing resin 8 are substantially flush with each other.
  • a convex portion 6a is provided on the side surface 50 of the heat sink 5.
  • the convex portion 6a is a portion that protrudes in the direction in which the side surface 50 faces from the outer periphery of the exposed surface 5a, and is a portion that does not overlap the exposed surface 5a in plan view.
  • the sealing resin 8 seals the semiconductor chip 2 , the joint portion 4 , the electrode 3 , the joint material 7 , the convex portion 6 a , the upper surface 1 a of the substrate 1 and the side surface 50 of the heat sink 5 . That is, the sealing resin 8 is in contact with at least the upper surface of the convex portion 6a.
  • the substrate 1 may be a wiring substrate using a general insulator as a base material.
  • the base material of the substrate 1 requires insulation and heat resistance.
  • the base material of the substrate 1 is, for example, a paper phenol base material, or a glass epoxy base material obtained by impregnating glass fiber with an epoxy resin. If the frequency of the electrical signal applied to the semiconductor device 100 exceeds 1 GHz, materials with lower dielectric loss are preferred. Such materials with lower dielectric loss are, for example, glass substrates or ceramic substrates such as alumina.
  • the substrate 1 may be a flexible printed circuit board using polyimide resin or various high-molecular polymers.
  • a circuit pattern necessary for the operation of the semiconductor device 100 is formed on the surface of the substrate 1 .
  • the circuit pattern is formed by a conductor.
  • the conductor is a highly conductive and workable conductor, such as a metal such as aluminum, copper, nickel, gold, or silver, or an alloy thereof.
  • the method of forming the circuit pattern may be selected from various methods such as a subtractive method or an additive method, and an appropriate method is selected according to the circuit pattern width required for the semiconductor chip 2 and the distance between the circuit patterns. OK.
  • the subtractive method is a method of forming a circuit pattern by removing unnecessary portions other than the circuit pattern from the copper-clad laminate by etching or the like.
  • the additive method is a method of forming a circuit pattern by laminating conductors necessary for the circuit pattern by vapor deposition, plating, or the like.
  • a solder resist, a positioning pattern, or the like may be formed on the upper surface 1a and the lower surface 1b of the substrate 1.
  • the solder resist is intended to prevent short circuits between circuits due to solder wetting and spreading.
  • the positioning pattern is a pattern used for positioning the semiconductor chip 2 when the semiconductor chip 2 is mounted on the substrate 1 .
  • the semiconductor chip 2 is a semiconductor chip in which a planar semiconductor element is formed on the circuit surface 2b side of the semiconductor substrate.
  • the planar semiconductor device may be an active device or a passive device or both.
  • the material of the semiconductor substrate is Si, SiC, GaAs, GaN, or the like.
  • the length of one side is about 0.05 mm to 30 mm and the thickness is about 50 ⁇ m to 750 ⁇ m.
  • Electrodes 3 are formed on the circuit surface 2 b of the semiconductor chip 2 . A current can be supplied to the circuit formed on the semiconductor chip 2 from the outside of the semiconductor chip 2 via the electrodes 3 .
  • the electrode 3 and the substrate 1 are joined together via the joining portion 4 .
  • five electrodes 3 and five joints 4 are shown in FIG. 1 as an example, any number of electrodes 3 and joints 4 can be provided according to the functions required for the semiconductor chip 2 . Moreover, the electrodes 3 and the joints 4 may be provided at arbitrary positions according to the functions required for the semiconductor chip 2 .
  • a ground conductor layer may be provided on the upper surface 2a of the semiconductor chip 2.
  • the ground conductor is, for example, copper, aluminum, gold plating, or the like.
  • the material of the electrode 3 is, for example, a highly conductive metal material such as copper or aluminum.
  • the surface of the electrode 3 may be plated with nickel or gold to prevent oxidation or corrosion.
  • the electrode 3 may be formed by an additive method using plating, vapor deposition, sputtering, or the like, or may be formed by a subtractive method using etching or the like.
  • the material of the joint 4 is, for example, a highly conductive metal material such as gold, silver, copper, aluminum, or tin.
  • the joint portion 4 serves to electrically connect the substrate 1 and the electrode 3 .
  • the thickness of the joint portion 4 is at least three times the maximum diameter of the filler contained in the sealing resin 8, which will be described later.
  • the joint 4 may be attached to either the electrode 3 or the substrate 1 in advance before the step of joining the electrode 3 and the substrate 1, or may be attached to the electrode 3 and the substrate 1 in the step of joining the electrode 3 and the substrate 1. may be supplied.
  • the method of joining the joint 4 to the electrode 3 and the substrate 1 includes, for example, a metal diffusion joining method of joining by applying heat, pressure and ultrasonic waves, a method of joining by soldering or brazing, or a conductive method.
  • a method of adhering with an adhesive and the like can be mentioned.
  • the material of the heat sink 5 is preferably a material with high thermal conductivity.
  • the material of the heat sink 5 is, for example, a metal, a ceramic material, a material containing carbon, or a composite material obtained by combining these materials at an arbitrary ratio.
  • the metal as the material of the heat sink 5 is, for example, gold, silver, copper, aluminum, tungsten, molybdenum, or the like.
  • the ceramic material as the material of the heat sink 5 is, for example, aluminum nitride or boron nitride.
  • the material containing carbon as the material of the heat sink 5 is, for example, graphite, graphene, diamond, or the like.
  • the dimensions of the heat sink 5 are designed to effectively dissipate the heat generated by the semiconductor chip.
  • the external dimensions of the semiconductor chip 2 when viewed from above are a rectangle of X mm ⁇ Y mm (only X is shown in FIG. 1), and the thickness of the heat sink 5 is Assuming that the thickness is T 1 , the outer dimensions of the heat sink 5 when viewed from above are preferably (X+2T 1 ) mm ⁇ (Y+2T 1 ) mm or more. Moreover, it is desirable that the semiconductor chip 2 is arranged in the central portion of the heat sink 5 in plan view.
  • the dimensions of the heat sink 5 may be designed based on the external dimensions of the heat generating area.
  • the heat sink 5 has a size of (A+2T mm) ⁇ (B+2T mm) or more. desirable.
  • the region 20 is arranged in the central portion of the heat sink 5 in plan view.
  • FIG. 1 shows a semiconductor device 100 in which the semiconductor chip 2 heats up intensively in the region 20 .
  • a plurality of heat sinks 5 may be mounted on one semiconductor chip 2, or one heat sink 5 may be mounted so as to cover all the heat generating locations. You can In any case, the heat generated by the semiconductor chip 2 can be effectively dissipated by mounting the radiator plate 5 so as to satisfy the above-described external dimension conditions for each heat-generating portion.
  • a convex portion 6 a is provided on the side surface 50 of the heat sink 5 , and the sealing resin 8 is in contact with the upper side of the convex portion 6 a , so that the heat sink 5 is supported by the sealing resin 8 . Therefore, separation between the heat sink 5 and the semiconductor chip 2 is less likely to occur when an external force is applied to the heat sink 5 .
  • the projected area of the convex portion 6a with respect to the plane along the exposed surface 5a is the exposure of the heat sink 5. It is preferably 10% or more of the area of the surface 5a (corresponding to the area of the portion hatched with sparse oblique lines indicated by reference numeral 5 in FIG. 2). Since the projecting area of the convex portion 6a with respect to the plane along the exposed surface 5a is large, the effect that the heat sink 5 is supported by the sealing resin 8 is increased.
  • the material of the projections 6a is the same as the material of the heat sink 5 other than the projections 6a.
  • the shape of the convex portion 6a is not particularly limited.
  • the convex portion 6a may have a quadrangular prism shape with the side surface 50 of the heat sink 5 as the bottom surface, or may have a triangular pyramid shape with the side surface 50 of the heat sink 5 as the bottom surface.
  • the thickness T4 of the convex portion 6a is preferably 10% or more of the thickness T1 of the heat sink 5. As shown in FIG. The thicker the protrusion 6a, the higher the strength of the protrusion 6a. When the thickness of the convex portion 6a varies depending on the position in the in-plane direction, the thickest portion of the base of the convex portion 6a, that is, the portion overlapping the contour of the exposed surface 5a in plan view is the thickness T1 of the heat sink 5. of 10% or more.
  • a distance T3 in the thickness direction between the upper surface 8a of the sealing resin 8 and the upper surface of the projection 6a is preferably 10% or more of the thickness T2 of the sealing resin 8.
  • the distance between the upper surface 8a of the sealing resin 8 and the upper surface of the projection 6a is It is sufficient that the distance in the thickness direction is 10% or more of the thickness T2 of the sealing resin 8 at the location where the distance in the thickness direction is the largest.
  • the convex portion 6a is located inside the semiconductor device 100 from the side surface of the sealing resin 8. As shown in FIG. That is, the convex portion 6 a does not reach the side surface of the sealing resin 8 and is not exposed from the side surface of the sealing resin 8 .
  • FIG. 3 is a diagram showing a semiconductor device 101 that is a modification of the semiconductor device 100 of this embodiment.
  • FIG. 4 is a cross-sectional view of the semiconductor device 101 taken along line BB in FIG.
  • the semiconductor device 101 differs from the semiconductor device 100 in that the side surface 50 of the heat sink 5 is provided with a concave portion 6b instead of the convex portion 6a.
  • Semiconductor device 101 is similar to semiconductor device 100 in other respects.
  • the recessed portion 6b is a portion that is sandwiched between the radiator plates 5 from above and below and that is recessed in the direction opposite to the direction in which the side surface 50 faces from the outer periphery of the exposed surface 5a.
  • the sealing resin 8 seals the radiator plate 5 at the concave portion 6b. That is, at least the lower surface of the concave portion 6b is in contact with the sealing resin 8. As shown in FIG.
  • the thickness T5 of the recess 6b is preferably 10% or more of the thickness T2 of the sealing resin 8. As shown in FIG. The thicker the recess 6b, the higher the strength of the portion of the sealing resin 8 located within the recess 6b. When the thickness of the recessed portion 6b varies depending on the position in the in-plane direction, the thickest portion of the base of the recessed portion 6b, that is, the portion overlapping the contour of the exposed surface 5a in plan view, is equal to the thickness T2 of the sealing resin 8. 10% or more is sufficient.
  • the bottom surface of the concave portion 6b that is, the inner end portion in plan view, be outside the center of the radiator plate 5.
  • the shape of the recess 6b is not particularly limited.
  • the concave portion 6b may have a quadrangular prism shape with the side surface 50 of the heat sink 5 as the bottom surface, or a triangular pyramid shape with the side surface 50 of the heat sink 5 as the bottom surface.
  • FIG. 2 shows a case in which two projections 6a are provided on the side surface of the heat sink 5
  • FIG. 4 shows a case in which four recesses 6b are provided on the side surface of the heat sink 5.
  • any number of protrusions 6a or recesses 6b may be provided at any location to suit the required functionality.
  • the convex portion 6a or the concave portion 6b can be formed by scraping off the radiator plate 5 by a method such as cutting, grinding, polishing, etching, or laser processing.
  • the protrusions 6a or the recesses 6b can also be formed by adding a side structure to the heat sink 5 by a method such as plating or vapor deposition.
  • the heat sink 5 and the projections 6a, or the portion of the heat sink 5 around the recess 6b and the other portion of the heat sink 5 are firmly attached to each other so as not to separate. It is desirable to form the convex portion 6a or the concave portion 6b as shown in FIG.
  • the bonding material 7 is desirably a bonding material that satisfactorily bonds to the surfaces of both the semiconductor chip 2 and the heat sink 5 . It is desirable that the thermal conductivity of the bonding material 7 is high.
  • the bonding material 7 is, for example, silver sintered material, conductive adhesive, or solder.
  • the silver sintered material used as the bonding material 7 is, for example, silver particles of about several nanometers dispersed in a small amount of solvent.
  • the silver sintered material used as the bonding material 7 is desirably a material that is sintered at a temperature lower than the heat-resistant temperature of the semiconductor chip 2 .
  • the sintering temperature of the bonding material 7 is desirably 300° C. or less, more desirably 200° C. or less.
  • the conductive adhesive used as the bonding material 7 is, for example, a conductive adhesive obtained by mixing conductive particles such as silver, copper, gold, or nickel into resin such as epoxy resin, acrylic resin, or silicone resin. is.
  • the conductive particles may be resin particles coated with a metal such as silver, copper, gold, or nickel by plating or vapor deposition.
  • the conductive adhesive used as the bonding material 7 may be either one-liquid type or two-liquid mixed type conductive adhesive, and various types such as thermosetting, moisture curing, and ultraviolet curing. of any type of conductive adhesive.
  • the solder used as the bonding material 7 is, for example, a eutectic solder containing 38% by weight of lead in addition to tin, a lead-free solder containing 3% by weight of silver and 0.5% by weight of copper in addition to tin, Or a solder containing 80% gold by weight in addition to tin. In either case, solder that can be soldered at a temperature lower than the heat resistance temperature of the substrate 1 and the semiconductor chip 2 is used as the bonding material 7 .
  • the bonding material 7 has such a viscosity that it is easy to adjust the application amount and does not flow out from the applied area.
  • the viscosity of the bonding material 7 is, for example, 10 Pa ⁇ s to 100 Pa ⁇ s, preferably 20 Pa ⁇ s to 50 Pa ⁇ s.
  • the amount of the bonding material 7 applied is such that a fillet is formed on the side surface of the semiconductor chip 2 or the heat sink 5 that is in contact with the bonding material 7 and has a smaller area in a plan view.
  • the application method of the bonding material 7 includes an air dispenser, a constant volume screw dispenser, pin transfer, printing supply, and the like.
  • the sealing resin 8 is, for example, epoxy resin or silicone resin. Fine particles such as silica or boron nitride may be mixed into the sealing resin 8 in order to improve heat dissipation or adjust the coefficient of thermal expansion.
  • the sealing resin 8 seals the constituent elements from the upper surface 1a of the substrate 1 to the exposed surface 5a of the heat sink 5 except for the exposed surface 5a.
  • the outer dimensions of the sealing resin 8 in plan view are the same as the outer dimensions of the substrate 1, and the thickness T2 of the sealing resin 8 is the same as that of the bonding portion 4, the electrode 3, the semiconductor chip 2, and the bonding material 7. It is equal to the total thickness of the heat sink 5 .
  • the bonding material 7 is applied to the upper surface 2 a of the semiconductor chip 2 .
  • the heat sink 5 picked up by a vacuum suction nozzle is mounted on the upper surface 2a of the semiconductor chip 2 coated with the bonding material 7.
  • sealing is performed so that all five surfaces of the substrate 1 excluding the surface of the heat sink 5 that is bonded to the semiconductor chip 2 are covered with the sealing resin 8 .
  • the method of sealing it is desirable to use a transfer method that can fill even a very small gap because the gap between the substrate 1 and the semiconductor chip 2 is small.
  • the sealing resin 8 After the sealing resin 8 is cured, the sealing resin 8 and the substrate 1 are diced to divide into individual pieces.
  • the upper surface of the sealing resin 8 is ground to expose the heat sink 5 from the sealing resin 8 .
  • the semiconductor device 100 or the semiconductor device 101 is manufactured. If necessary, there is no problem even if the order of the above steps is changed.
  • the projecting area of the convex portion 6a or the concave portion 6b when projected onto a plane along the exposed surface 5a is 10% or more of the area of the exposed surface 5a. As shown in FIG. 1 or FIG. 3, the wavy bonding surfaces are engaged with each other and firmly fixed.
  • the projected area of the convex portion 6a or the concave portion 6b with respect to the plane along the exposed surface 5a is, for example, 10% or more of the area of the exposed surface 5a.
  • the thickness T4 of the convex portion 6a is, for example, 10% or more of the thickness T1 of the heat sink 5. As shown in FIG. Thereby, the convex portion 6a has high strength.
  • the distance T3 from the upper surface 8a of the sealing resin 8 to the upper surface of the projection 6a is, for example, 10% or more of the thickness T2 of the sealing resin 8.
  • the sealing resin 8 on the upper side of the convex portion 6a has high strength.
  • the thickness T5 of the recess 6b is 10% or more of the thickness T2 of the sealing resin 8, for example.
  • the sealing resin 8 inside the recess 6b has a high strength, so that the heat sink 5 is firmly fixed by the sealing resin 8. As shown in FIG.
  • the sealing resin 8 and the heat sink 5 are firmly fixed by providing the protrusions 6a or the recesses 6b. Even if a process such as cutting or polishing for exposing 5 is applied, peeling occurring at the joint surface between the semiconductor chip 2 and the heat sink 5 can be suppressed, thereby suppressing deterioration in heat dissipation.
  • FIG. 5 shows a semiconductor device 200 of this embodiment.
  • FIG. 6 is a cross-sectional view of the semiconductor device 200 taken along line CC of FIG.
  • the semiconductor device 200 differs from the semiconductor device 100 of the first embodiment in that the protrusions 9 are provided on the side surface 50 of the heat sink 5 instead of the protrusions 6a.
  • the protrusion 9 is bonded to the semiconductor chip 2 via the bonding material 7 . Thereby, the semiconductor chip 2 can be cooled more effectively.
  • the projections 9 firmly fix the heat sink 5 to the sealing resin 8 .
  • the convex portion 9 does not reach the side surface of the sealing resin 8 and is not exposed from the side surface of the sealing resin 8 .
  • the size of the protrusion 9 may be within a range in which there is no problem in designing the distance between the protrusion 9 and the side surface of the sealing resin 8 or the positional relationship between the protrusion 9 and the semiconductor chip 2 .
  • the thickness T4 of the convex portion 9 is preferably 10% or more of the thickness T1 of the heat sink 5. As shown in FIG.
  • the distance T3 between the upper surface 8a of the sealing resin 8 and the upper surface of the protrusion 9 is preferably 10% or more of the thickness T2 of the sealing resin 8. It is preferable that the projected area of the convex portion 9 with respect to a plane along the exposed surface 5a is 10% or more of the area of the exposed surface 5a.
  • the material of the projections 9 is desirably the same as the material of the radiator plate 5 .
  • the convex portion 9 can be formed in the same manner as the convex portion 6a in the semiconductor device 100 is formed. It is desirable to form the convex portion 9 so that the convex portion 9 and the heat sink plate 5 are strongly attached to each other so that they do not separate from each other.
  • the semiconductor device 200 can be manufactured by a method similar to the manufacturing method of the semiconductor device 100 of the first embodiment.
  • the semiconductor device 200 the semiconductor device 100 ⁇ A-3. function>. Therefore, the radiator plate 5 is firmly fixed to the sealing resin 8 .
  • the semiconductor device 200 can be subjected to a grinding process or the like for exposing the heat sink 5 buried in the sealing resin 8, as in the semiconductor device 100 of the first embodiment. is performed, it is possible to suppress detachment occurring at the joint surface between the semiconductor chip 2 and the heat sink 5, thereby suppressing deterioration in heat dissipation.
  • the convex portion 9 is in contact with the semiconductor chip 2 via the bonding material 7, the heat of the semiconductor chip 2 can be dissipated more effectively. Therefore, a semiconductor device with higher heat dissipation can be provided.
  • FIG. 7 is a cross-sectional view of a semiconductor device 300 according to the third embodiment.
  • FIG. 8 is a cross-sectional view of the semiconductor device 300 along line DD of FIG.
  • the semiconductor device 300 differs from the semiconductor device 100 of the first embodiment in that the protrusions 10 are provided on the side surfaces of the heat sink 5 instead of the protrusions 6a.
  • the outer circumference 10c (see FIG. 7) of the convex portion 10 is indicated by broken lines.
  • the outer circumference 10 c of the convex portion 10 does not reach the side surface of the sealing resin 8 and is not exposed from the side surface of the sealing resin 8 .
  • the convex portion 10 is provided on the side surface of the heat sink 5 over the entire area in the thickness direction.
  • the convex portion 10 has a tapered shape with the exposed surface 5a of the heat sink 5 as the tip and widening in the in-plane direction as the distance from the exposed surface 5a increases.
  • the angle ⁇ (see FIG. 7) formed between the surface of the tapered portion and the exposed surface 5a is greater than 0° and less than 90°. It is preferable that the angle ⁇ is not too large in order to obtain the effect that the heat sink 5 is more firmly fixed by the sealing resin 8 via the projections 10 .
  • the angle ⁇ is, for example, 45° or less.
  • the width L (see FIG. 7) in the thickness direction of the tapered portion of the projection 10 is preferably larger than 1/100 and smaller than 1/2 of the thickness T1 of the heat sink 5 . Moreover, the width L in the thickness direction of the tapered portion of the convex portion 10 is, for example, 10% or more of the thickness T2 of the sealing resin 8 . If the width L in the thickness direction of the tapered portion of the convex portion 10 is large, the strength of the sealing resin 8 supporting the tapered portion of the convex portion 10 increases. It is preferable that the projected area of the convex portion 10 with respect to a plane along the exposed surface 5a is 10% or more of the area of the exposed surface 5a.
  • the convex portion 10 is located on the side of the exposed surface 5a of the side surface of the heat sink 5 and extends along the entire outer circumference in a plan view.
  • the convex portion 10 may be provided only on the outer periphery with which the tool comes into contact.
  • Methods for forming the convex portion 10 include cutting, grinding, polishing, laser processing, etching, and the like.
  • the semiconductor device 300 can be manufactured by a method similar to the manufacturing method of the semiconductor device 100 of the first embodiment.
  • the provision of the protrusions 10 firmly fixes the heat sink 5 to the sealing resin 8 .
  • the provision of the projections 10 distributes the direction of stress generated when a tool contacts the edge of the heat sink 5 during a grinding process or the like. Therefore, it is possible to further suppress the peeling that occurs at the joint surface between the semiconductor chip 2 and the heat sink 5, and to further suppress the deterioration of the heat dissipation.
  • the semiconductor device 300 can be subjected to a grinding process or the like for exposing the heat sink 5 buried in the sealing resin 8, as in the semiconductor device 100 of the first embodiment. is performed, it is possible to suppress detachment occurring at the joint surface between the semiconductor chip 2 and the heat sink 5, thereby suppressing deterioration in heat dissipation.
  • the convex portion 10 Since the convex portion 10 has a tapered shape with the exposed surface 5a as the tip, the stress generated when a tool contacts the edge of the heat sink 5 in a grinding process or the like for exposing the heat sink 5 buried in the sealing resin 8. direction changes. That is, since the tool comes into contact with the tapered portion of the projection 10, the stress generated in the direction of separating the heat sink 5 and the semiconductor chip 2 is reduced. Therefore, delamination that occurs at the joint surface between the semiconductor chip 2 and the heat sink 5 is more effectively suppressed, and deterioration of the heat dissipation of the semiconductor device 300 is more effectively suppressed.
  • FIG. 9 shows a semiconductor device 400 according to the fourth embodiment.
  • a semiconductor device 400 differs from the semiconductor device 100 of the first embodiment in that a region 60 is provided on the surface of the projection 6a.
  • the convex portion 6 a is in contact with the sealing resin 8 in the region 60 .
  • the region 60 may include the entire region of the surface of the projection 6a that is in contact with the sealing resin 8, or one of the regions of the surface of the projection 6a that is in contact with the sealing resin 8. It may contain only parts.
  • a region 60 is a region in which fine unevenness is formed on the surface by surface processing. As a result, the sealing resin 8 gets into the minute irregularities on the region 60, and the protrusions 6a and the sealing resin 8 are strongly bonded. Since the region 60 is provided, the heat sink 5 is firmly fixed to the sealing resin 8 .
  • the roughness of the region 60 is expressed by the arithmetic mean roughness Ra.
  • the arithmetic mean roughness Ra of the region 60 is desirably 0.8 ⁇ m or more and 25 ⁇ m or less.
  • the arithmetic mean roughness Ra in the region 60 is larger than the arithmetic mean roughness Ra in the surface of the radiator plate 5 other than the region 60 .
  • the shape of the minute unevenness on the surface of the region 60 is not particularly limited. For example, it may be fluffed or hemispherical.
  • Etching, plasma processing, blast processing, and the like are available as methods for forming minute unevenness in the region 60 .
  • the semiconductor device 400 can be manufactured by a method similar to that of the semiconductor device 100 of the first embodiment.
  • the semiconductor device 400 is the semiconductor device 100 ⁇ A-3. function>.
  • the sealing resin 8 enters into minute irregularities on the region 60, and an anchor effect can be obtained. Therefore, peeling occurring at the joint surface between the semiconductor chip 2 and the heat sink 5 can be further suppressed.
  • the semiconductor device 400 can be subjected to a grinding process or the like for exposing the heat sink 5 buried in the sealing resin 8, as in the semiconductor device 100 of the first embodiment. is performed, it is possible to suppress peeling that occurs at the joint surface between the semiconductor chip 2 and the heat sink 5 .
  • the heat sink 5 and the sealing resin 8 are fixed more firmly. Therefore, peeling occurring at the joint surface between the semiconductor chip 2 and the heat sink 5 is further effectively suppressed.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

製造時に封止樹脂に埋没した放熱板を露出させる工程が適用された場合においても半導体チップと放熱板の接合面で生じる剥離を抑制でき、これにより放熱性の低下を抑えられる半導体装置を提供する。半導体装置は、半導体チップと、放熱板と、封止樹脂と、を備え、半導体チップは基板上にフェイスダウン実装されており、放熱板は、半導体チップの上面に接合材により接合されており、封止樹脂は半導体チップと放熱板の側面とを封止し、放熱板の上面は封止樹脂の上面から露出している露出面であり、放熱板の側面に凸部または凹部が設けられており、凸部の少なくとも上面または凹部の少なくとも下面は封止樹脂に接している。

Description

半導体装置
　本開示は半導体装置に関する。
　半導体装置においては、例えば、Ｓｉなどの半導体を用いた半導体チップが配線基板に実装される。近年、小型化のために半導体チップの回路面を配線基板に対向させたフェイスダウン構造の半導体装置が増えている。フェイスダウン構造を採用した半導体装置においては、半導体チップにおいて発生した熱を効率的に放散させるために、半導体チップの回路面と反対の面に、熱伝導率の良い放熱板を接着剤などで設置する構造が有効である。放熱板は、半導体装置の外部の筐体または空気に接触することで、半導体チップにおいて発生した熱を半導体装置の外部に効果的に放散する。
　またこのような半導体装置は、水滴または導電性異物等による故障を防ぐために、半導体チップと放熱板を樹脂で封止した構造で提供されることが一般的である。樹脂による封止は、一般的に金型による樹脂成型によってなされる。このとき、金型と放熱板が接触すると、放熱板と接合されている半導体チップが損傷する懸念があるため、金型の内部寸法は放熱板に接触しない程度に大きく設定される。そのため、樹脂による封止がなされた段階では、放熱板は封止樹脂に埋没している。一方で封止樹脂はエポキシ等の樹脂であり熱伝導率が低いため、半導体装置の放熱性を阻害してしまう。そこで、なんらかの方法で埋没している放熱板を封止樹脂から露出させることで、半導体装置の放熱性を高くすることが必要である。
特開２００５－１３６３２３号公報
　切削または研磨等に用いられる工具と放熱板は、どちらも傾きおよび歪みを有している。樹脂モールドを実行した後、切削または研磨等により樹脂を部分的に除去して放熱板を樹脂から露出させる際、放熱板の一部が露出した瞬間に切削または研磨等を停止すると、放熱板の露出させたい面の一部は封止樹脂に覆われたままである。したがって、放熱板の１面を封止樹脂から完全に露出させるためには、放熱板が露出し始めた後も切削または研磨等を継続する必要が生じる。このとき、切削または研磨等に用いられる工具が放熱板の端部または角部に接触することにより、放熱板に対して半導体チップから剥がれる方向に応力が生じる。当該応力によって放熱板と半導体チップの接合面が剥離されると、半導体チップから放熱板への熱伝導が阻害され、半導体装置の放熱性が低下する。
　本開示は、上記のような問題を解決するためになされたものであり、製造時に封止樹脂に埋没した放熱板を露出させる工程が適用された場合においても半導体チップと放熱板の接合面で生じる剥離を抑制でき、これにより放熱性の低下を抑えられる半導体装置を提供することを目的としている。
　本開示の半導体装置は、基板と、半導体チップと、放熱板と、封止樹脂と、を備え、半導体チップは基板上にフェイスダウン実装されており、放熱板は、半導体チップの上面に接合材により接合されており、封止樹脂は半導体チップと放熱板の側面とを封止し、放熱板の上面は封止樹脂の上面から露出している露出面であり、放熱板の側面に凸部または凹部が設けられており、凸部は、露出面の外周よりも側面の向いている方向に突出している部分であり、凹部は、放熱板に上下方向から挟まれ、かつ、露出面の外周よりも側面の向いている方向と逆方向に窪んでいる部分であり、凸部の少なくとも上面または凹部の少なくとも下面は封止樹脂に接している、半導体装置である。
　本開示により、製造時に封止樹脂に埋没した放熱板を露出させる工程が適用された場合においても半導体チップと放熱板の接合面で生じる剥離を抑制でき、これにより放熱性の低下を抑えられる半導体装置が提供される。
　また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態１の半導体装置の一例を示す図である。 実施の形態１の半導体装置の一例の、図１のＡ－Ａ線における断面図である。 実施の形態１の半導体装置の別の一例を示す図である。 実施の形態１の半導体装置の別の一例の、図３のＢ－Ｂ線における断面図である。 実施の形態２の半導体装置を示す図である。 実施の形態２の半導体装置の、図５のＣ－Ｃ線における断面図である。 実施の形態３の半導体装置を示す図である。 実施の形態３の半導体装置の、図７のＤ－Ｄ線における断面図である。 実施の形態４の半導体装置を示す図である。
　以下の説明では、「上」および「下」などの特定の方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、半導体装置の製造時または使用時における方向を限定するものではない。
　＜Ａ．実施の形態１＞
　＜Ａ－１．構成＞
　図１は本実施の形態の半導体装置１００を示す図である。図２は、半導体装置１００の、図１のＡ－Ａ線における断面図である。
　半導体装置１００は、基板１と、半導体チップ２と、電極３と、接合部４と、放熱板５と、接合材７と、封止樹脂８とを備える。
　基板１は、上面１ａと下面１ｂを有する。
　半導体チップ２は上面２ａと下面である回路面２ｂとを有する。
　半導体チップ２の回路面２ｂは基板１の上面１ａと対向している。つまり、半導体チップ２は基板１上にフェイスダウン実装されている。
　半導体チップ２の回路面２ｂ上には、電極３が形成されている。
　電極３と基板１とは、接合部４を介して接合されている。
　半導体チップ２の上面２ａには、接合材７を介して放熱板５が接合されている。
　放熱板５の上面は封止樹脂８の上面８ａから露出している露出面５ａである。放熱板５の露出面５ａと封止樹脂８の上面８ａとは略面一である。
　放熱板５の側面５０には凸部６ａが設けられている。凸部６ａは、露出面５ａの外周よりも側面５０の向いている方向に突出している部分であり、平面視において露出面５ａと重ならない部分である。
　封止樹脂８は、半導体チップ２、接合部４、電極３、接合材７、凸部６ａ、基板１の上面１ａおよび放熱板５の側面５０を封止している。つまり、封止樹脂８は凸部６ａの少なくとも上面に接している。
　以下、半導体装置１００を構成する各要素についてより詳細に説明する。
　基板１は、一般的な絶縁体を基材とした配線基板であってよい。基板１の基材には絶縁性、耐熱性が必要である。基板１の基材は例えば、紙フェノール基材、またはガラス繊維にエポキシ樹脂を含侵したガラスエポキシ基材等である。半導体装置１００に印加される電気信号の周波数が１ＧＨｚを超える場合は、より誘電体損失の低い材料が好ましい。より誘電体損失の低い当該材料は、例えばガラス基材、またはアルミナ等のセラミック基材である。半導体装置１００に可撓性をもたせる場合には、基板１として、ポリイミド樹脂または種々の高分子ポリマーを用いたフレキシブルプリント基板が用いられてもよい。
　基板１の表面には、半導体装置１００の動作に必要な回路パターンが形成されている。当該回路パターンは導体によって形成されている。当該導体は導電性と加工性が高い導体、例えば、アルミ、銅、ニッケル、金、または銀などの金属、またはこれらの合金である。当該回路パターンを形成する方法は、サブトラクティブ法またはアディティブ法などの種々の方法から選んでよく、半導体チップ２に必要な回路パターン幅と回路パターン間の距離とに応じて、適切な方法を選んでよい。サブトラクティブ法は、銅張積層板から回路パターン以外の不要な部分をエッチング等によって除去することで、回路パターンを形成する方法である。アディティブ法は、回路パターンに必要な導体を蒸着またはめっき等を用いて積層することで回路パターンを形成する方法である。
　基板１の上面１ａと下面１ｂには、ソルダレジストまたは位置決めパターン等が形成されていてよい。当該ソルダレジストははんだの濡れ拡がりによる回路間の短絡を防ぐためのものである。当該位置決めパターンは半導体チップ２を基板１に搭載する際に半導体チップ２の位置決めに用いられるパターンである。
　半導体チップ２は、半導体基板に対し平面型の半導体素子が回路面２ｂ側に形成された半導体チップである。当該平面型の半導体素子は、能動素子または受動素子またはその両方である。当該半導体基板の材料は、Ｓｉ、ＳｉＣ、ＧａＡｓ、またはＧａＮ等である。
　半導体チップ２の外形寸法に特に制限はないが、例えば、１辺の長さが０．０５ｍｍ～３０ｍｍ程度、厚さ５０ｕｍ～７５０ｕｍ程度である。
　半導体チップ２の回路面２ｂ上には電極３が形成されている。電極３を介して、半導体チップ２の外部から半導体チップ２に形成されている回路に電流を流すことができる。
　電極３と基板１とは、接合部４を介して接合されている。図１では一例として電極３と接合部４を５つ記したが、半導体チップ２に必要な機能に合わせて任意の数の電極３と接合部４を設けることができる。また、電極３と接合部４とは、半導体チップ２に必要な機能に合わせて任意の位置に設けられてよい。
　半導体チップ２の上面２ａには接地導体の層が設けられていてもよい。接地導体は具体的には例えば、銅、アルミ、または金のめっき等である。
　電極３の材料は、例えば、銅またはアルミといった導電性の高い金属材料である。電極３の表面には、酸化または腐食を防ぐためにニッケルまたは金のめっきが施されていても良い。電極３は、めっき、蒸着、またはスパッタリング等を用いたアディティブ法によって形成してもよいし、エッチング等を用いたサブトラクティブ法によって形成しても良い。
　接合部４の材料は、例えば、金、銀、銅、アルミニウム、または錫などの導電性の高い金属材料である。接合部４は基板１と電極３を電気的に接続する役割を持つ。また、接合部４の厚さは後述する封止樹脂８に含まれるフィラーの最大直径の３倍以上であることが望ましい。製造時において、接合部４は、電極３と基板１とを接合する工程の前に予め電極３と基板１のどちらかに取り付けられても良いし、電極３と基板１とを接合する工程で供給されても良い。
　接合部４と電極３および基板１とを接合する方法としては、例えば、熱と圧力と超音波を加えることで接合する金属拡散接合法、はんだ付けまたはろう付けで接合する方法、または導電性の接着剤で接着する方法等が挙げられる。
　放熱板５の材料は熱伝導率が高い材料であることが好ましい。放熱板５の材料は、例えば、金属、セラミックス材料、炭素を含む材料、もしくは、これらの材料を任意の比率で組み合わせた複合材料等である。放熱板５の材料としての当該金属は例えば金、銀、銅、アルミニウム、タングステン、またはモリブデン等である。放熱板５の材料としての当該セラミックス材料は例えば窒化アルミ、または窒化ボロン等である。放熱板５の材料としての当該炭素を含む材料は例えばグラファイト、グラフェン、またはダイヤモンド等である。
　放熱板５の寸法は、半導体チップが発する熱を効果的に放散できるように設計される。
　半導体チップ２が面内方向に関して全体的な領域において発熱する場合、半導体チップ２を平面視した際の外形寸法をＸｍｍ×Ｙｍｍの矩形（図１にＸのみ示している）、放熱板５の厚さをＴ１として、放熱板５を平面視した際の外形寸法は（Ｘ＋２Ｔ１）ｍｍ×（Ｙ＋２Ｔ１）ｍｍ以上が望ましい。また、平面視において半導体チップ２が放熱板５の中央部分に配置されることが望ましい。
　半導体チップ２が面内方向に関して一部の領域（例えば、図１における領域２０）において集中的に発熱する場合、当該発熱箇所の外形寸法を基準として放熱板５の寸法を設計してもよい。すなわち、半導体チップ２の回路面の発熱箇所の外形寸法をＡｍｍ×Ｂｍｍの矩形（図１にＡのみ示している）とした場合、放熱板５の外形寸法は（Ａ＋２Ｔｍｍ）×（Ｂ＋２Ｔｍｍ）以上が望ましい。また、平面視において領域２０が放熱板５の中央部分に配置されることが望ましい。図１は、半導体チップ２が領域２０において集中的に発熱する場合の半導体装置１００が示されている。
　半導体チップ２が複数の発熱箇所を持つ場合は、１つの半導体チップ２上に複数の放熱板５を搭載しても良いし、当該複数の発熱箇所をすべて覆うような１つの放熱板５を搭載しても良い。どの場合であっても、各発熱箇所に対して上記の外形寸法の条件を満たすように放熱板５を搭載することで、半導体チップ２の発する熱を効果的に放散できる。
　放熱板５の側面５０に凸部６ａが設けられ、凸部６ａの上側に封止樹脂８が接触していることで、封止樹脂８により放熱板５が支えられる。そのため、放熱板５に外力が加わった際に、放熱板５と半導体チップ２との剥離がおきにくくなる。
　露出面５ａに沿った平面に対しての凸部６ａの投影面積（図２において符号６ａで示されている密な斜線のハッチングが施されている部分の面積と対応）が放熱板５の露出面５ａの面積（図２において符号５で示されている疎な斜線のハッチングが施されている部分の面積と対応）の１０％以上であることが好ましい。露出面５ａに沿った平面に対しての凸部６ａの投影面積が大きいことで、封止樹脂８により放熱板５が支えられる効果が大きくなる。
　凸部６ａの材料は放熱板５のうち凸部６ａ以外の部分の材料と同じであることが望ましいが、凸部６ａの材料と放熱板５のうち凸部６ａ以外の部分の材料とは異なっても良い。
　凸部６ａの形状は特に限定されない。例えば、凸部６ａは、放熱板５の側面５０を底面とする四角柱形状でもよいし、放熱板５の側面５０を底面とする三角錐形状でもよい。
　凸部６ａの厚さＴ４は、放熱板５の厚さＴ１の１０％以上であることが好ましい。凸部６ａがより厚ければ、凸部６ａの強度が高くなる。凸部６ａの厚さが面内方向の位置によって異なる場合、凸部６ａの根元、つまり露出面５ａの輪郭と平面視で重なる部分において最も厚い部分の厚さが放熱板５の厚さＴ１の１０％以上であればよい。
　封止樹脂８の上面８ａと凸部６ａの上面との間の厚さ方向の距離Ｔ３は、封止樹脂８の厚さＴ２の１０％以上であることが好ましい。Ｔ３がより大きければ、封止樹脂８のうち凸部６ａに上側から接している部分の強度がより高くなる。封止樹脂８の上面８ａと凸部６ａの上面との間の厚さ方向の距離が面内方向の位置によって異なる場合は、封止樹脂８の上面８ａと凸部６ａの上面との間の厚さ方向の距離が最も大きい場所において、当該距離が封止樹脂８の厚さＴ２の１０％以上であればよい。
　凸部６ａは、封止樹脂８の側面よりも半導体装置１００の内側にある。つまり、凸部６ａは、封止樹脂８の側面に達しておらず、封止樹脂８の側面から露出していない。
　図３は本実施の形態の半導体装置１００の変形例である半導体装置１０１を示す図である。図４は、半導体装置１０１の、図３のＢ－Ｂ線における断面図である。
　半導体装置１０１は、半導体装置１００と比べると、放熱板５の側面５０に、凸部６ａの代わりに凹部６ｂが設けられている点が異なる。半導体装置１０１は、その他の点では、半導体装置１００と同様である。
　凹部６ｂは、放熱板５に上下方向から挟まれ、かつ、露出面５ａの外周よりも側面５０の向いている方向と逆方向に窪んでいる部分である。封止樹脂８は放熱板５を凹部６ｂ部分において封止している。つまり、凹部６ｂの少なくとも下面は封止樹脂８に接している。
　凹部６ｂの厚さＴ５は封止樹脂８の厚さＴ２の１０％以上であることが好ましい。凹部６ｂがより厚ければ、封止樹脂８のうち凹部６ｂ内に位置する部分の強度がより高くなる。凹部６ｂの厚さが面内方向の位置によって異なる場合、凹部６ｂの根元、つまり露出面５ａの輪郭と平面視で重なる部分で最も厚い部分の厚さが封止樹脂８の厚さＴ２の１０％以上であればよい。
　凹部６ｂの底面、つまり平面視した際の内側の端部は、放熱板５の中心より外側にあることが好ましい。
　凹部６ｂの形状は特に限定されない。例えば、凹部６ｂは、放熱板５の側面５０を底面とする四角柱形状でもよいし、放熱板５の側面５０を底面とする三角錐形状でもよい。
　図２では放熱板５の側面の２か所に凸部６ａが設けられている場合が示されており、図４では放熱板５の側面に４か所に凹部６ｂが設けられている場合が示されているが、必要な機能に合わせて任意の位置に任意の個数の凸部６ａまたは凹部６ｂを設けてよい。
　凸部６ａまたは凹部６ｂは、切削、研削、研磨、エッチング、レーザー加工などの方法によって放熱板５を削りとって形成することができる。また、めっきまたは蒸着といった方法で、放熱板５に対して側面の構造を付加することで凸部６ａまたは凹部６ｂを形成することもできる。どの方法であっても、放熱板５と凸部６ａと、または放熱板５のうち凹部６ｂの周囲の部分と放熱板５のうちその他の部分と、が離れないように互いに強固に引っ付いているように凸部６ａまたは凹部６ｂを形成することが望ましい。
　接合材７は、半導体チップ２と放熱板５の双方の表面に対して良好に接合する接合材であることが望ましい。接合材７の熱伝導率は高いことが望ましい。接合材７は例えば銀焼結材、導電性接着剤、またははんだ等である。
　接合材７として用いられる銀焼結材は、例えば、数ｎｍ程度の銀粒子を少量の溶剤に分散させたものである。接合材７として用いられる銀焼結材は、半導体チップ２の耐熱温度より低い温度で焼結される材料であることが望ましい。例えば、半導体チップ２の材料がＳｉである場合、接合材７の焼結温度は望ましくは３００℃以下であり、さらに望ましくは２００℃以下である。
　接合材７として用いられる導電性接着剤は、例えば、エポキシ樹脂、アクリル樹脂、またはシリコーン樹脂などの樹脂に、銀、銅、金、またはニッケルなどの導電性の粒子を混ぜ込んだ導電性接着剤である。導電性粒子は、樹脂粒子の表面に銀、銅、金、またはニッケルなどの金属をめっきまたは蒸着によりコーティングしたものを用いても良い。接合材７として用いられる導電性接着剤は、１液タイプおよび２液混合タイプのどちらの導電性接着剤であっても良く、また、熱硬化タイプ、湿気硬化タイプ、紫外線硬化タイプなど種々のタイプのうちのいずれかのタイプの導電性接着剤であってよい。
　接合材７として用いられるはんだは、例えば、錫に加え重量比３８％の鉛を含む共晶はんだ、錫に加え重量比３％の銀と重量比０．５％の銅を含む鉛フリーはんだ、または錫に加え重量比８０％の金を含むはんだである。いずれの場合も、基板１と半導体チップ２の耐熱温度以下ではんだ付けできるはんだを接合材７として用いる。
　接合材７は、塗布量の調整が容易であり、かつ塗布した区域から流れ出さない程度の粘度を有することが望ましい。接合材７の粘度は例えば１０Ｐａ・ｓ～１００Ｐａ・ｓであり、望ましくは２０Ｐａ・ｓ～５０Ｐａ・ｓである。
　接合材７の塗布量は、接合材７と接触している半導体チップ２または放熱板５のうち、平面視における面積が小さい方の側面にフィレットが生じる程度の量であることが望ましい。接合材７の塗布方法は、エア式ディスペンサー、定積スクリュー式ディスペンサー、ピン転写、印刷供給などがある。
　封止樹脂８は例えばエポキシ樹脂またはシリコーン樹脂である。封止樹脂８には、放熱性の向上または熱膨張係数の調整のために、シリカまたは窒化ボロンなどの微粒子を混ぜ込んでもよい。
　封止樹脂８は基板１の上面１ａから放熱板５の露出面５ａまでの構成要素の、露出面５ａ以外を封止している。平面視における封止樹脂８の外形寸法は、基板１の外形寸法と同等であり、また、封止樹脂８の厚さＴ２は、接合部４と電極３と半導体チップ２と接合材７と放熱板５の厚さの合計と等しくなる。
　＜Ａ－２．製造方法＞
　まず、基板１と半導体チップ２をフェイスダウン接合する。
　次に、半導体チップ２の上面２ａに接合材７を塗布する。
　次に、自動マウンタまたはダイボンダ等の搭載位置精度の高い設備を用いて、接合材７が塗布された半導体チップ２の上面２ａに、真空吸着式のノズルでピックアップした放熱板５を搭載する。
　次に、半導体チップ２と放熱板５を接合するため、リフロー工程または各接合材７に適した硬化工程を実施する。
　次に、基板１の表面から放熱板５の半導体チップ２と接合している面を除いた５面全てまでが封止樹脂８で覆われるように封止する。封止の方法は、基板１と半導体チップ２の間に生じる隙間が小さいため、微小な隙間にも充填が可能であるトランスファ方式を用いることが望ましい。
　封止樹脂８の硬化後、封止樹脂８と基板１をダイシングすることで各個片に分割する。
　次に、封止樹脂８の上面を研削し、放熱板５を封止樹脂８から露出させる。
　以上の工程を経て、半導体装置１００または半導体装置１０１が製造される。必要に応じて、上述の工程の順序を入れ替えても問題ない。
　凸部６ａまたは凹部６ｂを露出面５ａに沿った平面へ投影した際の投影面積が、露出面５ａの面積の１０％以上であることで、凸部６ａまたは凹部６ｂと封止樹脂８とは図１または図３に示すように波打った接合面をもって互いに噛み込んだ状態となり、強固に固定される。
　＜Ａ－３．機能＞
　凸部６ａまたは凹部６ｂの露出面５ａに沿った平面に対しての投影面積は、例えば、露出面５ａの面積の１０％以上である。このような構成により、封止樹脂８と凸部６ａまたは凹部６ｂとは図１または図３に示すように波打った接合面をもって噛み込んだ状態となり、強固に固定される。
　半導体装置１００において、凸部６ａの厚さＴ４は、例えば、放熱板５の厚さＴ１の１０％以上である。これにより、凸部６ａは高い強度を有する。
　半導体装置１００において、封止樹脂８の上面８ａから凸部６ａの上面までの距離Ｔ３は、例えば、封止樹脂８の厚さＴ２の１０％以上である。これにより、凸部６ａの上側にある封止樹脂８は高い強度を有する。
　半導体装置１０１において、凹部６ｂの厚さＴ５は、例えば、封止樹脂８の厚さＴ２の１０％以上である。このような構成により、凹部６ｂ内部の封止樹脂８は高い強度を有するため、封止樹脂８により放熱板５が強固に固定される。
　封止樹脂８から放熱板５を露出させる工程において、研削に用いる工具が放熱板５の端部または角部に接触することにより放熱板５に対して半導体チップ２から剥がれる方向に応力が生じたとしても、凸部６ａまたは凹部６ｂが設けられていることにより封止樹脂８と放熱板５とが強固に固定されているため、放熱板５と半導体チップ２の接合面には剥離が生じにくい。これにより、熱放散性の高い半導体装置を提供できる。
　＜Ａ－４．効果＞
　凸部６ａまたは凹部６ｂが設けられていることにより、半導体装置１００または半導体装置１０１では、封止樹脂８と放熱板５とが強固に固定されているため、封止樹脂８に埋没した放熱板５を露出させる切削または研磨等の工程が適用されても、半導体チップ２と放熱板５の接合面で生じる剥離を抑制でき、これにより放熱性の低下を抑えられる。
　＜Ｂ．実施の形態２＞
　＜Ｂ－１．構成＞
　図５は本実施の形態の半導体装置２００を示す図である。図６は、半導体装置２００の、図５のＣ－Ｃ線における断面図である。
　半導体装置２００は、実施の形態１の半導体装置１００と比べると、放熱板５の側面５０に、凸部６ａの代わりに凸部９が設けられている点が異なる。凸部９は、接合材７を介して半導体チップ２と接合されている。これにより、半導体チップ２をより効果的に冷却できる。実施の形態１の半導体装置１００の場合と同様、凸部９により、放熱板５が強固に封止樹脂８に固定される。
　凸部９は、封止樹脂８の側面に達しておらず、封止樹脂８の側面から露出していない。
　凸部９の大きさは、凸部９と封止樹脂８の側面との間隔または凸部９と半導体チップ２との位置関係に設計上問題がない範囲であれば良い。
　凸部９の厚さＴ４は、放熱板５の厚さＴ１の１０％以上であることが好ましい。封止樹脂８の上面８ａから凸部９の上面までの間の距離Ｔ３は、封止樹脂８の厚さＴ２の１０％以上であることが好ましい。露出面５ａに沿った平面に対しての凸部９の投影面積が露出面５ａの面積の１０％以上であることが好ましい。凸部９の材料は放熱板５の材料と同じであることが望ましい。
　凸部９は、半導体装置１００における凸部６ａを形成するのと同様に形成することができる。凸部９と放熱板５とが離れないよう互いに強固に引っ付いているように凸部９を形成することが望ましい。
　半導体装置２００は、実施の形態１の半導体装置１００の製造方法と同様の方法により製造することができる。
　＜Ｂ－２．機能＞
　半導体装置２００は、半導体装置１００について＜Ａ－３．機能＞で説明したものと同様の機能を有する。そのため、放熱板５は強固に封止樹脂８に固定されている。
　＜Ｂ－３．効果＞
　半導体装置２００の側面に凸部９が設けられていることにより、半導体装置２００では、実施の形態１の半導体装置１００と同様に、封止樹脂８に埋没した放熱板５を露出させる研削工程等が行われたとしても、半導体チップ２と放熱板５の接合面で生じる剥離を抑制でき、放熱性の低下を抑制できる。
　凸部９が接合材７を介して半導体チップ２に接触しているため、半導体チップ２の熱をより効果的に放散することができる。したがって、より放熱性の高い半導体装置を提供できる。
　＜Ｃ．実施の形態３＞
　＜Ｃ－１．構成＞
　図７は、実施の形態３の半導体装置３００の断面図である。図８は図７のＤ－Ｄ線における半導体装置３００の断面図である。
　半導体装置３００は、実施の形態１の半導体装置１００と比べると、放熱板５の側面に凸部６ａの代わりに凸部１０が設けられている点が異なる。
　図８では、凸部１０の外周１０ｃ（図７を参照）は破線で示されている。凸部１０の外周１０ｃは、封止樹脂８の側面に達しておらず、封止樹脂８の側面から露出していない。凸部１０は放熱板５の側面に厚さ方向の全体的な領域に設けられている。
　凸部１０は、放熱板５の露出面５ａを先端とし、露出面５ａから離れるに従い面内方向に広がるテーパー形状を有する。当該テーパー形状部分の表面と露出面５ａとのなす角の角度θ（図７を参照）は０°より大きく９０°より小さい。封止樹脂８により凸部１０を介して放熱板５がより強固に固定される効果を得るために、角度θは大きすぎないことが好ましい。角度θは例えば４５°以下である。
　凸部１０のテーパー形状部分の厚さ方向の幅Ｌ（図７を参照。）は、放熱板５の厚さＴ１の１００分の１より大きく、２分の１より小さいことが好ましい。また、凸部１０のテーパー形状部分の厚さ方向の幅Ｌは例えば封止樹脂８の厚さＴ２の１０％以上である。凸部１０のテーパー形状部分の厚さ方向の幅Ｌが大きければ、凸部１０のテーパー形状部分を支える封止樹脂８の強度が高くなる。露出面５ａに沿った平面に対しての凸部１０の投影面積が露出面５ａの面積の１０％以上であることが好ましい。凸部１０は、放熱板５の側面の露出面５ａ側に、平面視における外周の全体にあることが望ましい。ただし、放熱板５を封止樹脂８から露出させるための研削の方向が１方向に決まっている場合等においては、工具が接触する外周辺のみに凸部１０を設けても良い。
　凸部１０を形成する方法としては、切削、研削、研磨、レーザー加工、エッチングなどがある。
　半導体装置３００は、実施の形態１の半導体装置１００の製造方法と同様の方法により製造することができる。
　＜Ｃ－２．機能＞
　凸部１０が設けられていることにより、放熱板５は強固に封止樹脂８に固定されている。また、凸部１０が設けられていることで、研削工程等において工具が放熱板５の端部に接触した際に生じる応力の方向が分散される。したがって、半導体チップ２と放熱板５との接合面で生じる剥離をより抑制でき、放熱性の低下をより抑制できる。
　＜Ｃ－３．効果＞
　半導体装置３００の側面に凸部１０が設けられていることにより、半導体装置３００では、実施の形態１の半導体装置１００と同様に、封止樹脂８に埋没した放熱板５を露出させる研削工程等が行われたとしても、半導体チップ２と放熱板５の接合面で生じる剥離を抑制でき、放熱性の低下を抑制できる。
　凸部１０が露出面５ａを先端とするテーパー形状を有することにより、封止樹脂８に埋没した放熱板５を露出させる研削工程等において工具が放熱板５の端部に接触した際に生じる応力の方向が変化する。すなわち、工具は凸部１０のテーパー形状部分に接触するため、放熱板５と半導体チップ２を剥離する方向に生じる応力が低減される。そのため、半導体チップ２と放熱板５の接合面で生じる剥離をさらに効果的に抑制され、半導体装置３００の放熱性の低下がさらに効果的に抑制される。
　＜Ｄ．実施の形態４＞
　＜Ｄ－１．構成＞
　図９は、実施の形態４の半導体装置４００を示す図である。
　半導体装置４００は、実施の形態１の半導体装置１００と比べると、凸部６ａの表面に領域６０が設けられている点が異なる。凸部６ａは、領域６０において封止樹脂８と接している。領域６０は、凸部６ａの表面のうち封止樹脂８と接している領域の全体を含んでいてもよいし、凸部６ａの表面のうち封止樹脂８と接している領域のうちの一部のみを含んでいてもよい。領域６０は、表面加工により表面に微小な凹凸が形成されている領域である。これにより、封止樹脂８が領域６０上の微小な凹凸に入り込み凸部６ａと封止樹脂８が強く接合される。領域６０が設けられていることで、放熱板５が強固に封止樹脂８に固定される。
　領域６０の粗さは算術平均粗さＲａにより表現される。領域６０の算術平均粗さＲａは０．８μｍ以上かつ２５μｍ以下であることが望ましい。領域６０における算術平均粗さＲａは、放熱板５の表面のうち領域６０以外における算術平均粗さＲａより大きい。
　領域６０の表面の微小な凹凸の形状は特に限定されない。例えば、毛羽立ち状でもよいし、半球状でもよい。
　領域６０に微小な凹凸を形成する方法としては、エッチング、プラズマ加工、ブラスト加工などがある。
　半導体装置４００は、実施の形態１の半導体装置１００と同様の方法により製造することができる。
　＜Ｄ－２．機能＞
　半導体装置４００は、半導体装置１００について＜Ａ－３．機能＞で説明したものと同様の機能を有する。また、領域６０を設けることで領域６０上の微小な凹凸に封止樹脂８が入り込みアンカー効果が得られる。したがって、半導体チップ２と放熱板５との接合面で生じる剥離をより抑制できる。
　＜Ｄ－３．効果＞
　半導体装置４００の側面に凸部６ａが設けられていることにより、半導体装置４００では、実施の形態１の半導体装置１００と同様に、封止樹脂８に埋没した放熱板５を露出させる研削工程等が行われたとしても、半導体チップ２と放熱板５の接合面で生じる剥離を抑制できる。微細な凹凸が形成されている領域６０が凸部６ａの表面に設けられていることにより、より強固に放熱板５と封止樹脂８が固定される。そのため、半導体チップ２と放熱板５の接合面で生じる剥離がさらに効果的に抑制される。
　なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　１　基板、１ａ　上面、１ｂ　下面、２　半導体チップ、２ａ　上面、２ｂ　回路面、３　電極、４　接合部、５　放熱板、５ａ　露出面、６ａ，９，１０　凸部、６ｂ　凹部、７　接合材、８　封止樹脂、８ａ　上面、１０ｃ　外周、２０，６０　領域、５０　側面、１００，１０１，２００，３００，４００　半導体装置。

Claims (14)

  1. 　基板と、
    　半導体チップと、
    　放熱板と、
    　封止樹脂と、
    　を備え、
    　前記半導体チップは前記基板上にフェイスダウン実装されており、
    　前記放熱板は、前記半導体チップの上面に接合材により接合されており、
    　前記封止樹脂は前記半導体チップと前記放熱板の側面とを封止し、
    　前記放熱板の上面は前記封止樹脂の上面から露出している露出面であり、
    　前記放熱板の前記側面に凸部または凹部が設けられており、
    　前記凸部は、前記露出面の外周よりも前記側面の向いている方向に突出している部分であり、
    　前記凹部は、前記放熱板に上下方向から挟まれ、かつ、前記露出面の外周よりも前記側面の向いている方向と逆方向に窪んでいる部分であり、
    　前記凸部の少なくとも上面または前記凹部の少なくとも下面は前記封止樹脂に接している、
    　半導体装置。
  2. 　請求項１に記載の半導体装置であって、
    　前記放熱板の前記側面に前記凸部または前記凹部のうちの前記凸部が設けられている、
    　半導体装置。
  3. 　請求項２に記載の半導体装置であって、
    　前記凸部を前記露出面に沿った平面へ投影した際の投影面積は、前記露出面の面積の１０％以上である、
    　半導体装置。
  4. 　請求項２または３に記載の半導体装置であって、
    　前記凸部は前記接合材により前記半導体チップと接合されている、
    　半導体装置。
  5. 　請求項２から４のいずれか１項に記載の半導体装置であって、
    　前記凸部の厚さは、前記放熱板の厚さの１０％以上である、
    　半導体装置。
  6. 　請求項２から５のいずれか１項に記載の半導体装置であって、
    　前記封止樹脂の前記上面と前記凸部の前記上面との間の厚さ方向の距離は、前記封止樹脂の厚さの１０％以上である、
    　半導体装置。
  7. 　請求項２から６のいずれか１項に記載の半導体装置であって、
    　前記凸部は、前記放熱板の前記露出面を先端とし前記露出面から離れるに従い広がるテーパー形状を有する、
    　半導体装置。
  8. 　請求項７に記載の半導体装置であって、
    　前記露出面と前記テーパー形状部分の表面とのなす角の角度は４５°以下である、
    　半導体装置。
  9. 　請求項２から８のいずれか１項に記載の半導体装置であって、
    　前記凸部は前記封止樹脂の側面から露出していない、
    　半導体装置。
  10. 　請求項２から９のいずれか１項に記載の半導体装置であって、
    　前記凸部の表面は領域を有し、
    　前記凸部は前記領域において前記封止樹脂と接しており、
    　前記領域における算術平均粗さは前記放熱板の表面のうち前記領域以外における算術平均粗さよりも大きい、
    　半導体装置。
  11. 　請求項２から１０のいずれか１項に記載の半導体装置であって、
    　前記凸部の表面は領域を有し、
    　前記凸部は前記領域において前記封止樹脂と接しており、
    　前記領域における算術平均粗さは０．８μｍ以上かつ２５μｍ以下である、
    　半導体装置。
  12. 　請求項１に記載の半導体装置であって、
    　前記放熱板の前記側面に前記凸部または前記凹部のうちの前記凹部が設けられている、
    　半導体装置。
  13. 　請求項１２に記載の半導体装置であって、
    　前記凹部の厚さ方向の幅は、前記封止樹脂の厚さの１０％以上である、
    　半導体装置。
  14. 　請求項１から１３のいずれか１項に記載の半導体装置であって、
    　前記露出面は前記封止樹脂の上面と面一である、
    　半導体装置。
PCT/JP2023/003640 2022-02-14 2023-02-03 半導体装置 WO2023153334A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023580222A JPWO2023153334A1 (ja) 2022-02-14 2023-02-03

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022020303 2022-02-14
JP2022-020303 2022-02-14

Publications (1)

Publication Number Publication Date
WO2023153334A1 true WO2023153334A1 (ja) 2023-08-17

Family

ID=87564290

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003640 WO2023153334A1 (ja) 2022-02-14 2023-02-03 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2023153334A1 (ja)
WO (1) WO2023153334A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216326A (ja) * 2013-04-22 2014-11-17 株式会社デンソー 電子装置およびその製造方法
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
US20210327780A1 (en) * 2020-04-21 2021-10-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module having heat radiating portion and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216326A (ja) * 2013-04-22 2014-11-17 株式会社デンソー 電子装置およびその製造方法
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
US20210327780A1 (en) * 2020-04-21 2021-10-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module having heat radiating portion and manufacturing method thereof

Also Published As

Publication number Publication date
JPWO2023153334A1 (ja) 2023-08-17

Similar Documents

Publication Publication Date Title
JP5773082B2 (ja) モジュール
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
TWI466245B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法
JP5141076B2 (ja) 半導体装置
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
TW201640629A (zh) 半導體裝置
TW201501248A (zh) 功率覆蓋結構及其製造方法
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
TWI611538B (zh) 封裝載板及其製作方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
US10410944B2 (en) Semiconductor device
JP4330367B2 (ja) インターポーザー及びその製造方法ならびに電子装置
US11903120B2 (en) Radio frequency module
JP2015005681A (ja) 半導体装置及びその製造方法
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
US8179686B2 (en) Mounted structural body and method of manufacturing the same
WO2023153334A1 (ja) 半導体装置
JP2004165190A (ja) 半導体装置及びその製造方法
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2007299887A (ja) 半導体集積回路素子搭載用基板および半導体装置
JP2001168242A (ja) 半導体装置及びその製造方法
JP2005183868A (ja) 半導体装置およびその実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23752799

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023580222

Country of ref document: JP