JP2014179612A - パワーオーバーレイ構造およびその製造方法 - Google Patents

パワーオーバーレイ構造およびその製造方法 Download PDF

Info

Publication number
JP2014179612A
JP2014179612A JP2014048290A JP2014048290A JP2014179612A JP 2014179612 A JP2014179612 A JP 2014179612A JP 2014048290 A JP2014048290 A JP 2014048290A JP 2014048290 A JP2014048290 A JP 2014048290A JP 2014179612 A JP2014179612 A JP 2014179612A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
conductive
pol
shim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014048290A
Other languages
English (en)
Other versions
JP6401468B2 (ja
Inventor
Arun Virupaksha Gowda
アルン・ヴィルパクシャ・ゴウダ
Singh Chauhan Shakti
シャクティ・シン・チャウハン
Paul Alan Mcconnelee
ポール・アラン・マッコネリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2014179612A publication Critical patent/JP2014179612A/ja
Application granted granted Critical
Publication of JP6401468B2 publication Critical patent/JP6401468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】改善されたサーマルインターフェースを有するＰＯＬ構造を提供すること。
【解決手段】半導体デバイスモジュールが、誘電層と、誘電層に結合された第１の表面を有する半導体デバイスと、誘電層に結合された第１の表面を有する導電性シムと、を含む。半導体デバイスは、また、半導体デバイスの第２の表面と導電性シムの第２の表面とに結合された第１の表面を有する導電性ヒートスプレッダを含む。メタライゼーション層が、半導体デバイスの第１の表面と導電性シムの第１の表面とに結合されている。このメタライゼーション層は、誘電層を通って延び、導電性シムとヒートスプレッダとによって半導体デバイスの第２の表面に電気的に接続されている。
【選択図】図１

Description

本発明の実施形態は、広くは、半導体デバイスのパッケージングのための構造および方法に関し、より詳細には、改善されたサーマルインターフェースを含むパワーオーバーレイ（ＰＯＬ）パッケージング構造に関する。
パワー半導体デバイスは、例えばスイッチング電源などのパワー電子回路におけるスイッチや整流器として用いられる半導体デバイスである。ほとんどのパワー半導体デバイスは、転流モードだけで用いられ（すなわち、これらのパワー半導体デバイスはオンまたはオフのいずれかである）、したがって、これに合わせて最適化されている。多くのパワー半導体デバイスは、高い電圧電力の応用例において用いられ、大量の電流を流し、高い電圧をサポートするよう設計されている。使用時には、高電圧パワー半導体デバイスは、パワーオーバーレイ（ＰＯＬ）パッケージングおよび配線システムにより、外部回路に接続される。
従来技術によるパワーオーバーレイ（ＰＯＬ）構造１０の概略的な構造が、図１に示されている。ＰＯＬ構造１０の標準的な製造プロセスは、典型的には、１つまたは複数のパワー半導体デバイス１２を、接着剤１６を用いて誘電層１４の上に配置することで始まる。次に、金属配線１８（例えば、銅配線）が、誘電層１４の上に電気めっきされ、パワー半導体デバイス１２への直接的な金属配線を形成する。金属配線１８は、パワー半導体デバイス１２との間で入力／出力（Ｉ／Ｏ）システム２０の形成を提供する低プロファイル（例えば、厚さが２００マイクロメートル未満）で平坦な配線構造という形態をとりうる。例えばプリント回路板への２次レベルの配線を行うなど、外部の回路との接続には、現在のＰＯＬパッケージでは、ソルダボールグリッドアレイ（ＢＧＡ）またはランドグリッドアレイ（ＬＧＡ）が用いられる。
また、典型的には、ヒートシンク２２がＰＯＬ構造１０に含まれており、半導体デバイス１２によって生成された熱を除去し、デバイス１２を外部環境から保護する方法を提供している。ヒートシンク２２は、ダイレクトボンドカッパー（ＤＢＣ）基板２４を用いて、デバイス１２に熱的に結合される。示されているように、ＤＢＣ基板２４は、半導体デバイス１２の上面とヒートシンク２２の下面との間に位置決めされる。
ＤＢＣ基板２４は、非有機的なセラミック基板２６を含む組立式の構成部品であり、例えば、ＤＢＣインターフェースまたはブレーズ層３１を経由して銅の上側および下側シート２８、３０がその両側に結合されているアルミナなどである。ＤＢＣ基板２４の下側銅シート３０はパターニングがなされ、ＤＢＣ基板２４が半導体デバイス１２に取り付けられる前に、多数の導電性コンタクト領域が形成される。典型的なＤＢＣ基板は、全体的な厚さが約１ｍｍでありうる。
ＰＯＬ構造１０の製造プロセスの間に、はんだ３２が、半導体デバイス１２の表面に適用される。次に、ＤＢＣ基板２４が、はんだ３２の上に下降されて、下側の銅シート３０のパターニングがなされた部分とはんだ３２との位置合わせがなされる。ＤＢＣ基板２４が半導体デバイス１２に結合された後で、アンダーフィル技術を用いて、誘電性の有機材料３４が、接着層１６とＤＢＣ基板２４との間の空間に適用され、ＰＯＬサブモジュール３６が形成される。次には、サーマルパッドまたはサーマルグリース３８が、ＤＢＣ基板２４の上側の銅層２８に適用される。
ＰＯＬ構造１０におけるＤＢＣ基板の使用には、いくつかの制限がある。第１に、銅の材料としての性質と、ＤＢＣ基板のセラミック材料としての性質とにより、ＤＢＣ基板のデザインに、固有の制限が課される。例えば、セラミックは固有の堅さを有しており、銅とＤＢＣ基板２４のセラミック材料とでは熱膨張係数が異なっているから、銅シート２８、３０は、銅材料における温度の大きな振れによって生じセラミックに加わる過渡の応力を回避するために、比較的薄く維持しなければならない。更に、半導体デバイス１２に面しているＤＢＣ基板２４の下側の銅の層の表面が平坦であることにより、そのようなＤＢＣ基板２４のため、異なる高さを有する複数の半導体デバイスを有するＰＯＬパッケージを製造するのは、容易でない。
また、ＤＢＣ基板は、製造するのに比較的高価であり、組立式の構成部品である。ＤＢＣ基板２４が組立式の構成部品であるために、銅シート２８、３０の厚さは、セラミック基板２６に適用される銅箔層の厚さに基づいて、予め決められている。また、ＤＢＣ基板２４は、ＰＯＬ構造の残りの構成部品を用いた組み立てよりも前に製造されるため、半導体デバイス１２を包囲する誘電性フィラまたはエポキシ基板は、ＤＢＣ基板２４が半導体デバイス１２に結合された後に、アンダーフィル技術を用いて適用される。このアンダーフィル技術には時間を要し、結果として、ＰＯＬ構造の内部に望ましくない空洞が生じるおそれがある。
したがって、ＤＢＣ基板を組み入れた既知のＰＯＬ構造に関して上述した構造的で処理上の制限を克服する、改善されたサーマルインターフェースを有するＰＯＬ構造を提供することが望ましいであろう。更に、そのようなＰＯＬ構造は、そのＰＯＬ構造自体のコストを最小化しつつ、厚さが異なる半導体デバイスにも対応できることが望ましいであろう。
米国特許出願公開第２０１２／００１４０６９号公報
本発明の実施形態は、パワーオーバーレイ（ＰＯＬ）サブモジュールとヒートシンクとの間においてサーマルインターフェースとしてＤＢＣ基板を用いることを排除するパワーオーバーレイ（ＰＯＬ）構造を提供することにより、上述した問題点を克服している。高さの異なる半導体デバイスに対応する導電性シムを含む改善されたサーマルインターフェースが、半導体デバイスに対して提供される。
本発明のある態様によると、半導体デバイスモジュールが、誘電層と、誘電層に結合された第１の表面を有する半導体デバイスと、誘電層に結合された第１の表面を有する導電性シムと、を含む。半導体デバイスは、また、半導体デバイスの第２の表面と導電性シムの第２の表面とに結合された第１の表面を有する導電性ヒートスプレッダを含む。メタライゼーション層が、半導体デバイスの第１の表面と導電性シムの第１の表面とに結合されている。このメタライゼーション層は、誘電層を通って延び、導電性シムとヒートスプレッダとによって半導体デバイスの第２の表面に電気的に接続されている。
本発明の別の態様によると、半導体デバイスパッケージを形成する方法が、半導体デバイスを用意するステップと、半導体デバイスの第１の表面を誘電層の第１の表面に付着させるステップと、導電性シムの第１の表面を誘電層の第１の表面に付着させるステップと、を含む。この方法は、また、半導体デバイスの第２の表面と導電性シムの第２の表面との上に、半導体デバイスを導電性シムに電気的に結合させるヒートスプレッダを配置するステップと、誘電層の第２の表面上に金属配線構造を形成するステップと、を含む。この金属配線構造は、誘電層に形成されたバイアを通って延び、半導体デバイスの第１の表面と導電性シムの第１の表面とを接触させる。
本発明の更に別の態様によると、パワーオーバーレイ（ＰＯＬ）構造が、絶縁基板と、接着層を経由して絶縁基板に取り付けられたパワーデバイスと、接着層を経由して絶縁基板に取り付けられた導電性シムと、を含む。このＰＯＬ構造は、更に、パワーデバイスの上面と導電性シムの上面とに結合された導電性で熱伝導性のスラブと、絶縁基板を通って延びるメタライゼーション層とを含む。このメタライゼーション層は、パワーデバイスの第１および第２の表面の上のコンタクト位置に電気的に結合されている。
これらのおよび他の効果および特徴は、添付の図面と関係して提供される本発明の好適実施形態に関する以下の詳細な説明から、より容易に理解されるであろう。
図面は、本発明を実行するために現時点で考察されている実施形態を図解している。
ＤＢＣ基板を組み入れた従来技術によるパワーオーバーレイ（ＰＯＬ）構造の概略的な側方断面図である。 本発明のある実施形態によるＰＯＬ構造の概略的な側方断面図である。 本発明の別の実施形態によるＰＯＬ構造の概略的な側方断面図である。 本発明の更に別の実施形態によるＰＯＬ構造の概略的な側方断面図である。 本発明のある実施形態によるＰＯＬアセンブリの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明のいくつかの実施形態による製造／ビルドアッププロセスの様々な段階の間のＰＯＬサブモジュールの概略的な側方断面図である。 本発明の別の実施形態による配線のなされたＰＯＬサブモジュールの一部分の概略的な側方断面図である。 本発明の別の実施形態による配線のなされたＰＯＬサブモジュールの一部分の概略的な側方断面図である。 本発明のある実施形態によるステップ状の導電性シムを有するＰＯＬサブモジュールの一部分の概略的な側方断面図である。 本発明のある実施形態による多層導電性シムアセンブリを有するＰＯＬサブモジュールの一部分の概略的な側方断面図である。 本発明の別の実施形態によるＰＯＬサブモジュールの一部の概略的な側方断面図である。 本発明の別の実施形態によるＰＯＬサブモジュールの一部の概略的な側方断面図である。 本発明の別の実施形態によるＰＯＬサブモジュールの一部の概略的な側方断面図である。
本発明の実施形態は、改善されたサーマルインターフェースが含まれているパワーオーバーレイ（ＰＯＬ）構造を提供し、同時に、そのようなＰＯＬ構造を形成する方法も提供する。ＰＯＬ構造は、高さが様々な複数の半導体デバイスに対応する導電性シムと、カプセル封じ材料および方法のための選択肢を増やすサーマルインターフェース層とを含む。
図２を参照すると、本発明のある実施形態による半導体デバイスアセンブリまたはパワーオーバーレイ（ＰＯＬ）構造４０が、示されている。ＰＯＬ構造４０は、その中に１つまたは複数の半導体デバイス４３、４４、４５を有するＰＯＬサブモジュール４２を含んでおり、これらの半導体デバイスは、様々な実施形態に従って、ダイ、ダイオード、または他のパワー電子デバイスの形態でありうる。図２には３つの半導体デバイス４３、４４、４５がＰＯＬサブモジュール４２に提供されているように示されているが、より多数またはより少数の半導体デバイス４３、４４、４５がＰＯＬサブモジュール４２に含まれている場合もあることが理解されよう。更に、ここでは部材４４および４５が半導体デバイスとして説明されているが、図２１〜２３との関係でより詳細に説明されるように、部材４４、４５の一方または両方が導電性シムであってもかまわない。半導体デバイス４３、４４、４５に加え、ＰＯＬサブモジュール４２は、また、例えばゲートドライバなど、任意の数の追加的な回路構成部品４６を含むこともある。
半導体デバイス４３、４４、４５は、接着層５０によって、誘電層４８に結合されている。誘電層４８は、様々な実施形態に従い、ラミネーションまたはフィルムの形態を有することができ、また、カプトン（Ｋａｐｔｏｎ）（登録商標）、ウルテム（Ｕｌｔｅｍ）（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ユーピレックス（Ｕｐｉｌｅｘ）（登録商標）、ポリスルフォン材料（例えば、ユーデル（Ｕｄｅｌ）（登録商標）、レイデル（Ｒａｄｅｌ）（登録商標））、または液晶ポリマー（ＬＣＰ）やポリイミド材料などの他のポリマーフィルムなど、複数の誘電材料のうちの１つで形成することが可能である。
ＰＯＬサブモジュール４２は、また、メタライゼーション層または配線構造５２を含むが、これが、誘電層４８に形成されたバイア５６を通って延び半導体デバイス４３、４４、４５それぞれの上のコンタクトパッド５８に接続する金属配線５４によって、半導体デバイス４３、４４、４５への直接的な金属接続を形成する。
ＰＯＬサブモジュール４２は、更に、１つまたは複数の導電性スラブまたはヒートスプレッダ６０を含んでおり、この１つまたは複数の導電性スラブまたはシム６０は、熱伝導性で導電性のコンタクト層６２を用いて、半導体デバイス４３、４４、４５に固定されている。様々な実施形態に従って、導電性コンタクト層６２は、例えば、はんだ材料、導電性接着剤、または焼結銀でありうる。導電性シム６０は、金属または合金材料であり、例えば、銅、アルミニウム、モリブデン、または銅−モリブデンもしくは銅−タングステンなどこれらの組み合わせ、更には、アルミニウム−シリコン、アルミニウム−シリコンカーバイド、アルミニウム−グラファイト、銅−グラファイトなどの複合材である。
ＰＯＬサブモジュール４２には、ＰＯＬサブモジュール４２における半導体デバイス４３、４４、４５と導電性シム６０との間およびこれらの周囲のギャップを充填し、ＰＯＬサブモジュール４２に追加的な構造上の一体性を提供するために、誘電性のフィラ材料６４も提供される。様々な実施形態に従い、誘電性フィラ材料６４は、例えば、アンダーフィル（例えば、毛細アンダーフィルや、ノーフローアンダーフィル）、カプセル封じ手段、シリコーン、または成形コンパウンドなどの、ポリマー材料の形態を有しうる。
ＰＯＬ構造４０は、また、半導体デバイス４３、４４、４５の冷却を容易にするヒートシンク６６を含む。ヒートシンク６６は、銅、アルミニウム、または複合材料など、熱伝導率の高い材料で構成されている。ヒートシンク６６は、導電性シム６０と誘電性フィラ材料６４との上に形成されたサーマルインターフェース基板または層６８によって、ＰＯＬサブモジュール４２に結合されている。
サーマルインターフェース層６８は、例えばサーマルパッド、サーマルペースト、サーマルグリース、またはサーマル接着剤などの、熱伝導性で電気絶縁性のポリマーまたは有機材料である。サーマルインターフェース層６８は、ヒートシンク６６を導電性シム６０から電気的に孤立させる。ある実施形態によると、サーマルインターフェース層６８は、樹脂またはエポキシのマトリクスに浮遊する導電性フィラ、粒子、またはファイバで構成される。例えば、サーマルインターフェース層６８は、アルミナおよび／または窒化ホウ素などの熱伝導性で電気絶縁性のフィラで充填されているエポキシまたはシリコン樹脂でよい。ある実施形態によると、サーマルインターフェース層６８は、約１００μｍの厚さを有する。しかし、当業者であれば、サーマルインターフェース層６８の厚さが設計上の仕様に基づいて変動しうることを、認識するはずである。サーマルインターフェース層６８は、ＤＢＣ基板と比較すると、より優れた熱特性を提供するのであるが、この理由は、サーマルインターフェース層６８がＤＢＣ基板に含まれるセラミック層の熱抵抗性の影響を受けないからである。
サーマルインターフェース層６８が、サーマルペースト、サーマルグリース、または有機材料によって予め形成されたシートやフィルムなどのサーマルパッドである実施形態では、ヒートシンク６６は、ＰＯＬサブモジュール４２の周囲の回りの複数の位置でネジや他の固定デバイス（図示せず）を用いて、ＰＯＬサブモジュール４２に固定されており、それによって、サーマルインターフェース層６８は、導電性シム６０とヒートシンク６６との間にサンドイッチ状態になる。あるいは、サーマルインターフェース層６８がポリマー接着剤である実施形態では、サーマルインターフェース層６８は、ＰＯＬサブモジュール４２に粘着性のベタベタした状態で適用され、ヒートシンク６６がサーマルインターフェース層６８の上に位置決めされた後で硬化されることにより、追加的な固定手段を用いることなく、ヒートシンク６６をＰＯＬサブモジュール４２に結合させることになる。ＰＯＬサブモジュール４２は、また、図５との関係でより詳しく説明されるが、プリント回路板（ＰＣＢ）などの外部回路へのＰＯＬ構造４０の表面実装を可能にするために、入力−出力（Ｉ／Ｏ）接続７０を含む。ある例示的な実施形態によると、Ｉ／Ｏ接続７０は、ＰＣＢに取り付け／付着させＰＯＬ構造４０をＰＣＢに電気的に結合させるように構成されたボールグリッドアレイ（ＢＧＡ）はんだバンプ７２で形成されている。ただし、ランドグリッドアレイ（ＬＧＡ）パッドなど、他の適切な２次レベルのはんだ相互接続を用いることも可能である。ＢＧＡはんだバンプ７２は、高い応力状態における故障に対して抵抗性を有する信頼性の高い相互接続構造を提供する。図２に図解されているように、はんだバンプ７２は、ＰＯＬサブモジュール４２のはんだマスク層７４に形成された開口に位置決めされる。
次に図３を参照すると、本発明の別の実施形態によるＰＯＬ構造７６とＰＯＬサブモジュール７８とが、示されている。ＰＯＬ構造７６とＰＯＬサブモジュール７８とは、図２のＰＯＬ構造４０とＰＯＬサブモジュール４２とにおいて示されていた構成部品と類似の構成部品をいくつか含んでいるから、図２の構成部品を示すのに用いた参照番号を、図３における類似の構成部品を示すのにも用いることにする。
示されているように、ＰＯＬサブモジュール７８は、導電性シム６０とヒートシンク６６との間に位置決めされている多層サーマルインターフェース８０を含む。多層サーマルインターフェース８０は、第１のサーマルインターフェース層８２と、セラミック絶縁層８４と、第２のサーマルインターフェース層８６とを含む。ＰＯＬサブモジュール７８とヒートシンク６６との間にセラミック絶縁層８４を含むことで、高電圧の応用例のための追加的な電気的絶縁が提供される。絶縁層８４は、例えばアルミナや窒化アルミニウムなどのセラミック材料で構築することが可能である。
示されているように、第１のサーマルインターフェース層８２は、導電性シム６０とセラミック絶縁層８４との間でサンドイッチ状態になっている。ある実施形態によると、図３の第１のサーマルインターフェース層８２は、導電性シム６０をヒートシンク６６から電気的に絶縁しながら導電性シム６０からヒートシンク６６への熱伝導を可能にする図２のサーマルインターフェース層６８と類似の、熱伝導性で電気絶縁性の材料で構成されている。例示的な実施形態では、第１のサーマルインターフェース層８２は、アルミナや窒化ホウ素など、熱伝導性であるが電気絶縁性のフィラを用いて充填されているエポキシまたはシリコン樹脂で構成されている。
別の実施形態では、第１のサーマルインターフェース層８２は、図４に示されているように、導電性シム６０の上に多数の離散的なパッド８８として形成されている例えばはんだ、導電性接着剤、または焼結銀など、導電性の材料から構成される。隣接するパッド８８の間の横方向の空間９０は、様々な実施形態に従って、エアギャップとして残しておくことが可能であるし、または、誘電性のフィラ材料６４を用いて充填することも可能である。
次に、図３と図４との両方を参照すると、第２のサーマルインターフェース層８６は、セラミック絶縁層８４とヒートシンク６６との間でサンドイッチ状態になっている。ある実施形態によると、第２のサーマルインターフェース層８６は、図２のサーマルインターフェース層６８と類似の熱伝導性で電気絶縁性の材料で、構成されている。別の実施形態では、第２のサーマルインターフェース層８６は、例えば銀で充填されたエポキシまたはシリコン樹脂などの熱伝導性であり導電性でもある材料である。
図５は、本発明のある実施形態によるＰＯＬ構造４０（図２）とＰＯＬ構造７６（図３および４）とを組み入れたＰＯＬアセンブリ９２を図解している。示されているように、ＰＯＬ構造４０、７６のそれぞれのＩ／Ｏ接続７０は、例えばプリント回路板（ＰＣＢ）など外部の回路構成部品９４と結合されている。ＰＯＬアセンブリ９２においては２つのＰＯＬ構造４０、７６が図解されているが、当業者であれば、本発明の様々な実施形態によるとＰＯＬアセンブリ９２は任意の数のＰＯＬ構造を含むことができることを、認識するはずである。更に、ＰＯＬアセンブリ９２は、２つもしくはそれより多くのＰＯＬ構造４０または２つもしくはそれより多くのＰＯＬ構造７６など、ある単一のタイプのＰＯＬ構造を複数個含む場合もありうる。
図２〜５との関係で説明した実施形態はヒートシンク６６を含むものとして図解されているが、当業者であれば、低電力の半導体デバイスまたはパワー半導体デバイスではない半導体デバイスを含むＰＯＬ構造においてはヒートシンク６６を省略できることを、認識するであろう。そのような実施形態では、サーマルインターフェース６８、８０もまたオプションとして省略が可能であり、それにより、導電性シムの上面が、対流熱伝達に曝されることになる。
次に図６〜１６を参照すると、図２のＰＯＬサブモジュール４２と図３および４のＰＯＬサブモジュール７８とを製造する技術のためのプロセスステップの詳細な図が、本発明のある実施形態に従って、提供されている。まず図６を参照すると、ＰＯＬサブモジュール４２、７８のビルドアッププロセスは、接着層５０を誘電層４８の上に適用することで開始する。この技術の次のステップでは、１つまたは複数の半導体デバイス４４、４５（例えば、２つの半導体デバイス）が、図７に図解されているように、接着層５０によって誘電層４８に固定される。半導体デバイス４４、４５を誘電層４８に固定するために、半導体デバイス４４、４５の上面９６が、接着層５０の上に配置される。次に、接着剤５０は、半導体デバイス４４、４５を誘電層４８の上に固定するために、硬化される。
次に、図８に図解されているように、複数のバイア５６が、接着層５０と誘電層４８とを通るように形成される。本発明のいくつかの実施形態によると、バイア５６は、レーザアブレーションまたはレーザ穴あけプロセス、プラズマエッチング、フォトデフィニション、または機械的な穴あけプロセスによって、形成することができる。
接着層５０と誘電層４８とを通るバイア５６の形成は、図８では、半導体デバイス４４、４５を接着層５０の上に配置した後で実行されるものとして示されているが、半導体デバイス４４、４５の配置をバイアが形成された後で行うことも可能であることが認識される。あるいは、バイアのサイズによって必要になる制約に応じて、最初に半導体デバイス４４、４５を接着層５０と誘電層４８との上に配置し、その後で、バイア５６は、半導体デバイス４４、４５の上に形成されたメタライゼーションによる複数の回路および／またはコンタクトパッド５８に対応する位置に事後的に形成される。更に、予め穴あけされたバイアと事後的に穴あけされたバイアとを組み合わせて用いることも可能である。
次に、図９および１０を参照すると、半導体デバイス４４、４５を誘電層４８の上に固定し、バイア５６が形成されると、バイア５６は、（反応性イオンエッチング（ＲＩＥ）によるすす除去プロセスなどの）洗浄が行われ、その後でメタライゼーションがなされて、メタライゼーションまたは相互接続層５４が形成される。メタライゼーション層５４は、典型的には、スパッタリングおよび電気めっきの応用の組み合わせを通じて形成される。ただし、金属積層について、他の無電界法を用いることもできることが認識される。例えば、スパッタリングプロセスを経由して、チタン接着層と銅シード層とを最初に適用し、その後で、銅の厚さを所望のレベルまで増加させる電気めっきプロセスを行うことが可能である。次に、適用された金属材料は、パターニングによって、所望の形状を有しており誘電層４８と接着層５０とを通って形成された垂直方向のフィードスルーとして機能する金属配線５４が、得られる。金属配線５４は、半導体デバイス４４、４５の回路および／またはコンタクトパッド５８から、バイア／開口５６を通り、誘電層４８の上面９８を横断するように延びる。
図１１に示されているように、はんだマスク層７４は、パターニングのなされた金属配線５４の上に適用され、保護コーティングを提供し、配線パッドを画定する。別の実施形態では、配線パッドは、はんだ適性を助ける目的でＮｉまたはＮｉ／Ａｕなどの金属仕上げを有しうることが考えられる。
次に図１２を参照すると、製造技術の次のステップでは、導電性コンタクト層６２が、半導体デバイス４４、４５の底面１００に適用される。次に、導電性シム６０の底面１０２が、導電性コンタクト層６２によって、半導体デバイス４４、４５に結合される。
本発明のある実施形態によると、図１２に示されているように、半導体デバイス４４、４５は、異なる厚さ／高さを有しうる。半導体デバイス４４、４５それぞれの全体的な高さを等しくするため、半導体デバイス４４、４５／導電性シム６０対のそれぞれの対の全体的な厚さ／高さが等しくなり、導電性シム６０の背面が「平坦化」されるように、導電性シム６０を異なる高さを有するようにすることができる。
図１３に示されているように、ＰＯＬサブモジュール４２、７８を製造するビルドアップ技術は、誘電性フィラ材料６４を適用してＰＯＬサブモジュール４２、７８における半導体デバイス４４、４５と導電性シム６０との間およびその周囲のギャップを充填するように継続され、それによって、誘電層４８が制約され、ＰＯＬサブモジュール４２、７８に追加的な電気絶縁性と構造上の一体性とが提供されることになる。ある実施形態では、誘電性フィラ材料６４は、オーバーモールド技術を用いて適用され、硬化される。誘電性フィラ材料６４が硬化されると、その次に、研磨動作を用いて誘電性フィラ材料６４の一部１０４を取り除き、導電性シム６０を露出させる。この研磨動作は、導電性シム６０の上面１０６と誘電性フィラ材料６４の上面１０８とが図１４に示されているように同一平面になるように、導電性シム６０の高さのどのような変動でも取り除くために用いることもできる。あるいは、誘電性フィラ材料６４を適用するのにオーバーモールドまたはカプセル封じ技術を用いることができ、それによって、硬化した後の誘電性フィラ材料６４の上面１０８と導電性シム６０の上面１０６とを研磨ステップなしで同じ高さにすることができる。更に別の実施形態では、誘電性フィラ材料６４を、アンダーフィル技術を用いて適用することも可能である。
製造プロセスの次のステップでは、サーマルインターフェース１１２の第１の側１１０が、図１５に示されているように、導電性シム６０と誘電性フィラ材料６４とのそれぞれの上面１０６、１０８に適用される。サーマルインターフェース１１２が単一のサーマルインターフェース層６８（図２）で構成されている実施形態では、サーマルインターフェース１１２は、導電性シム６０と誘電性フィラ材料６４との上面１０６、１０８に１回のステップで適用される。あるいは、サーマルインターフェース１１２は、図３および４に示されているように、多層のサーマルインターフェース８０で構成されている場合がある。図３および４も同様に参照すると、多層サーマルインターフェース８０の個別の複数の層は、導電性シム６０と誘電性フィラ材料６４との上面１０６、１０８に、ビルドアップ技術を用いて、シーケンシャルに適用される。ここで、第１のサーマルインターフェース層８２が誘電性フィラ材料６４と導電性シム６０との上に適用され、次に、セラミック絶縁層８４が第１のサーマルインターフェース層８２の上に適用され、最後に、第２のサーマルインターフェース層８６がセラミック絶縁層８４の上面に適用される。
製造技術の次のステップでは、Ｉ／Ｏ接続７０が、はんだマスク層７４に適用される。ある実施形態では、ある実施形態では、Ｉ／Ｏ接続７０は、図１６に示されているように、はんだバンプ７２である。ビルドアップ技術の別の実施形態では、Ｉ／Ｏ接続７０は、図１７に示されているように、スルーホール構成部品のためのリード１１４として構成されている。ＰＯＬサブモジュール４２、７８のビルドアッププロセスが終了した後では、ヒートシンク６６は、サーマルインターフェース１１２の第２の側１１６に取り付けられている。ＰＯＬサブモジュール４２、７８は、ＰＣＢ９４（図５）などの外部回路への表面実装のために個別化することができる。
次に図１８を参照すると、ＰＯＬサブモジュール１１８の別の実施形態が図解されている。ＰＯＬサブモジュール１１８は、図２のＰＯＬサブモジュール４２に示されていた構成部品と類似するいくつかの構成部品を含むため、図２で構成部品を示すのに用いられていた参照番号を、図１８における類似の構成部品を示すのにも用いることにする。
示されているように、ＰＯＬサブモジュール１１８は、接着層５０によって誘電層４８に実装されている半導体デバイス４４を含む。金属配線５４が、誘電層４８に形成されたバイア５６を通って延び、半導体デバイス４４上のコンタクトパッド（図示せず）に接続する。導電性シム１２０は、導電性コンタクト層６２によって、それぞれの半導体デバイス４４に結合されている。図２の導電性シム６０と同じように、導電性シム１２０は、例えば銅、アルミニウム、モリブデン、またはこれらの組み合わせなどの金属または合金材料で構成されている。誘電性フィラ材料６４が、ＰＯＬサブモジュール１１８において半導体デバイス４４と導電性シム１２０との間およびそれらの周囲のギャップを充填するために提供される。サーマルインターフェース層６８（図２）や多層サーマルインターフェース８０（図３）などのサーマルインターフェース１１２が、誘電性フィラ材料６４と導電性シム１２０との上に提供される。
図１８に示されているように、導電性シム１２０は、リードフレーム１２２に結合されている。本発明のいくつかの実施形態によると、リードフレーム１２２は、導電性シム１２０が導電性コンタクト層６２の中に配置される前に、導電性シム１２０に予め取り付けられる。例えば、リードフレーム１２２と導電性シム６０とは、共通の銅スラブから予め製造されているか、または、リードフレーム１２２は、はんだ付け、ろう付け、溶接、またはＰＯＬサブモジュール１１８の中への組み立てのための他の類似の方法などの高温結合プロセスによって、導電性シム６０に予め取り付けられていることがありうる。あるいは、その代わりに、リードフレーム１２２は、ＰＯＬサブモジュール１１８の製造が終了した後で、事後的に取り付けられることが理解されよう。
次に、図１９および２０を参照すると、ＰＯＬサブモジュール１２４が高さの異なる半導体デバイス１２６、１２８を含むような状況に対応する、ＰＯＬサブモジュール１２４の２つの代替的な実施形態が図解されている。再びのことであるが、ＰＯＬサブモジュール１２４は、図２のＰＯＬサブモジュール４２に示されていた構成部品と類似するいくつかの構成部品を含むため、図２で構成部品を示すのに用いられていた参照番号を、図１９および２０における類似の構成部品を示すのにも用いることにする。
最初に図１９を参照すると、ステップ状の構成を有する導電性シム１３０を含む代替的な実施形態が示されている。示されているように、導電性シム１３０の第１の部分１３２は第１の高さまたは厚さ１３４を有しており、導電性シム１３０の第２の部分１３６は、導電性シム１３０の平坦な上面１４０を維持しながら半導体デバイス１２６、１２８の異なる高さに対応する第２の高さまたは厚さ１３８を有している。
ＰＯＬサブモジュール１２４の別の実施形態が図２０に示されており、この実施形態では、第１の導電性シム１４２は、例えば導電性コンタクト層６２（図２）と類似するはんだなど、第１の導電性コンタクト層１４４を用いて、半導体デバイス１２６に結合されている。第１の導電性シム１４２は、第１の導電性シム１４２の上面１４６と半導体デバイス１２８の上面１４８とが同一平面となるような、大きさを有する。次に、第２の導電性コンタクト層１５０が、第１の導電性シム１４２と半導体デバイス１２８との上面に適用される。ある実施形態では、第２の導電性コンタクト層１５０は、はんだで構成されている。次に、少なくとも半導体デバイス１２６、１２８の全体的な幅に及ぶサイズを有する第２の導電性シム１５２が、示されているように、第２の導電性シム１５２に取り付けられる。
以上では本発明の実施形態を高電圧電力の応用例で用いられるパワー半導体デバイスを含むものとして説明してきたが、当業者であれば、ここで提案されている技術は、パワー半導体デバイスではない半導体デバイスや、当該半導体デバイスの一方の側だけに電気的接続が設けられている半導体デバイスを組み込んでいる低電力の応用例やチップパッケージにも等しく応用可能であることを認識するであろう。そのような応用例では、集積されたチップパッケージは、より詳細には図２１との関係で説明されるように、ＰＯＬサブモジュール４２（図２）に類似しているがサーマルインターフェース層を有していないように形成することが可能であり、それによって、導電性シム６０の裏側は対流冷却のために露出された状態に維持される。あるいは、より詳細には図２２との関係で説明されるように、サーマルインターフェース層６８を導電性シム６０の上に形成し、導電性シム６０と周囲の環境との間に電気的絶縁を提供して、短絡を防止することが可能である。
次に、図２１〜２３を参照しながら、半導体デバイスアセンブリ１１３について、本発明の別の実施形態との関係で説明される。半導体デバイスアセンブリ１１３は図２のＰＯＬサブモジュール４２に示されている構成部品と同じ多くの構成部品を含むため、同じ参照番号を用いて、同じ構成部品を示す。
最初に図２１に図解されている実施形態を参照すると、半導体デバイスアセンブリ１１３は、誘電層４８の上面に結合された半導体デバイス４４を含む。様々な実施形態によると、半導体デバイス４４は、例えばスイッチや整流器などの、パワー半導体デバイスである。半導体デバイスアセンブリ１１３は、また、導電性シム４５を含む。導電性シム４５は、例えば、銅、銅−モリブデン、銅−タングステン、アルミニウム−シリコン、アルミニウム−シリコンカーバイド、アルミニウム−グラファイト、銅−グラファイトなどの、導電性材料である。
示されているように、半導体デバイス４４の第１の表面３９と導電性シム４５の第１の表面４１とは、接着層５０を経由して誘電層４８に結合されている。導電性シム４５は、図２１に示されているように、導電性シム４５の第２の表面４９と半導体デバイス４４の第２の表面４７とが実質的に同一平面にあるような、サイズを有する。導電性スラブまたはヒートスプレッダ６０は、半導体デバイス４４の第２の表面４７と導電性シム４５の第２の表面４９とに、導電性コンタクト層６２を経由して結合されている。
導電性コンタクト層６２は、例えば、はんだ材料、導電性接着剤、または焼結銀など、導電性で熱伝導性の材料である。ヒートスプレッダ６０は、熱伝導性で導電性の材料で構成されている。よって、ヒートスプレッダ６０は、導電性デバイス４４の第２の表面４７を導電性シム４５に電気的に結合し、半導体デバイス４４からの熱伝達を容易にする。メタライゼーション層５４は、誘電層４８に形成されたバイア５６を経由して延び、半導体デバイス４４の第１の表面３９と第２の表面４７との両方への電気的接続を形成する。
半導体デバイス４４が低電力デバイスであるような実施形態では、導電性スラブ６０の上面５９は、図２１に示されているように、対流冷却のために露出したままの状態でかまわない。あるいは、図２２に示されているように、サーマルインターフェース層６８（図２）または他の絶縁材料などのサーマルインターフェース１１２を、導電性スラブ６０の上面５９をコーティングする保護層として適用することが可能である。
図２３を参照すると、半導体デバイス４４が高電力デバイスである実施形態では、ヒートシンク６６などのヒートシンクはサーマルインターフェース層１１２を経由して導電性スラブ６０に結合されており、半導体デバイス４４のために追加的な熱伝達を提供する。様々な実施形態によると、サーマルインターフェース層６８（図２）に関して説明されているように、サーマルインターフェース層１１２は、熱伝導性であって導電性かまたは電気絶縁性かのいずれかである単一層の基板でありうる。あるいは、サーマルインターフェース層１１２は、図３および４との関係で説明されたサーマルインターフェース層８０と類似する多層の基板でありうる。
以上では、図２１〜２３に開示されている実施形態を、１つのパワー半導体デバイス４４、導電性シム４５、およびヒートスプレッダ６０を含むものとして説明しているが、当業者であれば、半導体デバイスアセンブリ１１３は、１つまたは複数の半導体デバイス、導電性シム、およびヒートスプレッダを本発明の範囲の中で製造することが可能であると認識するであろう。
このように、本発明の実施形態は、ＤＢＣ基板の短所を含まないサーマルインターフェースを含むＰＯＬパッケージングおよび配線構造を、効果的に提供する。例えば、サーマルインターフェース層６８と多層サーマルインターフェース８０とは、誘電性フィラ材料６４が適用され硬化される後に行われる製造ステップにおいて適用されるのであるから、誘電性フィラ材料６４を、より高コストであり時間を要し結果的に空洞を生じさせる可能性がより高いアンダーフィルプロセスではなく、カプセル封じまたはオーバーモールド技術を用いて、適用することが可能である。また、サーマルインターフェースが、組立型の構成部品として提供されるのではなく、パッケージビルドアッププロセスの間に形成されるため、サーマルインターフェースの寸法および材料を、所望の動作特性に基づいて個別に決定することが可能である。更に、導電性シム６０、１２０、１３０、１４２、および／または１５２を用いることにより、様々な高さを有する複数の半導体デバイスに対応することが可能になる。
したがって、本発明のある実施形態によると、半導体デバイスモジュールが、誘電層と、誘電層に結合された第１の表面を有する半導体デバイスと、誘電層に結合された第１の表面を有する導電性シムと、を含む。半導体デバイスは、また、半導体デバイスの第２の表面と導電性シムの第２の表面とに結合された第１の表面を有する導電性ヒートスプレッダを含む。メタライゼーション層が、半導体デバイスの第１の表面と導電性シムの第１の表面とに結合されている。このメタライゼーション層は、誘電層を通って延び、導電性シムとヒートスプレッダとによって半導体デバイスの第２の表面に電気的に接続されている。
本発明の別の実施形態によると、半導体デバイスパッケージを形成する方法が、半導体デバイスを用意するステップと、半導体デバイスの第１の表面を誘電層の第１の表面に付着させるステップと、導電性シムの第１の表面を誘電層の第１の表面に付着させるステップと、を含む。この方法は、また、半導体デバイスの第２の表面と導電性シムの第２の表面との上に、半導体デバイスを導電性シムに電気的に結合させるヒートスプレッダを配置するステップと、誘電層の第２の表面上に金属配線構造を形成するステップと、を含む。この金属配線構造は、誘電層に形成されたバイアを通って延び、半導体デバイスの第１の表面と導電性シムの第１の表面とを接触させる。
本発明の更に別の実施形態によると、パワーオーバーレイ（ＰＯＬ）構造が、絶縁基板と、接着層を経由して絶縁基板に取り付けられたパワーデバイスと、接着層を経由して絶縁基板に取り付けられた導電性シムと、を含む。このＰＯＬ構造は、更に、パワーデバイスの上面と導電性シムの上面とに結合された導電性で熱伝導性のスラブと、絶縁基板を通って延びるメタライゼーション層とを含む。このメタライゼーション層は、パワーデバイスの第１および第２の表面の上のコンタクト位置に電気的に結合されている。
以上では、ほんの限られた数の実施形態との関係において、本発明について詳細に説明してきたが、本発明がこれらの開示された実施形態に限定されないことは、容易に理解されるはずである。むしろ、本発明は、以上では述べていないが本発明の精神および範囲に相応する変更、改変、置換、または均等な構成を任意の数だけ組み入れるような修正が可能である。更に、本発明の様々な実施形態について説明してきたが、本発明のいくつかの形態が、説明した実施形態の一部だけを含む場合もありうることを理解すべきである。したがって、本発明は、以上の説明に限定されるものと見なすべきではなく、添付の特許請求の範囲によってのみ限定される。
１０ パワーオーバーレイ（ＰＯＬ）構造
１２ パワー半導体デバイス
１４ 誘電層
１６ 接着剤
１８ 金属配線
２２ ヒートシンク
２４ ＤＢＣ基板
２６ セラミック基板
２８ 上側シート
３０ 下側シート
３２ はんだ
３４ 誘電性有機材料
３６ ＰＯＬサブモジュール
３８ サーマルパッドまたはサーマルグリース
４０ ＰＯＬ構造
４２ ＰＯＬサブモジュール
４３ 半導体デバイス
４４ 半導体デバイス
４５ 半導体デバイス
４６ 追加的な回路構成部品
４８ 誘電層
５０ 接着層
５２ 配線構造
５４ 金属配線
５６ バイア
５８ コンタクトパッド
６０ 導電性シム
６２ 導電性コンタクト層
６４ 誘電性フィラ材料
６６ ヒートシンク
６８ サーマルインターフェース層
７０ 入力−出力（Ｉ／Ｏ）接続
７２ ボールグリッドアレイ（ＢＧＡ）はんだバンプ
７４ はんだマスク層
７６ 別の実施形態によるＰＯＬ構造
７８ 別の実施形態によるＰＯＬサブモジュール
８０ 多層サーマルインターフェース
８２ 第１のサーマルインターフェース層
８４ セラミック絶縁層
８６ 第２のサーマルインターフェース層
８８ 離散的パッド
９０ 横方向の空間
９２ ＰＯＬアセンブリ
９４ 外部回路構成部品
９６ 半導体デバイスの上面
９８ 誘電層の上面
１００ 半導体デバイスの底面
１０２ 導電性シムの底面
１０４ 誘電性フィラ材料の一部
１０６ 導電性シムの上面
１０８ 誘電性フィラ材料の上面
１１０ サーマルインターフェースの第１の側
１１２ サーマルインターフェース
１１３ 半導体デバイスアセンブリ
１１４ リード
１１６ サーマルインターフェースの第２の側
１１８ ＰＯＬサブモジュール
１２０ 導電性シム
１２２ リードフレーム
１２４ ＰＯＬサブモジュール
１２６ 半導体デバイス
１２８ 半導体デバイス
１３０ ステップ状の構成を有する導電性シム
１３２ 導電性シムの第１の部分
１３４ 第１の高さまたは厚さ
１３６ 導電性シムの第２の部分
１３８ 第２の高さまたは厚さ
１４０ 導電性シムの平坦な上面
１４２ 第１の導電性シム
１４４ 第１の導電性コンタクト層
１４６ 第１の導電性シムの上面
１４８ 半導体デバイスの上面
１５０ 第２の導電性コンタクト層
１５２ 第２の導電性シム

Claims (20)

  1. 誘電層と、
    前記誘電層に結合された第１の表面を有する半導体デバイスと、
    前記誘電層に結合された第１の表面を有する導電性シムと、
    前記半導体デバイスの第２の表面と前記導電性シムの第２の表面とに結合された第１の表面を有する導電性ヒートスプレッダと、
    前記半導体デバイスの前記第１の表面と前記導電性シムの前記第１の表面とに結合されており、前記誘電層を通って延び、前記導電性シムと前記ヒートスプレッダとによって前記半導体デバイスの前記第２の表面に電気的に接続されているメタライゼーション層と
    を備えている半導体デバイスモジュール。
  2. 前記半導体デバイスがパワーデバイスを含む、請求項１記載の半導体デバイスパッケージ。
  3. 前記半導体デバイスの前記第２の表面と前記導電性シムの前記第２の表面とが実質的に同一平面上にある、請求項１記載の半導体デバイスパッケージ。
  4. 前記ヒートスプレッダの第２の表面をコーティングするサーマルインターフェース層を更に備えており、前記サーマルインターフェース層は電気絶縁性で熱伝導性の材料を含む、請求項１記載の半導体デバイスパッケージ。
  5. 前記サーマルインターフェース層が、有機材料と樹脂の中に浮遊する複数の導電性粒子との少なくとも一方を含む、請求項４記載の半導体デバイスパッケージ。
  6. 前記サーマルインターフェース層に結合されたヒートシンクを更に備えている、請求項４記載の半導体デバイスパッケージ。
  7. 前記半導体デバイスと前記導電性シムとを前記ヒートスプレッダに結合する導電性コンタクト層を更に備えている、請求項１記載の半導体デバイスパッケージ。
  8. 前記ヒートスプレッダの第２の表面が対流熱伝達のために周囲の空気に曝されている、請求項１記載の半導体デバイスパッケージ。
  9. 前記半導体デバイスと前記導電性シムとを包囲するカプセル封じ手段を更に備えている、請求項１記載の半導体デバイスパッケージ。
  10. 半導体デバイスパッケージを形成する方法であって、
    半導体デバイスを用意するステップと、
    前記半導体デバイスの第１の表面を誘電層の第１の表面に付着させるステップと、
    導電性シムの第１の表面を前記誘電層の前記第１の表面に付着させるステップと、
    前記半導体デバイスの第２の表面と前記導電性シムの第２の表面との上に、前記半導体デバイスと前記導電性シムとを電気的に結合させるヒートスプレッダを配置するステップと、
    前記誘電層の第２の表面上に、前記誘電層に形成されたバイアを通って延び前記半導体デバイスの前記第１の表面と前記導電性シムの前記第１の表面とを接触させる金属配線構造を、前記誘電層の第２の表面上に形成するステップと、
    を含む方法。
  11. 前記半導体デバイスと前記導電性シムと前記ヒートスプレッダの少なくとも一部とを、ポリマー材料を用いてカプセル封じするステップを更に含む、請求項１０記載の方法。
  12. 前記ヒートスプレッダの上面の上にサーマルインターフェース層を形成するステップを更に含む、請求項１０記載の方法。
  13. ヒートシンクを前記サーマルインターフェース層に結合するステップを更に含む、請求項１２記載の方法。
  14. 前記誘電層と前記サーマルインターフェース層との間を、誘電材料を用いてアンダーフィルするステップを更に含む、請求項１２記載の方法。
  15. 絶縁基板と、
    接着層を経由して前記絶縁基板に取り付けられたパワーデバイスと、
    前記接着層を経由して前記絶縁基板に取り付けられた導電性シムと、
    前記パワーデバイスの上面と前記導電性シムの上面とに結合された導電性で熱伝導性のスラブと、
    前記絶縁基板を通って延び、前記パワーデバイスの第１および第２の表面上のコンタクト位置に電気的に結合されているメタライゼーション層と、
    を備えている、パワーオーバーレイ（ＰＯＬ）構造。
  16. 前記パワーデバイスの前記上面と前記導電性シムの前記上面とが実質的に同一平面上にある、請求項１５記載のＰＯＬ構造。
  17. 前記導電性ヒートスプレッダに結合された第１の側を有する電気絶縁層を更に備えている、請求項１５記載のＰＯＬ構造。
  18. 前記電気絶縁層が熱伝導性の有機材料を含む、請求項１７記載のＰＯＬ構造。
  19. 前記電気絶縁層の第２の側に結合されたヒートシンクを更に備えている、請求項１８記載のＰＯＬ構造。
  20. 前記電気絶縁層が多層基板を含み、前記多層基板は、
    前記導電性ヒートスプレッダに結合された第１の表面を有する第１の層と、
    前記ヒートシンクに結合された第１の表面を有する第２の層と、
    前記第１の層と前記第２の層との間に結合されたセラミック層と、
    を含む、請求項１９記載のＰＯＬ構造。
JP2014048290A 2013-03-14 2014-03-12 パワーオーバーレイ構造およびその製造方法 Active JP6401468B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361784834P 2013-03-14 2013-03-14
US61/784,834 2013-03-14
US13/897,685 2013-05-20
US13/897,685 US10269688B2 (en) 2013-03-14 2013-05-20 Power overlay structure and method of making same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018099258A Division JP2018152591A (ja) 2013-03-14 2018-05-24 パワーオーバーレイ構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014179612A true JP2014179612A (ja) 2014-09-25
JP6401468B2 JP6401468B2 (ja) 2018-10-10

Family

ID=50390993

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014048290A Active JP6401468B2 (ja) 2013-03-14 2014-03-12 パワーオーバーレイ構造およびその製造方法
JP2018099258A Pending JP2018152591A (ja) 2013-03-14 2018-05-24 パワーオーバーレイ構造およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018099258A Pending JP2018152591A (ja) 2013-03-14 2018-05-24 パワーオーバーレイ構造およびその製造方法

Country Status (6)

Country Link
US (2) US10269688B2 (ja)
EP (1) EP2779231B1 (ja)
JP (2) JP6401468B2 (ja)
KR (1) KR102182189B1 (ja)
CN (1) CN104051376B (ja)
TW (2) TWI679736B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037582A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 반도체 패키지
WO2017077837A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 部品実装基板
JP2017123440A (ja) * 2016-01-08 2017-07-13 株式会社デンソー 電子制御ユニット、および、これを用いた電動パワーステアリング装置
JP2018152591A (ja) * 2013-03-14 2018-09-27 ゼネラル・エレクトリック・カンパニイ パワーオーバーレイ構造およびその製造方法
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
WO2019049781A1 (ja) * 2017-09-07 2019-03-14 株式会社村田製作所 回路ブロック集合体
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
JPWO2018181236A1 (ja) * 2017-03-31 2020-05-14 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2020074458A (ja) * 2016-09-21 2020-05-14 株式会社東芝 半導体装置
WO2021192172A1 (ja) * 2020-03-26 2021-09-30 太陽誘電株式会社 パワーモジュールおよびその製造方法
DE112020007745T5 (de) 2020-10-29 2023-08-10 Mitsubishi Electric Corporation Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
WO2023190107A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
WO2023190106A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
WO2024089880A1 (ja) * 2022-10-28 2024-05-02 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10319660B2 (en) * 2013-10-31 2019-06-11 Nxp Usa, Inc. Semiconductor device packages using a thermally enhanced conductive molding compound
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
DE112015000139B4 (de) * 2014-03-19 2021-10-28 Fuji Electric Co., Ltd. Halbleitermoduleinheit und Halbleitermodul
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
CN107369660B (zh) * 2016-05-12 2019-11-05 台达电子企业管理（上海）有限公司 功率模块及其制造方法
CN205807211U (zh) * 2016-06-20 2016-12-14 冯霞 用于容器的发光装置
KR102052900B1 (ko) * 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지
US10224268B1 (en) * 2016-11-28 2019-03-05 CoolStar Technology, Inc. Enhanced thermal transfer in a semiconductor structure
US11404349B2 (en) * 2016-12-07 2022-08-02 Intel Corporation Multi-chip packages and sinterable paste for use with thermal interface materials
DE112017006956B4 (de) * 2017-01-30 2022-09-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
TWI786182B (zh) * 2017-11-07 2022-12-11 台灣東電化股份有限公司 基板結構
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
KR101982058B1 (ko) * 2017-12-06 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US10659166B2 (en) * 2017-12-20 2020-05-19 Finisar Corporation Integrated optical transceiver
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN109994437B (zh) * 2019-03-29 2021-11-19 上海天马微电子有限公司 芯片封装结构及其制作方法
US11037860B2 (en) * 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US11774190B2 (en) 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
US11398445B2 (en) 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby
US11551993B2 (en) * 2020-08-28 2023-01-10 Ge Aviation Systems Llc Power overlay module and method of assembling
TWI746391B (zh) * 2021-03-15 2021-11-11 群豐科技股份有限公司 積體電路封裝系統
US11637050B2 (en) * 2021-03-31 2023-04-25 Qorvo Us, Inc. Package architecture utilizing wafer to wafer bonding
EP4199072A3 (en) * 2021-12-15 2023-08-09 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fan-out wafer-level package
EP4199071A1 (en) * 2021-12-15 2023-06-21 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fan-out wafer-level package
US20230238301A1 (en) * 2022-01-25 2023-07-27 Ge Aviation Systems Llc Power overlay module with thermal storage
US20240030096A1 (en) * 2022-07-21 2024-01-25 Qorvo Us, Inc. Power block based on top-side cool surface-mount discrete devices with double-sided heat sinking
US20240112976A1 (en) 2022-09-30 2024-04-04 Ge Aviation Systems Llc Accurate and fast power module properties assessment

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177320A (ja) * 1992-12-02 1994-06-24 Fujitsu Ltd 半導体装置
JP2003258166A (ja) * 2001-12-27 2003-09-12 Denso Corp 半導体装置
JP2005223008A (ja) * 2004-02-03 2005-08-18 Toshiba Corp 半導体モジュール
JP2005228929A (ja) * 2004-02-13 2005-08-25 Denso Corp 半導体装置およびその製造方法
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP2008060531A (ja) * 2006-08-29 2008-03-13 Denso Corp 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP2009059760A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 電子回路基板の放熱構造体
US20110045634A1 (en) * 2009-08-21 2011-02-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Dual-Active Sided Semiconductor Die in Fan-Out Wafer Level Chip Scale Package

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586102A (en) 1969-02-17 1971-06-22 Teledyne Inc Heat sink pillow
US4561011A (en) 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
JPS5965457A (ja) * 1982-10-05 1984-04-13 Mitsubishi Electric Corp 半導体装置
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
EP0547807A3 (en) 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
TW272311B (ja) 1994-01-12 1996-03-11 At & T Corp
US6104078A (en) 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
JPH07321257A (ja) 1994-05-20 1995-12-08 Hitachi Ltd マルチチップモジュール
KR100261793B1 (ko) * 1995-09-29 2000-07-15 니시무로 타이죠 고강도 고신뢰성 회로기판 및 그 제조방법
US5880530A (en) 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US7653215B2 (en) 1997-04-02 2010-01-26 Gentex Corporation System for controlling exterior vehicle lights
JPH11121662A (ja) 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置の冷却構造
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JPH11238692A (ja) * 1998-02-23 1999-08-31 Nichia Chem Ind Ltd 窒化物半導体の低抵抗化方法
US6297550B1 (en) 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
JP2000049280A (ja) 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP3525753B2 (ja) * 1998-08-26 2004-05-10 株式会社豊田中央研究所 パワーモジュール
JP2000114413A (ja) 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6232151B1 (en) 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001244376A (ja) 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2002050889A (ja) 2000-07-31 2002-02-15 Furukawa Electric Co Ltd:The 電子部品内蔵型筐体
JP3683179B2 (ja) 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002334975A (ja) 2001-05-08 2002-11-22 Nec Corp 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
US6707671B2 (en) 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
US6551148B1 (en) 2001-10-19 2003-04-22 Hewlett-Packard Development Company, L.P. Electrical connector with minimized non-target contact
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6534859B1 (en) 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
DE10227658B4 (de) 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US7015640B2 (en) 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
EP1556894A4 (en) 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
TWI282158B (en) * 2002-10-11 2007-06-01 Siliconware Precision Industries Co Ltd Semiconductor package with ground-enhancing chip and fabrication method thereof
JP2006509371A (ja) 2002-12-09 2006-03-16 アドバンスド インターコネクト テクノロジーズ リミテッド 露出された集積回路装置を有するパッケージ
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7795710B2 (en) 2003-06-25 2010-09-14 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
US7169345B2 (en) 2003-08-27 2007-01-30 Texas Instruments Incorporated Method for integrated circuit packaging
US7550097B2 (en) * 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
WO2005051525A1 (en) 2003-11-25 2005-06-09 Polyvalor, Limited Partnership Permeation barrier coating or layer with modulated properties and methods of making the same
US7233064B2 (en) 2004-03-10 2007-06-19 Micron Technology, Inc. Semiconductor BGA package having a segmented voltage plane and method of making
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
US7286736B2 (en) 2004-07-22 2007-10-23 Finisar Corporation Z-axis alignment of an optoelectronic component using a composite adhesive
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7190581B1 (en) 2005-01-11 2007-03-13 Midwest Research Institute Low thermal resistance power module assembly
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
KR100723587B1 (ko) * 2005-09-23 2007-06-04 후지쯔 가부시끼가이샤 전자 부품 탑재 기판의 제조 방법
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
TWI279897B (en) 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
JP5291864B2 (ja) 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
US7733554B2 (en) 2006-03-08 2010-06-08 E Ink Corporation Electro-optic displays, and materials and methods for production thereof
US7804131B2 (en) 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US20070295387A1 (en) 2006-05-05 2007-12-27 Nanosolar, Inc. Solar assembly with a multi-ply barrier layer and individually encapsulated solar cells or solar cell strings
US20070257343A1 (en) 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US20080006936A1 (en) 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
CN101202259B (zh) 2006-12-13 2010-07-21 财团法人工业技术研究院 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
US20080142954A1 (en) 2006-12-19 2008-06-19 Chuan Hu Multi-chip package having two or more heat spreaders
KR101391924B1 (ko) 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7688497B2 (en) 2007-01-22 2010-03-30 E Ink Corporation Multi-layer sheet for use in electro-optic displays
TWI376774B (en) 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
JP2009076657A (ja) 2007-09-20 2009-04-09 Nitto Shinko Kk 熱伝導シート
JP2009130044A (ja) 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
TWI355068B (en) 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US8742558B2 (en) 2008-05-21 2014-06-03 General Electric Company Component protection for advanced packaging applications
DE102008028757B4 (de) 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8358000B2 (en) 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
US8026608B2 (en) 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
JP5577553B2 (ja) * 2009-05-27 2014-08-27 協同油脂株式会社 放熱コンパウンド組成物
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
WO2011103341A1 (en) 2010-02-18 2011-08-25 Alliance For Sustainable Energy, Llc Moisture barrier
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
CN102339818B (zh) 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8476087B2 (en) 2011-04-21 2013-07-02 Freescale Semiconductor, Inc. Methods for fabricating sensor device package using a sealing structure
US9001524B1 (en) 2011-08-01 2015-04-07 Maxim Integrated Products, Inc. Switch-mode power conversion IC package with wrap-around magnetic structure
US8653635B2 (en) 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
US8581416B2 (en) 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
US9299630B2 (en) 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
US8941208B2 (en) 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9196564B2 (en) * 2013-03-14 2015-11-24 Futurewei Technologies, Inc. Apparatus and method for a back plate for heat sink mounting

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177320A (ja) * 1992-12-02 1994-06-24 Fujitsu Ltd 半導体装置
JP2003258166A (ja) * 2001-12-27 2003-09-12 Denso Corp 半導体装置
JP2005223008A (ja) * 2004-02-03 2005-08-18 Toshiba Corp 半導体モジュール
JP2005228929A (ja) * 2004-02-13 2005-08-25 Denso Corp 半導体装置およびその製造方法
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP2008060531A (ja) * 2006-08-29 2008-03-13 Denso Corp 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP2009059760A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 電子回路基板の放熱構造体
US20110045634A1 (en) * 2009-08-21 2011-02-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Dual-Active Sided Semiconductor Die in Fan-Out Wafer Level Chip Scale Package

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152591A (ja) * 2013-03-14 2018-09-27 ゼネラル・エレクトリック・カンパニイ パワーオーバーレイ構造およびその製造方法
KR102254104B1 (ko) 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
KR20160037582A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 반도체 패키지
JPWO2017077837A1 (ja) * 2015-11-05 2018-06-14 株式会社村田製作所 部品実装基板
JP6323622B2 (ja) * 2015-11-05 2018-05-16 株式会社村田製作所 部品実装基板
US10154597B2 (en) 2015-11-05 2018-12-11 Murata Manufacturing Co., Ltd. Component mount board
WO2017077837A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 部品実装基板
JP2017123440A (ja) * 2016-01-08 2017-07-13 株式会社デンソー 電子制御ユニット、および、これを用いた電動パワーステアリング装置
JP2020074458A (ja) * 2016-09-21 2020-05-14 株式会社東芝 半導体装置
JP7213469B2 (ja) 2017-03-31 2023-01-27 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JPWO2018181236A1 (ja) * 2017-03-31 2020-05-14 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP7178713B2 (ja) 2017-05-19 2022-11-28 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JPWO2018212342A1 (ja) * 2017-05-19 2020-03-19 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
WO2019049781A1 (ja) * 2017-09-07 2019-03-14 株式会社村田製作所 回路ブロック集合体
JPWO2019049781A1 (ja) * 2017-09-07 2019-12-19 株式会社村田製作所 回路ブロック集合体
JPWO2019124024A1 (ja) * 2017-12-20 2020-04-02 三菱電機株式会社 半導体パッケージおよびその製造方法
US11538728B2 (en) 2017-12-20 2022-12-27 Mitsubishi Electric Corporation Semiconductor package comprising a heat dissipation structure and an outer peripheral frame used as a resin flow barrier
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
WO2021192172A1 (ja) * 2020-03-26 2021-09-30 太陽誘電株式会社 パワーモジュールおよびその製造方法
DE112020007745T5 (de) 2020-10-29 2023-08-10 Mitsubishi Electric Corporation Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
WO2023190107A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
WO2023190106A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
WO2024089880A1 (ja) * 2022-10-28 2024-05-02 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104051376A (zh) 2014-09-17
EP2779231A2 (en) 2014-09-17
US20170077014A1 (en) 2017-03-16
EP2779231B1 (en) 2020-11-25
EP2779231A3 (en) 2015-04-29
TW201448137A (zh) 2014-12-16
US10269688B2 (en) 2019-04-23
CN104051376B (zh) 2019-07-05
US20140264800A1 (en) 2014-09-18
JP6401468B2 (ja) 2018-10-10
TW201804579A (zh) 2018-02-01
KR20140113451A (ko) 2014-09-24
JP2018152591A (ja) 2018-09-27
KR102182189B1 (ko) 2020-11-24
TWI613774B (zh) 2018-02-01
TWI679736B (zh) 2019-12-11
US10186477B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
JP6595158B2 (ja) パワーオーバーレイ構造およびその製造方法
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
KR101978512B1 (ko) 리드프레임 접속을 갖는 ｐｏｌ 구조체
KR101323416B1 (ko) 전력 회로 패키지와 그 제조 방법
JP2018120902A (ja) 電力用電子回路パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180907

R150 Certificate of patent or registration of utility model

Ref document number: 6401468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250