JPH07321257A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH07321257A JPH07321257A JP6106467A JP10646794A JPH07321257A JP H07321257 A JPH07321257 A JP H07321257A JP 6106467 A JP6106467 A JP 6106467A JP 10646794 A JP10646794 A JP 10646794A JP H07321257 A JPH07321257 A JP H07321257A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat sink
- chips
- heat
- thermal resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
(57)【要約】
【構成】複数の集積回路チップ１１は、配線基板２１に
バンプ３１によりフリップチップ接続されている。チッ
プ１１の背面は、ヒートシンク４１に設けられた凹部４
４に、熱伝導材料５１により取り付けられている。 【効果】凹部の隔壁によって偏りなくチップがヒートシ
ンクに接合されるので、接合部の熱抵抗が低減される。
バンプ３１によりフリップチップ接続されている。チッ
プ１１の背面は、ヒートシンク４１に設けられた凹部４
４に、熱伝導材料５１により取り付けられている。 【効果】凹部の隔壁によって偏りなくチップがヒートシ
ンクに接合されるので、接合部の熱抵抗が低減される。
Description
【０００１】
【産業上の利用分野】本発明は複数の集積回路チップか
ら成るマルチチップモジュールに係り、特に、チップの
放熱に好適な実装構造に関する。
ら成るマルチチップモジュールに係り、特に、チップの
放熱に好適な実装構造に関する。
【０００２】
【従来の技術】従来、マルチチップモジュールの実装構
造として、例えば、プロシーディングス・オブ・４２・
エレクトロニック・コンポーネンツ・アンド・テクノロ
ジー・コンファレンス、第１頁から第９頁、１９９２年
（Proceedings of 42ndElectronic Components & Techn
ology Conference，pp.１−９，１９９２）に記載の技
術、または同誌、第９９１頁から第９９６頁に記載の技
術が知られている。
造として、例えば、プロシーディングス・オブ・４２・
エレクトロニック・コンポーネンツ・アンド・テクノロ
ジー・コンファレンス、第１頁から第９頁、１９９２年
（Proceedings of 42ndElectronic Components & Techn
ology Conference，pp.１−９，１９９２）に記載の技
術、または同誌、第９９１頁から第９９６頁に記載の技
術が知られている。
【０００３】両者の文献に記載のマルチチップモジュー
ルでは、集積回路チップがセラミック配線基板に半田バ
ンプによってフリップチップ接続されている。チップ背
面には熱伝導材料によってヒートシンクが取り付けられ
ている。
ルでは、集積回路チップがセラミック配線基板に半田バ
ンプによってフリップチップ接続されている。チップ背
面には熱伝導材料によってヒートシンクが取り付けられ
ている。
【０００４】後者の文献では、エポキシ樹脂，グリー
ス，延性金属から成る三種類の熱伝導材料が検討されて
おり、次のように述べられている。
ス，延性金属から成る三種類の熱伝導材料が検討されて
おり、次のように述べられている。
【０００５】エポキシ樹脂は、窒化アルミ，ダイヤモン
ド等のフィラーを混入することにより高い熱伝導率が得
られる（〜１０Ｗ／ｍＫ）。しかし、チップとの熱膨張
係数の差が大きいので、熱応力によりバンプの信頼性が
低下する問題がある。
ド等のフィラーを混入することにより高い熱伝導率が得
られる（〜１０Ｗ／ｍＫ）。しかし、チップとの熱膨張
係数の差が大きいので、熱応力によりバンプの信頼性が
低下する問題がある。
【０００６】グリースは、エポキシ樹脂と同様、フィラ
ーにより熱伝導率を高められる（数Ｗ／ｍＫ）。軟らか
い性質によりエポキシ樹脂のような応力の問題を避けら
れるが、チップ動作温度でのマイグレーションを防止す
る必要がある。
ーにより熱伝導率を高められる（数Ｗ／ｍＫ）。軟らか
い性質によりエポキシ樹脂のような応力の問題を避けら
れるが、チップ動作温度でのマイグレーションを防止す
る必要がある。
【０００７】インジウム等の延性金属は熱伝導率が最も
高く（〜７０Ｗ／ｍＫ）、延性によりグリースと同様に
応力の問題はない。しかし、チップ動作温度においてク
リープを生じる問題がある。
高く（〜７０Ｗ／ｍＫ）、延性によりグリースと同様に
応力の問題はない。しかし、チップ動作温度においてク
リープを生じる問題がある。
【０００８】また、後者の文献は、エポキシ樹脂とグリ
ースは高消費電力チップの熱輸送にとって十分ではな
く、延性金属も良い材料とは言えず、チップとヒートシ
ンクを接合する手段が将来の課題であると述べている。
ースは高消費電力チップの熱輸送にとって十分ではな
く、延性金属も良い材料とは言えず、チップとヒートシ
ンクを接合する手段が将来の課題であると述べている。
【０００９】
【発明が解決しようとする課題】ベアチップをフリップ
チップ接続するマルチチップモジュール実装方式は、集
積回路チップの入出力ピン数の増大と、高速化、すなわ
ち、チップ間配線ディレイの短縮に対処するため、近年
盛んに研究開発が行われている。チップをＰＧＡ型やＱ
ＦＰ型パッケージに個別に実装する方式では、１０００
ピンを超え、１ＧＨｚに近付くチップ性能に対応できな
い。
チップ接続するマルチチップモジュール実装方式は、集
積回路チップの入出力ピン数の増大と、高速化、すなわ
ち、チップ間配線ディレイの短縮に対処するため、近年
盛んに研究開発が行われている。チップをＰＧＡ型やＱ
ＦＰ型パッケージに個別に実装する方式では、１０００
ピンを超え、１ＧＨｚに近付くチップ性能に対応できな
い。
【００１０】チップの高速化と高集積化に伴って、低電
圧化は図られるものの、消費電力、すなわち、発熱量は
さらに増大する傾向にある。今後、消費電力は１０Ｗを
上回り、１００Ｗに向かうと予想される。チップサイズ
はプロセスや歩留まりの観点から高々１５〜２０mm□で
あり、発熱密度の上昇は避けられない。
圧化は図られるものの、消費電力、すなわち、発熱量は
さらに増大する傾向にある。今後、消費電力は１０Ｗを
上回り、１００Ｗに向かうと予想される。チップサイズ
はプロセスや歩留まりの観点から高々１５〜２０mm□で
あり、発熱密度の上昇は避けられない。
【００１１】チップの冷却方式は、コスト／パフォーマ
ンスを低減し、ユーザ可用性を向上するため、空冷方式
が採用される。従来の超大型計算機のような、水冷ハッ
トとピストン機構等を用いた複雑な水冷方式は敬遠され
よう。
ンスを低減し、ユーザ可用性を向上するため、空冷方式
が採用される。従来の超大型計算機のような、水冷ハッ
トとピストン機構等を用いた複雑な水冷方式は敬遠され
よう。
【００１２】したがって、マルチチップモジュールの重
要な課題は、高消費電力チップを如何に空冷するかであ
る。具体的には、上記後者の文献でも述べられているよ
うに、空冷フィンと封止キャップから成るヒートシンク
と、チップ背面との熱的な接合手段が焦点となる。
要な課題は、高消費電力チップを如何に空冷するかであ
る。具体的には、上記後者の文献でも述べられているよ
うに、空冷フィンと封止キャップから成るヒートシンク
と、チップ背面との熱的な接合手段が焦点となる。
【００１３】接合部の熱抵抗は、熱伝導材料とその厚み
によって決まる。厚さは、配線基板からチップ背面まで
の高さのばらつきに依存する。通常、チップ厚は半mm前
後、バンプ直径は数１００μｍであるから、±１０〜２
０μｍの高さばらつきがある。このばらつきを吸収する
ため、熱伝導材料の厚さは通例２００μｍ程度に選ばれ
ることが多い。
によって決まる。厚さは、配線基板からチップ背面まで
の高さのばらつきに依存する。通常、チップ厚は半mm前
後、バンプ直径は数１００μｍであるから、±１０〜２
０μｍの高さばらつきがある。このばらつきを吸収する
ため、熱伝導材料の厚さは通例２００μｍ程度に選ばれ
ることが多い。
【００１４】従来技術では三種類の熱伝導材料が引用さ
れていたが、グリースが最も普及している。例えば、市
販品では伝導率１Ｗ／ｍＫ程度のグリースが多い。アイ
・ビー・エム・ジャーナル・オブ・リサーチ・アンド・
デベロップメント、第３７巻、第５号、第６０９頁から
第６１９頁、１９９３年（IBM Journal of Research& D
evelopment，vol.３７，no.５，ｐｐ．６０９−６１
９，１９９３）では、伝導率１.１５Ｗ／ｍＫ のグリー
スが用いられている。
れていたが、グリースが最も普及している。例えば、市
販品では伝導率１Ｗ／ｍＫ程度のグリースが多い。アイ
・ビー・エム・ジャーナル・オブ・リサーチ・アンド・
デベロップメント、第３７巻、第５号、第６０９頁から
第６１９頁、１９９３年（IBM Journal of Research& D
evelopment，vol.３７，no.５，ｐｐ．６０９−６１
９，１９９３）では、伝導率１.１５Ｗ／ｍＫ のグリー
スが用いられている。
【００１５】グリースによる接合部の熱抵抗は、チップ
サイズ１５mm□と仮定すると１Ｋ／Ｗ弱となる。この値
は、チップ消費電力が数Ｗならば問題ない。しかし、将
来例えば５０Ｗになると、接合部だけで温度上昇が４０
〜５０℃にもなる。空冷フィンの熱抵抗等も考慮に入れ
ると、チップ動作温度の上限を超えてしまう。
サイズ１５mm□と仮定すると１Ｋ／Ｗ弱となる。この値
は、チップ消費電力が数Ｗならば問題ない。しかし、将
来例えば５０Ｗになると、接合部だけで温度上昇が４０
〜５０℃にもなる。空冷フィンの熱抵抗等も考慮に入れ
ると、チップ動作温度の上限を超えてしまう。
【００１６】したがって、現行の普及技術であるグリー
スは、将来のマルチチップモジュールに適していない。
また、上記後者の文献が示したように、三種類の熱伝導
材料による従来の接合手段はいずれも問題を有してお
り、課題を解決するには到らない。
スは、将来のマルチチップモジュールに適していない。
また、上記後者の文献が示したように、三種類の熱伝導
材料による従来の接合手段はいずれも問題を有してお
り、課題を解決するには到らない。
【００１７】本発明の目的は、ベアチップをフリップチ
ップ接続するマルチチップモジュール実装方式におい
て、チップ背面とヒートシンク間の熱抵抗を低減する手
段を提供することにある。
ップ接続するマルチチップモジュール実装方式におい
て、チップ背面とヒートシンク間の熱抵抗を低減する手
段を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
には、本発明では、接合部に高熱伝導材料を用いるか、
または接合厚さを低減する必要がある。
には、本発明では、接合部に高熱伝導材料を用いるか、
または接合厚さを低減する必要がある。
【００１９】フィラー入り材料より伝導率が高く、延性
金属以外の接合材料は、半田が最も適切であろう。但
し、バンプに加わる熱応力を低減するため、チップや配
線基板とヒートシンクとの熱膨張係数のバランスには十
分考慮するべきである。また、半田接合では、チップの
高さばらつきにより半田が背の高いチップのみに偏り、
低いチップがヒートシンクに接合されなかったり、チッ
プとヒートシンクの間にボイドが生じることがある。こ
れが熱抵抗を上昇させる原因となる。
金属以外の接合材料は、半田が最も適切であろう。但
し、バンプに加わる熱応力を低減するため、チップや配
線基板とヒートシンクとの熱膨張係数のバランスには十
分考慮するべきである。また、半田接合では、チップの
高さばらつきにより半田が背の高いチップのみに偏り、
低いチップがヒートシンクに接合されなかったり、チッ
プとヒートシンクの間にボイドが生じることがある。こ
れが熱抵抗を上昇させる原因となる。
【００２０】チップの高さばらつきに対処するには、ば
らつきを“抑制する”、または“許容する”という二通
りの方法が考え得る。ばらつきを抑制する方法は、チッ
プの厚さ，バンプの高さ、及び配線基板の平面度等を全
て±５μｍ以内に収めねばならない。しかし、これはか
なりのコストアップを招くので良策ではない。
らつきを“抑制する”、または“許容する”という二通
りの方法が考え得る。ばらつきを抑制する方法は、チッ
プの厚さ，バンプの高さ、及び配線基板の平面度等を全
て±５μｍ以内に収めねばならない。しかし、これはか
なりのコストアップを招くので良策ではない。
【００２１】チップ高さばらつきを“許容する”方法に
は、ばらつきを“吸収する”、または“利用する”とい
うさらに二通りの方法がある。従来知られているばらつ
きを吸収する方法は、超大型計算機向けのピストン機構
を用いる方法と、間隙をグリースで埋める方法である。
しかし、先に述べたように、前者はコスト高であり、後
者は熱抵抗が高いという問題がある。
は、ばらつきを“吸収する”、または“利用する”とい
うさらに二通りの方法がある。従来知られているばらつ
きを吸収する方法は、超大型計算機向けのピストン機構
を用いる方法と、間隙をグリースで埋める方法である。
しかし、先に述べたように、前者はコスト高であり、後
者は熱抵抗が高いという問題がある。
【００２２】そこで、本発明はばらつきを“吸収する”
手段として、マルチチップモジュールのヒートシンクの
表面にチップ面積より大きい凹部を設け、この凹部でチ
ップとヒートシンクを熱伝導材料によって接合するもの
である。
手段として、マルチチップモジュールのヒートシンクの
表面にチップ面積より大きい凹部を設け、この凹部でチ
ップとヒートシンクを熱伝導材料によって接合するもの
である。
【００２３】高さばらつきを“利用する”方法では、複
数のチップの発熱量の差に着目する。例えば、並列コン
ピュータやワークステーションのマルチチップモジュー
ルでは、通常、消費電力が大きいＣＰＵチップと、消費
電力が小さいＳＲＡＭ等のキャッシュメモリチップが実
装される。現在及び将来ともに、発熱量の差は１０倍程
度であろう。
数のチップの発熱量の差に着目する。例えば、並列コン
ピュータやワークステーションのマルチチップモジュー
ルでは、通常、消費電力が大きいＣＰＵチップと、消費
電力が小さいＳＲＡＭ等のキャッシュメモリチップが実
装される。現在及び将来ともに、発熱量の差は１０倍程
度であろう。
【００２４】本発明は、マルチチップモジュールを構成
するチップの発熱量の差に対応して、ばらつきを“利用
する”手段を採る。すなわち、複数のチップのうち消費
電力の大きいチップの高さを、消費電力の小さいチップ
に比べて高くして実装するものである。配線基板表面か
らのチップの高さは、チップ厚さまたはバンプ高さによ
り調節する。
するチップの発熱量の差に対応して、ばらつきを“利用
する”手段を採る。すなわち、複数のチップのうち消費
電力の大きいチップの高さを、消費電力の小さいチップ
に比べて高くして実装するものである。配線基板表面か
らのチップの高さは、チップ厚さまたはバンプ高さによ
り調節する。
【００２５】
【作用】本発明によるチップの高さばらつきを“吸収す
る”手段によれば、凹部と凹部の間の隔壁によって、背
の高いチップのみへの半田の偏りが防止される。したが
って、低いチップの背面もヒートシンクに正しく半田接
合され、ボイド等が生じることがない。凹部の面積と深
さ及び半田量は、背の高いチップで半田が凹部から溢れ
ることがないように設定される。
る”手段によれば、凹部と凹部の間の隔壁によって、背
の高いチップのみへの半田の偏りが防止される。したが
って、低いチップの背面もヒートシンクに正しく半田接
合され、ボイド等が生じることがない。凹部の面積と深
さ及び半田量は、背の高いチップで半田が凹部から溢れ
ることがないように設定される。
【００２６】本発明によるチップの高さばらつきを“利
用する”手段によれば、発熱量の大きいチップが最もヒ
ートシンクに近接して取り付けられる。したがって、発
熱量の大きいチップとヒートシンクとの間の熱伝導材料
が厚くなり、熱抵抗が大きくなることがない。背の低い
チップでは熱伝導材料が厚くなるが、発熱量が比較的小
さいので問題はない。
用する”手段によれば、発熱量の大きいチップが最もヒ
ートシンクに近接して取り付けられる。したがって、発
熱量の大きいチップとヒートシンクとの間の熱伝導材料
が厚くなり、熱抵抗が大きくなることがない。背の低い
チップでは熱伝導材料が厚くなるが、発熱量が比較的小
さいので問題はない。
【００２７】
【実施例】図１は、本発明の第１実施例によるマルチチ
ップモジュールの断面図である。本実施例のマルチチッ
プモジュール１０では、チップの高さばらつきを“吸収
する”手段を用いている。
ップモジュールの断面図である。本実施例のマルチチッ
プモジュール１０では、チップの高さばらつきを“吸収
する”手段を用いている。
【００２８】複数の集積回路のチップ１１の回路面は、
半田バンプ３１により配線基板２１にフリップチップ接
続されている。チップ１１の背面は、熱伝導材料５１に
よりヒートシンク４１に取り付けられており、ヒートシ
ンク４１の表面には、チップ１１の面積より大きい凹部
４４を有している。
半田バンプ３１により配線基板２１にフリップチップ接
続されている。チップ１１の背面は、熱伝導材料５１に
よりヒートシンク４１に取り付けられており、ヒートシ
ンク４１の表面には、チップ１１の面積より大きい凹部
４４を有している。
【００２９】チップ１１は、シリコン半導体から成る。
配線基板２１は、表面に銅／ポリイミドの薄膜配線層２
２が形成されたガラスセラミック多層配線基板から成
る。ヒートシンク４１は、窒化アルミ製のキャップ４２
とアルミニウム製のフィン４３から成る。チップ１１
は、キャップ４２とフレーム６１と配線基板２１により
気密封止されている。チップ１１とキャップ４２と配線
基板２１の熱膨張係数は、半田バンプ３１が長期の信頼
性寿命を有するように、ほぼ等しくした。
配線基板２１は、表面に銅／ポリイミドの薄膜配線層２
２が形成されたガラスセラミック多層配線基板から成
る。ヒートシンク４１は、窒化アルミ製のキャップ４２
とアルミニウム製のフィン４３から成る。チップ１１
は、キャップ４２とフレーム６１と配線基板２１により
気密封止されている。チップ１１とキャップ４２と配線
基板２１の熱膨張係数は、半田バンプ３１が長期の信頼
性寿命を有するように、ほぼ等しくした。
【００３０】熱伝導材料５１は、伝導率５０Ｗ／ｍＫの
半田から成る。チップ１１を半田バンプ３１で接続した
後、キャップ４２を接合するので、熱伝導材料５１の半
田の融点は半田バンプ３１より低い。熱伝導材料５１の
厚さは、配線基板２１の表面からのチップ１１の高さの
ばらつき±２０μｍを吸収するため、最大２００μｍと
している。凹部４４の面積や深さは、熱伝導材料５１が
凹部４４の隔壁を乗り越えないように設計されている。
半田から成る。チップ１１を半田バンプ３１で接続した
後、キャップ４２を接合するので、熱伝導材料５１の半
田の融点は半田バンプ３１より低い。熱伝導材料５１の
厚さは、配線基板２１の表面からのチップ１１の高さの
ばらつき±２０μｍを吸収するため、最大２００μｍと
している。凹部４４の面積や深さは、熱伝導材料５１が
凹部４４の隔壁を乗り越えないように設計されている。
【００３１】チップ１１は、熱伝導材料５１によりヒー
トシンク４１に密に接合されている。凹部４４により、
背の高いチップ１１のみに半田が引き寄せられることが
なく、ボイドのない半田接合が行われる。チップ１１と
ヒートシンク４１の接合部の熱抵抗は、例えば、チップ
のサイズが１５mm□である場合、約０.０２Ｋ／Ｗ とい
う非常に低い値となる。チップ１１の消費電力が５０Ｗ
としても、約１℃のわずかな温度上昇しか発生しない。
トシンク４１に密に接合されている。凹部４４により、
背の高いチップ１１のみに半田が引き寄せられることが
なく、ボイドのない半田接合が行われる。チップ１１と
ヒートシンク４１の接合部の熱抵抗は、例えば、チップ
のサイズが１５mm□である場合、約０.０２Ｋ／Ｗ とい
う非常に低い値となる。チップ１１の消費電力が５０Ｗ
としても、約１℃のわずかな温度上昇しか発生しない。
【００３２】第１実施例によれば、マルチチップモジュ
ール１０におけるチップ１１の接合部の熱抵抗を、先述
した従来技術の熱抵抗に比べて約１／４０〜１／５０に
低減できる。接合部の温度上昇を抑制できるので、消費
電力の大きい高速・高集積チップから成るマルチチップ
モジュールの放熱にとって大いなる効果を奏する。
ール１０におけるチップ１１の接合部の熱抵抗を、先述
した従来技術の熱抵抗に比べて約１／４０〜１／５０に
低減できる。接合部の温度上昇を抑制できるので、消費
電力の大きい高速・高集積チップから成るマルチチップ
モジュールの放熱にとって大いなる効果を奏する。
【００３３】図２は、本発明の第２実施例によるマルチ
チップモジュールの断面図である。本実施例のマルチチ
ップモジュール１１０では、チップの高さばらつきを
“利用する”手段が用いられている。
チップモジュールの断面図である。本実施例のマルチチ
ップモジュール１１０では、チップの高さばらつきを
“利用する”手段が用いられている。
【００３４】複数の集積回路チップ１１１，１１２，１
１３の回路面は、半田バンプ１３１により配線基板１２
１にフリップチップ接続されている。チップ１１１，１
１２，１１３の背面は、熱伝導材料１５１によりヒート
シンク１４１に取り付けられている。
１３の回路面は、半田バンプ１３１により配線基板１２
１にフリップチップ接続されている。チップ１１１，１
１２，１１３の背面は、熱伝導材料１５１によりヒート
シンク１４１に取り付けられている。
【００３５】チップ１１１，１１２，１１３は、シリコ
ン半導体から成る。チップ１１１は、チップ１１２，１
１３より大きい消費電力を有している。チップ１１１の
配線基板１２１の表面からの高さは、チップ全体の高さ
ばらつき±２０μｍを考慮して、チップ１１２，１１３
より５０μｍ高くなるように設計されている。チップ１
１１を高くする手段には、チップ１１１自身を厚くする
か、半田バンプ１３１を大きくする方法があるが、第２
実施例では前者が採用されている。
ン半導体から成る。チップ１１１は、チップ１１２，１
１３より大きい消費電力を有している。チップ１１１の
配線基板１２１の表面からの高さは、チップ全体の高さ
ばらつき±２０μｍを考慮して、チップ１１２，１１３
より５０μｍ高くなるように設計されている。チップ１
１１を高くする手段には、チップ１１１自身を厚くする
か、半田バンプ１３１を大きくする方法があるが、第２
実施例では前者が採用されている。
【００３６】配線基板１２１，薄膜配線１２２，ヒート
シンク１４１，キャップ１４２，フィン１４３，フレー
ム１６１は、図１の実施例とほぼ同様の構成である。詳
細は省略する。
シンク１４１，キャップ１４２，フィン１４３，フレー
ム１６１は、図１の実施例とほぼ同様の構成である。詳
細は省略する。
【００３７】熱伝導材料１５１は半田またはグリースか
ら成る。チップ１１１に対する熱伝導材料１５１の厚さ
は２０μｍ、他のチップでは最大約１００μｍとなって
いる。予め発熱量に対してチップ厚さがわかっているの
で、熱伝導材料の厚さを薄くした。チップ１１１とヒー
トシンク１４１の接合部の熱抵抗は、熱伝導材料151に
半田を用いた場合は約０.００２Ｋ／Ｗ であり、極めて
小さい値を示す。伝導率が低いグリースを用いた場合で
さえ、熱抵抗は約０.１Ｋ／Ｗ しかない。チップ１１１
を厚くした部分（シリコンの熱伝導率は約１５０Ｗ／ｍ
Ｋ）の熱抵抗は〜０.００１５Ｋ／Ｗ であり、これによ
るデメリットは殆どないに等しい。
ら成る。チップ１１１に対する熱伝導材料１５１の厚さ
は２０μｍ、他のチップでは最大約１００μｍとなって
いる。予め発熱量に対してチップ厚さがわかっているの
で、熱伝導材料の厚さを薄くした。チップ１１１とヒー
トシンク１４１の接合部の熱抵抗は、熱伝導材料151に
半田を用いた場合は約０.００２Ｋ／Ｗ であり、極めて
小さい値を示す。伝導率が低いグリースを用いた場合で
さえ、熱抵抗は約０.１Ｋ／Ｗ しかない。チップ１１１
を厚くした部分（シリコンの熱伝導率は約１５０Ｗ／ｍ
Ｋ）の熱抵抗は〜０.００１５Ｋ／Ｗ であり、これによ
るデメリットは殆どないに等しい。
【００３８】本実施例によれば、マルチチップモジュー
ル１１０でチップ１１１を半田接合した場合、従来技術
に対して熱抵抗を約１／２００〜１／３００に低減でき
る。例えば、チップ１１１の消費電力が１００Ｗになっ
たとしても、温度上昇は無視し得る程に抑えられる。従
来の普及材料であるグリースを用いても、熱抵抗を約１
／８〜１／１０に成し得る。第２実施例は、マルチチッ
プモジュールを消費電力が異なるチップによって構成す
る場合に、特に絶大なる効果を発揮するものである。
ル１１０でチップ１１１を半田接合した場合、従来技術
に対して熱抵抗を約１／２００〜１／３００に低減でき
る。例えば、チップ１１１の消費電力が１００Ｗになっ
たとしても、温度上昇は無視し得る程に抑えられる。従
来の普及材料であるグリースを用いても、熱抵抗を約１
／８〜１／１０に成し得る。第２実施例は、マルチチッ
プモジュールを消費電力が異なるチップによって構成す
る場合に、特に絶大なる効果を発揮するものである。
【００３９】なお、本実施例の効果は、発熱量の大きい
チップ１１１とヒートシンク１４１間の熱伝導材料１５
１の厚さが薄いことによって生まれる。本実施例の代案
として、ヒートシンクに凸部を設ける手段が容易に思い
付く。しかし、凸部からの熱伝導材料の流出が問題とな
る。
チップ１１１とヒートシンク１４１間の熱伝導材料１５
１の厚さが薄いことによって生まれる。本実施例の代案
として、ヒートシンクに凸部を設ける手段が容易に思い
付く。しかし、凸部からの熱伝導材料の流出が問題とな
る。
【００４０】熱伝導材料の流出を防止するためには、凸
部の周囲に隔壁を設けねばならず、これは第１実施例の
ように凹部を設けることに他ならない。したがって、高
発熱チップとヒートシンク間の距離を縮め、且つ熱伝導
材料の流出を防止するためには、前記第１実施例を応用
して凹部の深さをチップの発熱量に応じて調節するか、
または第１実施例と第２実施例を併用して凹部における
チップの高さを変えればよい。
部の周囲に隔壁を設けねばならず、これは第１実施例の
ように凹部を設けることに他ならない。したがって、高
発熱チップとヒートシンク間の距離を縮め、且つ熱伝導
材料の流出を防止するためには、前記第１実施例を応用
して凹部の深さをチップの発熱量に応じて調節するか、
または第１実施例と第２実施例を併用して凹部における
チップの高さを変えればよい。
【００４１】
【発明の効果】本発明によれば、ベアチップをフリップ
チップ接続するマルチチップモジュール実装方式におい
て、チップ背面とヒートシンク間の接合部の熱抵抗を従
来技術に比べて１／１０から１／１００以下に低減でき
る。接合部の熱抵抗が低減されるので、ヒートシンクを
構成する空冷フィンの設計が容易になり、マルチチップ
モジュールを小型化できる。
チップ接続するマルチチップモジュール実装方式におい
て、チップ背面とヒートシンク間の接合部の熱抵抗を従
来技術に比べて１／１０から１／１００以下に低減でき
る。接合部の熱抵抗が低減されるので、ヒートシンクを
構成する空冷フィンの設計が容易になり、マルチチップ
モジュールを小型化できる。
【図１】本発明の第１実施例のマルチチップモジュール
の断面図。
の断面図。
【図２】本発明の第２実施例のマルチチップモジュール
の断面図。
の断面図。
１０…マルチチップモジュール、１１…チップ、２１…
配線基板、２２…薄膜配線層、３１…半田バンプ、４１
…ヒートシンク、４２…キャップ、４３…フィン、４４
…凹部、５１…熱伝導材料、６１…フレーム。
配線基板、２２…薄膜配線層、３１…半田バンプ、４１
…ヒートシンク、４２…キャップ、４３…フィン、４４
…凹部、５１…熱伝導材料、６１…フレーム。
Claims (3)
- 【請求項１】複数の集積回路のチップと、前記チップの
回路面がフリップチップ接続される配線基板と、前記チ
ップの背面が取り付けられるヒートシンクとを有するマ
ルチチップモジュールにおいて、前記チップ背面側の前
記ヒートシンクの表面に、前記チップの面積より大きい
凹部を有することを特徴とするマルチチップモジュー
ル。 - 【請求項２】複数の集積回路のチップと、前記チップの
回路面がフリップチップ接続される配線基板と、前記チ
ップの背面が取り付けられるヒートシンクとを有するマ
ルチチップモジュールにおいて、前記チップのうち消費
電力の大きいチップが、前記チップより消費電力の小さ
いチップに比べて、前記配線基板の表面からの高さが高
いことを特徴とするマルチチップモジュール。 - 【請求項３】請求項１または２において、前記チップの
背面が半田によりヒートシンクに固定され、前記ヒート
シンクは前記チップにほぼ等しい熱膨張係数を有するマ
ルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6106467A JPH07321257A (ja) | 1994-05-20 | 1994-05-20 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6106467A JPH07321257A (ja) | 1994-05-20 | 1994-05-20 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321257A true JPH07321257A (ja) | 1995-12-08 |
Family
ID=14434362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6106467A Pending JPH07321257A (ja) | 1994-05-20 | 1994-05-20 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321257A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030046795A (ko) * | 2001-12-06 | 2003-06-18 | 삼성전자주식회사 | 안내 벽이 형성된 방열판을 갖는 고전력 패키지 |
| GB2400167A (en) * | 2003-03-31 | 2004-10-06 | Sun Microsystems Inc | A heat-sink for multiple computer elements |
| JP2010073942A (ja) * | 2008-09-19 | 2010-04-02 | Fdk Corp | 電子回路装置 |
| WO2010126255A3 (ko) * | 2009-04-28 | 2011-01-20 | 이경순 | 돌출형 ｉｃ 패키지용 방열판 |
| JP2014013849A (ja) * | 2012-07-05 | 2014-01-23 | Fujikura Ltd | 電子装置用放熱構造 |
| JP2014022577A (ja) * | 2012-07-19 | 2014-02-03 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014138018A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| EP2779231A2 (en) * | 2013-03-14 | 2014-09-17 | General Electric Company | Power overlay structure and method of making same |
| EP2779230A2 (en) * | 2013-03-14 | 2014-09-17 | General Electric Company | Power overlay structure and method of making same |
| CN112652588A (zh) * | 2020-12-04 | 2021-04-13 | 海光信息技术股份有限公司 | 一种芯片封装结构及芯片封装方法 |
-
1994
- 1994-05-20 JP JP6106467A patent/JPH07321257A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030046795A (ko) * | 2001-12-06 | 2003-06-18 | 삼성전자주식회사 | 안내 벽이 형성된 방열판을 갖는 고전력 패키지 |
| GB2400167A (en) * | 2003-03-31 | 2004-10-06 | Sun Microsystems Inc | A heat-sink for multiple computer elements |
| GB2400167B (en) * | 2003-03-31 | 2005-06-29 | Sun Microsystems Inc | Heatsink apparatus |
| US6999312B1 (en) | 2003-03-31 | 2006-02-14 | Sun Microsystems, Inc. | Heatsink apparatus |
| JP2010073942A (ja) * | 2008-09-19 | 2010-04-02 | Fdk Corp | 電子回路装置 |
| WO2010126255A3 (ko) * | 2009-04-28 | 2011-01-20 | 이경순 | 돌출형 ｉｃ 패키지용 방열판 |
| JP2014013849A (ja) * | 2012-07-05 | 2014-01-23 | Fujikura Ltd | 電子装置用放熱構造 |
| JP2014022577A (ja) * | 2012-07-19 | 2014-02-03 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014138018A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| EP2779231A2 (en) * | 2013-03-14 | 2014-09-17 | General Electric Company | Power overlay structure and method of making same |
| EP2779230A2 (en) * | 2013-03-14 | 2014-09-17 | General Electric Company | Power overlay structure and method of making same |
| EP2779231A3 (en) * | 2013-03-14 | 2015-04-29 | General Electric Company | Power overlay structure and method of making same |
| EP2779230A3 (en) * | 2013-03-14 | 2015-04-29 | General Electric Company | Power overlay structure and method of making same |
| US9704788B2 (en) | 2013-03-14 | 2017-07-11 | General Electric Company | Power overlay structure and method of making same |
| US10186477B2 (en) | 2013-03-14 | 2019-01-22 | General Electric Company | Power overlay structure and method of making same |
| US10269688B2 (en) | 2013-03-14 | 2019-04-23 | General Electric Company | Power overlay structure and method of making same |
| CN112652588A (zh) * | 2020-12-04 | 2021-04-13 | 海光信息技术股份有限公司 | 一种芯片封装结构及芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396403A (en) | Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate | |
| JP3815239B2 (ja) | 半導体素子の実装構造及びプリント配線基板 | |
| US6657864B1 (en) | High density thermal solution for direct attach modules | |
| US5981310A (en) | Multi-chip heat-sink cap assembly | |
| US6365964B1 (en) | Heat-dissipating assembly for removing heat from a flip chip semiconductor device | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JP3241639B2 (ja) | マルチチップモジュールの冷却構造およびその製造方法 | |
| US6830960B2 (en) | Stress-relieving heatsink structure and method of attachment to an electronic package | |
| JPS5928989B2 (ja) | 回路パツケ−ジ及びその製造方法 | |
| US11869824B2 (en) | Thermal interface structures for integrated circuit packages | |
| US20050189568A1 (en) | Apparatus and methods for cooling semiconductor integrated circuit package structures | |
| US20070087478A1 (en) | Semiconductor chip package and method for manufacturing the same | |
| US20150171063A1 (en) | Thermally Enhanced Wafer Level Fan-Out POP Package | |
| JP2001110926A (ja) | フリップチップパッケージ | |
| JPH07321257A (ja) | マルチチップモジュール | |
| JP4467380B2 (ja) | 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器 | |
| US11637052B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2002110869A (ja) | 半導体装置 | |
| US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| TW200411865A (en) | Thermal- enhance MCM package | |
| JPS6115353A (ja) | チツプ冷却装置 | |
| JPS6161449A (ja) | マルチチップ集積回路パッケ−ジ | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 |