JP2014022577A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014022577A JP2014022577A JP2012160107A JP2012160107A JP2014022577A JP 2014022577 A JP2014022577 A JP 2014022577A JP 2012160107 A JP2012160107 A JP 2012160107A JP 2012160107 A JP2012160107 A JP 2012160107A JP 2014022577 A JP2014022577 A JP 2014022577A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- adhesive sheet
- substrate
- semiconductor device
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置10は、基板11に実装された半導体素子12と、その上方に設けられたリッド(放熱体)16、及び基板11と半導体素子12のギャップGに設けられたアンダーフィル材料18を含む。半導体素子12の上面には熱伝導性の接着シート14を設け、リッド16の下面には熱伝導性の接着シート15を設ける。半導体素子12とリッド16の間のボイド、剥離(クラック)の発生、それによる熱抵抗の増大を抑え、半導体素子12で発生した熱をリッド16へ効率的に伝熱可能にする。
【選択図】図1
Description
図1は第1の実施の形態に係る半導体装置の一例を示す図である。尚、図1は第1の実施の形態に係る半導体装置の一例の断面模式図である。
基板11には、回路基板が用いられる。ここでは図示を省略するが、基板11の内部には、配線、ビア等の導電部が設けられ、基板11の両主面(上下面)には、内部の導電部に電気的に接続された電極部が設けられている。
図2〜図4は第1の実施の形態に係る半導体装置の形成方法の説明図である。尚、図2(A)は半導体素子の実装工程の一例を示す図、図2(B)は接着シートの配設工程の一例を示す図である。図3(A)はリッドへの接着シート及びアンダーフィル材料の配設工程の一例を示す図、図3(B)はリッド部と基板部の接合工程の一例を示す図、図3(C)は半田ボールの搭載工程の一例を示す図である。また、図4は図3(B)の接合工程の説明図であって、図4(A)は位置合わせ工程の一例を示す図、図4(B)は押圧工程の一例を示す図、図4(C)はアンダーフィル材料充填工程の一例を示す図である。
その際は、まず、図4(A)に示すように、図3(A)の工程で得られたリッド部30の上に、図2(B)の工程で得られた基板部20を配置する。基板部20は、反転させ、その半導体素子12及び接着シート14の側を、リッド部30の接着シート15及びアンダーフィル材料18の側に対向させる。そして、対向させた基板部20とリッド部30の位置合わせを行う。
図5及び図6は別の形態に係る半導体装置の形成方法の説明図である。尚、図5(A)は半導体素子の実装工程の一例を示す図、図5(B)はアンダーフィル材料の充填工程の一例を示す図、図5(C)は半導体素子への熱界面材料の配設工程の一例を示す図である。図6(A)はリッドへの接着シートの配設工程の一例を示す図、図6(B)はリッド部と基板部の接合工程の一例を示す図、図6(C)は半田ボールの搭載工程の一例を示す図である。
図10は第2の実施の形態に係る半導体装置の一例を示す図である。尚、図10は第2の実施の形態に係る半導体装置の一例の断面模式図である。
図11〜図13は第2の実施の形態に係る半導体装置の形成方法の説明図である。尚、図11(A)は半導体素子の実装工程の一例を示す図、図11(B)は接着シートの配設工程の一例を示す図である。図12(A)はリッドへの接着シート及びアンダーフィル材料の配設工程の一例を示す図、図12(B)はリッド部と基板部の接合工程の一例を示す図、図12(C)は半田ボールの搭載工程の一例を示す図である。また、図13は図12(B)の接合工程の説明図であって、図13(A)は位置合わせ工程の一例を示す図、図13(B)は押圧工程の一例を示す図、図13(C)はアンダーフィル材料充填工程の一例を示す図である。
その際は、まず、図13(A)に示すように、図12(A)の工程で得られたリッド部30aの上に、図11(B)の工程で得られた基板部20aを反転させて配置する。それにより、基板部20aの半導体素子12及び接着シート14の側を、リッド部30aの接着シート15及びアンダーフィル材料18の側に対向させる。そして、対向させた基板部20aとリッド部30aの位置合わせを行う。
図14は第3の実施の形態に係る半導体装置の一例を示す図である。尚、図14は第3の実施の形態に係る半導体装置の一例の断面模式図である。
図15〜図17は第3の実施の形態に係る半導体装置の形成方法の説明図である。尚、図15(A)は半導体素子及び電子部品の実装工程の一例を示す図、図15(B)は接着シートの配設工程の一例を示す図である。図16(A)はリッドへの接着シート及びアンダーフィル材料の配設工程の一例を示す図、図16(B)はリッド部と基板部の接合工程の一例を示す図、図16(C)は半田ボールの搭載工程の一例を示す図である。また、図17は図16(B)の接合工程の説明図であって、図17(A)は位置合わせ工程の一例を示す図、図17(B)は押圧工程の一例を示す図、図17(C)はアンダーフィル材料充填工程の一例を示す図である。
その際は、まず、図17(A)に示すように、リッド部30bの上に基板部20bを反転させて両者を対向させ、位置合わせを行う。
更に、この第3の実施の形態では、リッド16に半導体素子12を囲むような凸部16bを設けることで、凸部16bの内側の領域にアンダーフィル材料18を充填する。凸部16bの内側の領域にアンダーフィル材料18を充填することで、接着シート14及び接着シート15がアンダーフィル材料18で被覆されると共に、アンダーフィル材料18とリッド16の内面との接着面積が増大する。これにより、加熱を伴う工程で生じる熱応力による半導体素子12の変形を抑制することができると共に、熱応力に起因した接着シート14及び接着シート15と半導体素子12及びリッド16との界面の剥離を抑制することができる。
図18は第4の実施の形態に係る半導体装置の一例を示す図である。尚、図18は第4の実施の形態に係る半導体装置の一例の断面模式図である。
図19〜図21は第4の実施の形態に係る半導体装置の形成方法の説明図である。尚、図19(A)は半導体素子及び電子部品の実装工程の一例を示す図、図19(B)は接着シートの配設工程の一例を示す図である。図20(A)はリッドへの接着シート及びアンダーフィル材料の配設工程の一例を示す図、図20(B)はリッド部と基板部の接合工程の一例を示す図、図20(C)は半田ボールの搭載工程の一例を示す図である。また、図21は図20(B)の接合工程の説明図であって、図21(A)は位置合わせ工程の一例を示す図、図21(B)は押圧工程の一例を示す図、図21(C)はアンダーフィル材料充填工程の一例を示す図である。
その際は、まず、図21(A)に示すように、リッド部30cの上に基板部20cを反転させて両者を対向させ、位置合わせを行う。
図22は第5の実施の形態に係る半導体装置の一例を示す図である。尚、図22は第5の実施の形態に係る半導体装置の一例の断面模式図である。
図23及び図24は第5の実施の形態に係る半導体装置の形成方法の説明図である。尚、図23(A)は半導体素子の実装工程の一例を示す図、図23(B)はリッドへの半田シート及び接着シート並びにアンダーフィル材料の配設工程の一例を示す図、図23(C)はリッド部と基板部の接合工程の一例を示す図、図23(D)は半田ボールの搭載工程の一例を示す図である。また、図24は図23(C)の接合工程の説明図であって、図24(A)は位置合わせ工程の一例を示す図、図24(B)は押圧工程の一例を示す図、図24(C)はアンダーフィル材料充填工程の一例を示す図である。
その際は、まず、図24(A)に示すように、リッド部30dの上に基板部20dを反転させて両者を対向させ、位置合わせを行う。
図25は別の形態に係る半導体装置の形成方法の説明図である。尚、図25(A)は半導体素子の実装工程の一例を示す図、図25(B)はアンダーフィル材料の充填工程の一例を示す図、図25(C)はリッドへの半田シート及び接着シートの配設工程の一例を示す図、図25(D)はリッド部と基板部の接合工程の一例を示す図、図25(E)は半田ボールの搭載工程の一例を示す図である。
図26は第6の実施の形態に係る半導体装置の形成方法の説明図である。尚、図26(A)は半導体素子及び半田シートの配設工程の一例を示す図、図26(B)はリッドへの半田シート及び接着シート並びにアンダーフィル材料の配設工程の一例を示す図、図26(C)はリッド部と基板部の接合工程の一例を示す図である。
図27は第7の実施の形態に係る半導体装置の一例を示す図である。尚、図27は第7の実施の形態に係る半導体装置の一例の断面模式図である。
図28は半導体装置の別例の説明図である。
(付記1) 基板と、
前記基板の上方に配設された半導体素子と、
前記半導体素子の上方に配設された放熱体と、
前記基板と前記半導体素子の間に配設された樹脂と
を含み、
前記半導体素子と前記放熱体の間に、
前記半導体素子の上面に配設された熱伝導性の第1シートと、
前記放熱体の下面に配設された熱伝導性の第2シートと
を含むことを特徴とする半導体装置。
(付記4) 前記第1シート及び前記第2シートは、前記樹脂よりも弾性率が低いことを特徴とする付記1乃至3のいずれかに記載の半導体装置。
(付記6) 前記放熱体は、前記下面に、前記第1シート及び前記第2シートの外側に配設された凸部を有することを特徴とする付記1乃至5のいずれかに記載の半導体装置。
(付記8) 基板の上方に配設された半導体素子の上面に熱伝導性の第1シートを配設して第1部材を形成する工程と、
放熱体の一面に熱伝導性の第2シートを配設し前記第2シート上に樹脂を配設して第2部材を形成する工程と、
形成された前記第1部材と前記第2部材とを、前記第1シートと前記第2シートが前記樹脂を挟んで対向するように配置する工程と、
配置された前記第1部材と前記第2部材とを押圧し、前記第1シートと前記第2シートの間から前記樹脂を押し出す工程と
を含むことを特徴とする半導体装置の製造方法。
前記樹脂の硬化後、前記第1シート及び前記第2シートは、前記樹脂よりも弾性率が低いことを特徴とする付記8に記載の半導体装置の製造方法。
(付記11) 前記樹脂を押し出す工程は、押し出される前記樹脂を前記基板と前記半導体素子の間に流動させる工程を含むことを特徴とする付記8乃至10のいずれかに記載の半導体装置の製造方法。
(付記13) 前記凸部は、前記半導体素子を囲繞するように配設され、押し出された前記樹脂は、前記凸部の内側の領域に充填されることを特徴とする付記12に記載の半導体装置の製造方法。
11,71 基板
12 半導体素子
13 バンプ
14,15,17 接着シート
14a,15a 延出部
16,70 リッド
16a 凹部
16b 凸部
16c 側壁部
18 アンダーフィル材料
19,72 半田ボール
20,20a,20b,20c,20d,20e,20A 基板部
30,30a,30b,30c,30d,30e,30A リッド部
40,41 ディスペンサ
42 熱界面材料
43 樹脂材料
44 ボイド
45,46,47 剥離
50 電子部品
60,60a,60b 半田シート
61,62 表面処理層
71a 電極部
Claims (8)
- 基板と、
前記基板の上方に配設された半導体素子と、
前記半導体素子の上方に配設された放熱体と、
前記基板と前記半導体素子の間に配設された樹脂と
を含み、
前記半導体素子と前記放熱体の間に、
前記半導体素子の上面に配設された熱伝導性の第1シートと、
前記放熱体の下面に配設された熱伝導性の第2シートと
を含むことを特徴とする半導体装置。 - 前記樹脂は、前記基板と前記半導体素子の間に配設されると共に、前記半導体素子、前記第1シート及び前記第2シートを被覆することを特徴とする請求項1に記載の半導体装置。
- 前記第1シート及び前記第2シートは、前記樹脂よりも弾性率が低いことを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1シートは、前記上面から前記半導体素子の一側方に延出された延出部を有することを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- 前記放熱体は、前記下面に、前記第1シート及び前記第2シートの外側に配設された凸部を有することを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 基板の上方に配設された半導体素子の上面に熱伝導性の第1シートを配設して第1部材を形成する工程と、
放熱体の一面に熱伝導性の第2シートを配設し前記第2シート上に樹脂を配設して第2部材を形成する工程と、
形成された前記第1部材と前記第2部材とを、前記第1シートと前記第2シートが前記樹脂を挟んで対向するように配置する工程と、
配置された前記第1部材と前記第2部材とを押圧し、前記第1シートと前記第2シートの間から前記樹脂を押し出す工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記樹脂を押し出す工程は、前記樹脂の粘度を低下させる工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記樹脂を押し出す工程は、押し出される前記樹脂を前記基板と前記半導体素子の間に流動させる工程を含むことを特徴とする請求項6又は7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160107A JP5958136B2 (ja) | 2012-07-19 | 2012-07-19 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160107A JP5958136B2 (ja) | 2012-07-19 | 2012-07-19 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014022577A true JP2014022577A (ja) | 2014-02-03 |
JP5958136B2 JP5958136B2 (ja) | 2016-07-27 |
Family
ID=50197124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012160107A Active JP5958136B2 (ja) | 2012-07-19 | 2012-07-19 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5958136B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019116828A1 (ja) * | 2017-12-11 | 2019-06-20 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321257A (ja) * | 1994-05-20 | 1995-12-08 | Hitachi Ltd | マルチチップモジュール |
JP2006086246A (ja) * | 2004-09-15 | 2006-03-30 | Yokogawa Electric Corp | 半導体チップの実装構造 |
JP2008543109A (ja) * | 2005-06-07 | 2008-11-27 | モーメンティブ・パフォーマンス・マテリアルズ・インク | 電子デバイスの作製方法 |
-
2012
- 2012-07-19 JP JP2012160107A patent/JP5958136B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321257A (ja) * | 1994-05-20 | 1995-12-08 | Hitachi Ltd | マルチチップモジュール |
JP2006086246A (ja) * | 2004-09-15 | 2006-03-30 | Yokogawa Electric Corp | 半導体チップの実装構造 |
JP2008543109A (ja) * | 2005-06-07 | 2008-11-27 | モーメンティブ・パフォーマンス・マテリアルズ・インク | 電子デバイスの作製方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019116828A1 (ja) * | 2017-12-11 | 2019-06-20 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JP2019106432A (ja) * | 2017-12-11 | 2019-06-27 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5958136B2 (ja) | 2016-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103715150B (zh) | 芯片帽及戴有芯片帽的倒装芯片封装 | |
JP5799541B2 (ja) | 半導体装置及びその製造方法 | |
TWI628750B (zh) | 功率覆蓋結構及其製造方法 | |
JP5271886B2 (ja) | 半導体装置およびその製造方法 | |
TWI485817B (zh) | 微電子封裝及其散熱方法 | |
JP6299066B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7834442B2 (en) | Electronic package method and structure with cure-melt hierarchy | |
JP4910439B2 (ja) | 半導体装置 | |
CN101425486A (zh) | 一种封装结构 | |
TW201448137A (zh) | 功率覆蓋結構及其製造方法 | |
US8963327B2 (en) | Semiconductor device including wiring board with semiconductor chip | |
US20150318228A1 (en) | Module and method for producing module | |
JP2013115083A (ja) | 半導体装置及びその製造方法 | |
TWI644367B (zh) | 一種具熱界面的裝置及製造方法 | |
JP2007066960A (ja) | 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 | |
JP2012074497A (ja) | 回路基板 | |
TWI612625B (zh) | 半導體裝置 | |
TWI691025B (zh) | 電子封裝件及其製法與承載結構 | |
TWI332694B (en) | Chip package structure and process for fabricating the same | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
JP4335263B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6115060B2 (ja) | 電子デバイスの製造方法 | |
JP5958136B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6528406B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP6520101B2 (ja) | 電子装置及び電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150331 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5958136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |