CN101425486A - 一种封装结构 - Google Patents

一种封装结构 Download PDF

Info

Publication number
CN101425486A
CN101425486A CNA200810170563XA CN200810170563A CN101425486A CN 101425486 A CN101425486 A CN 101425486A CN A200810170563X A CNA200810170563X A CN A200810170563XA CN 200810170563 A CN200810170563 A CN 200810170563A CN 101425486 A CN101425486 A CN 101425486A
Authority
CN
China
Prior art keywords
chip
fin
encapsulating structure
clearance wall
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810170563XA
Other languages
English (en)
Inventor
曹佩华
林亮臣
牛保刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101425486A publication Critical patent/CN101425486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种封装结构，包含一衬底；一芯片，翻转而接合在衬底上；一散热片，位于芯片之上；以及一或多个间隙壁，将散热片与衬底分开。

Description

一种封装结构
技术领域
本发明是有关于一种半导体芯片的封装，且特别是有关于一种倒装芯片封装结构(flip-chip packaging structure)。
背景技术
倒装芯片封装包括利用导电凸块而面朝下(意即“翻转”)设置在衬底上的半导体芯片的直接电性连接，其中衬底例如为陶瓷衬底或电路板。倒装芯片技术很快地便取代了较旧的打线接合技术，其中打线接合技术是利用面朝上的芯片，且利用导线来将芯片上的焊垫连接至衬底。
图1示出了一种传统倒装芯片封装的剖面图，其中该倒装芯片封装包括经由焊锡凸块14接合至封装衬底12上的半导体芯片10(在封装技术中也称为裸片(die))。底部填充物15(Underfill)填充在焊锡凸块14之间，以保护焊锡凸块14免于破裂。芯片10的背面与散热片18热耦合。可利用螺丝或弹簧夹钳(未示出)而将散热片18固定在印刷电路板(PCB)20上。
在图1所示的封装体形成后，但尚未使用前，施加在芯片10上的力仅包括散热片18的重量、以及由螺丝或弹簧夹钳所施加的力。然而，在该封装体的应用期间，芯片10的温度会上升，而可能高达125℃。受到芯片10与封装衬底12的热膨胀系数(CTE)间的不匹配的影响，而导致施加在芯片10上的应力增加。一般而言，芯片10的热膨胀系数约为3，而封装衬底12的热膨胀系数则约为15至17。这么大的热膨胀系数的不匹配造成施加在芯片10的应力的增加，而将导致焊锡凸块14破裂。
应力增加的问题通常可通过使用较强的底部填充物15的方式来加以解决。然而，在目前的集成制作技术时代中，越来越常使用低介电常数介电材料，且所使用的低介电常数介电材料的介电值也越变越低。因此，低介电常数介电材料的强度也越来越弱。不幸的是，较强的底部填充物15会导致芯片10中的低介电常数介电材料受到较大的应力，而造成低介电常数介电材料层产生分层的状况。
为保护低介电常数介电层，底部填充物15较佳是具有低玻璃转换温度(Tg)。具有低玻璃转换温度的底部填充物在相对低的温度下会变软。当芯片10的温度上升，底部填充物15的模数(Modulus)减少，因此可将施加在低介电常数介电材料上的应力予以释放。然而，具较低模数的低玻璃转换温度的底部填充物15所能提供给焊锡凸块14的保护将会降低，而致使焊锡凸块14容易破裂，进而可能导致开路(Open Circuit)。在焊锡凸块14与低介电常数介电材料之间互相矛盾的要求下，故需要一种新的封装结构及其制造方法。
发明内容
本发明所要解决的技术问题在于提供一种封装结构，可以同时保护焊锡凸块与芯片中的低介电常数介电材料。
为了实现上述目的，本发明提出一种封装结构，包括一衬底；一芯片，翻转而接合在衬底上；一散热片，位于芯片上；以及一或多个间隙壁，将散热片与衬底分开。
为了实现上述目的，本发明还提出一种封装结构，包括一封装衬底，具有第一侧与第二侧；一芯片，具有前侧与背侧，其中芯片的前侧翻转而接合在封装衬底的第一侧上；一散热片，设置在芯片的背侧上；以及多个间隙壁，其中这些间隙壁彼此分开，且每个间隙壁具有第一端与散热片接触、以及第二端与衬底的第一侧接触。
为了实现上述目的，本发明又提出一种封装结构，包括一封装衬底，具有第一侧与第二侧；一芯片，具有前侧与背侧，其中芯片的前侧翻转而接合在封装衬底的第一侧上；一散热片，设置在芯片的背侧上；一热界面材料(TIM)，介于且毗邻在芯片与散热片之间；以及多个间隙壁，环绕芯片，且这些间隙壁彼此分开，其中每个间隙壁具有第一端与封装衬底的第一侧接触、以及第二端与散热片接触，芯片的每一边邻近于这些间隙壁的至少一个。
通过利用间隙壁来分开芯片与散热片，芯片中产生的热所造成的应力可为间隙壁所吸收，因此芯片中的低介电常数介电材料与焊锡凸块均可同时获得保护。
附图说明
为了更完全了解本发明及其优点，现结合所附附图而参照以下的描述，其中：
图1是一种传统倒装芯片封装结构的剖面图，该倒装芯片封装结构包括封装衬底、芯片与散热片；
图2是本发明的一实施例的剖面图，其中数个间隙壁设置在散热片与封装衬底之间；
图3A是图2所示的结构的上视图，其中数个间隙壁散布在散热片与封装衬底之间；
图3B与图4是本发明的替代实施例的上视图；
图5A与图5B是包括间隙壁环状结构的封装结构；
图6是包括衬环与间隙壁的封装结构。
【主要组件符号说明】
10：芯片             12：封装衬底
14：焊锡凸块         15：底部填充物
18：散热片           20：印刷电路板
30：芯片             32：封装衬底
34：焊锡凸块         36：底部填充物
38：散热片           40：热界面材料层
44：球栅阵列的球     46：印刷电路板
48：螺丝             50：间隙壁
51：第一端            53：第二端
54：衬环             H1：高度
H2：高度             H3：高度
L1：长度             L2：长度
T：相加厚度          ΔH：高度差
具体实施方式
较佳实施例的制造与应用将详细讨论如下。然而，应该了解的一点是，本发明提供许多可应用的创新概念，这些创新概念可在各种特定背景中加以体现。所讨论的特定实施例仅用以举例说明制造与应用本发明的特定方式，并非用以限制本发明的范围。
本发明提供一种新的封装结构及其制造方法。下列将讨论较佳实施例的各种变化。本发明内所有的各种视图与示范实施例中，相同参照号码用以标示相同组件。
图2示出了本发明的一实施例。芯片30翻转且透过数个焊锡凸块34而接合在封装衬底32上。芯片30具有集成电路(未示出)形成于其中。芯片30的内连线结构(未示出)较佳是包括介电常数值低于约3，更佳是介于约2.0与约3.0之间的低介电常数介电材料(未示出)。底部填充物36填入芯片30与封装衬底32之间的空间。底部填充物36的玻璃转换温度较佳是低于约120℃，更佳是低于约80℃。
散热片38设置在芯片30上并与芯片30热耦合。散热片38较佳是由金属所组成，因而具有高导热性。在一实施例中，散热片38与芯片30是由热界面材料层40连接。热界面材料层40较佳是具有高导热性，以将芯片30所产生的热有效率地消散至散热片38。热界面材料层40的材料的示范例子包括具有导热填充料，例如氧化铝及/或氮化硼，的硅树脂橡胶；或者填充有导热材料，例如铝粉末、镍、氧化铝、氧化铁、氧化铍及/或银，的硅树脂。在一示范实施例中，热界面材料层40的厚度介于约20μm与约200μm之间。
在一些替代实施例中，可不采用热界面材料，而散热片38是直接与芯片30的背面接触。
封装衬底32包括数条金属线(未示出)形成于其中，这些金属线给定了从封装衬底32的一侧至另一侧的电性连接的路径。焊锡凸块34电性连接至球栅阵列(BGA)的球44，而这些球栅阵列的球44进一步将封装衬底32与印刷电路板46接合在一起。在一实施例中，散热片38是透过螺丝48而固定在印刷电路板46上。在其它实施例中，散热片38是利用其它固定装置，例如弹簧夹钳(未示出)，而固定在印刷电路板46上。
将数个间隙壁50设置在封装衬底32与散热片38之间，其中这些间隙壁50较佳是由非弹性材料所组成。在一实施例中，间隙壁50是由金属所组成。在其它实施例中，间隙壁50是由陶瓷所组成。在又一些其它实施例中，间隙壁50是由塑料所组成，且这些塑料的玻璃转换温度较佳是大于芯片30的工作温度范围，例如大于约125℃。因此，纵使在芯片30启动而温度上升下，间隙壁50仍维持坚硬状态。可利用焊料、粘着环氧树脂、粘着膏等等来将间隙壁50固定在封装衬底32上。间隙壁50可替代性地固定在散热片38上。间隙壁50具有第一端51与第二端53。第一端51与第二端53中较佳是仅有一端固定在封装衬底32与散热片38的对应一个上，而另一端则接触但并不固定在封装衬底32与散热片38的另一个上。
间隙壁50的高度H1较佳是大于芯片30与焊锡凸块34的相加厚度T一个高度差ΔH，该高度差ΔH例如介于约25μm与约125μm之间。在没有设置热界面材料层的情况下，高度H1较佳是实质等于相加厚度T。因此，间隙壁50的顶端较佳是与散热片38接触，而间隙壁50的底端较佳是与封装衬底32接触。
图3A示出了图2所示的结构的上视图，其中该上视图是沿着水平剖面线AA’所获得。间隙壁50较佳是与芯片30及底部填充物36分开。在一实施例中，如图3A所示，间隙壁50包括多个彼此分隔开的独立间隙壁。间隙壁50较佳是实质均匀地散布而环绕着芯片30。在图3A中，间隙壁50分配在邻近于芯片30的边的中央。图3B示出了一替代实施例的上视图，其中间隙壁50分配在邻近于芯片30的转角。在替代实施例中，间隙壁50可具有不同数量，例如3、6、8个等。
间隙壁50的长度L1较佳是小于芯片30的长度L2的约50％，如此间隙壁50不会对芯片30的通风造成显著的影响。因此，热不仅可透过散热片38的上表面散逸，也可经由芯片30的边缘与散热片38的下表面散逸。
图4示出了一替代实施例的上视图，其中间隙壁50形成一环状结构围绕住芯片30。在该实施例中，间隙壁50所形成的环状结构的每一边可形成阻隔墙，如图5A所示。在该例子中，间隙壁50所形成的环状结构不仅是一间隙壁环，也可作为衬环。替代性地，可对间隙壁50所形成的环状结构进行图形化，如图5B所示。在该例子中，间隙壁50所形成的环状结构的第一部分具有高度H1，其中高度H1实质等于封装衬底32与散热片38(请参照图3A)之间的距离。间隙壁50所形成的环状结构的第二部分具有小于高度H1的高度H2。这样的间隙壁50结构有其优势，因为间隙壁50所形成的环状结构的较低部分其本身是一高度H2的环，而具有防止封装衬底32翘曲的功能。间隙壁50所形成的环状结构中具高度H1的第一部分可作为防止过大的力施加在芯片30与焊锡凸块34上的间隙壁。此外，在由低导热性的材料所组成的间隙壁50环状结构的实施例中，热仍可经由间隙壁50的环状结构的第一部分之间的空间散逸。
在图6中，间隙壁50结合衬环54，其中衬环54较佳是设置在间隙壁50与芯片30之间。为提供较佳的散热能力，衬环54的高度H3可低于芯片30与焊锡凸块34的相加厚度T。因此，间隙壁50的高度H1大于高度H3。
在下列段落中，简短地讨论制作本发明的封装实施例的工艺步骤。应该注意的一点是，这些工艺步骤仅为例子，且本发明的实施例的制作可利用不同顺序的工艺步骤。
请再次参照图2，开始封装工艺时，先将数个间隙壁50装设在封装衬底32上。若间隙壁50是由一些金属所组成，间隙壁50可焊接或利用粘着物而粘附在封装衬底32上。若间隙壁50是由陶瓷或塑料所组成时，可利用粘着环氧树脂或粘胶来粘设间隙壁50。替代性地，间隙壁50可预先设置在散热片38上。
接下来，将焊锡凸块34设置在芯片30的接合垫(未示出)上。接着，进行回焊步骤，以将芯片30接合在封装衬底32上。再将底部填充物36填入芯片30与封装衬底32之间的空间中。接着，进行处理，以固化底部填充物36。
接下来，将球栅阵列的球44设置在封装衬底32上，再透过回焊步骤而将封装衬底32接合至印刷电路板46上。接着，将热界面材料层40涂覆在芯片30的背面上。所涂覆的热界面材料层40的上表面较佳是高于间隙壁50的顶端。
接着，将散热片38设置在热界面材料层40上。在施加小小的力道下，热界面材料层40的上表面与间隙壁50的顶端等高。若热界面材料层40是采用热塑性材料，则对热界面材料层40进行处理。因此，散热片38透过热界面材料层40而与芯片30形成良好的热接触。接下来，设置螺丝48，以固定散热片38。也可替代性地使用弹簧夹钳(未示出)来固定散热片38。
通过设置在封装衬底32与散热片38之间的间隙壁50，在芯片应用所产生的热循环中，有过大的应力产生时，间隙壁50可吸收这些过大应力，而使这些过大应力不会施加在芯片30与焊锡凸块34上。如此一来，焊锡凸块34可获得保护。因此，底部填充物36可具有低玻璃转换温度Tg，因而底部填充物36可随着温度的上升而软化，进而吸收可能会施加在低介电常数介电材料层上的应力。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1、一种封装结构，其特征在于，至少包括：
一衬底；
一芯片，翻转而接合在该衬底上；
一散热片，位于该芯片上；以及
一间隙壁，将该散热片与该衬底分开。
2、根据权利要求1所述的封装结构，其特征在于，该间隙壁至少包括一第一端与该散热片接触、以及一第二端与该衬底接触。
3、根据权利要求1所述的封装结构，其特征在于，还至少包括多个额外间隙壁，其中该间隙壁与所述多个额外间隙壁均匀地散布而环绕该芯片。
4、根据权利要求1所述的封装结构，其特征在于，该间隙壁是由一非弹性材料所组成。
5、根据权利要求1所述的封装结构，其特征在于，该间隙壁与该芯片分开。
6、根据权利要求1所述的封装结构，其特征在于，还至少包括一衬环包围该芯片。
7、根据权利要求1所述的封装结构，其特征在于，还至少包括：
一印刷电路板，其中该衬底设置在该印刷电路板上；以及
一固定装置，将该散热片固定在该印刷电路板上。
8、根据权利要求1所述的封装结构，其特征在于，该间隙壁形成一环围绕该芯片，且其中该间隙壁至少包括一第一端与一第二端，且该第一端与该散热片实体接触及该第二端与该衬底实体接触。
9、根据权利要求8所述的封装结构，其特征在于，该环至少包括多个第一水平部分以及多个第二水平部分，且所述多个第二水平部分以一交替式图形配置，其中所述多个第一水平部分与所述多个第二水平部分具有不同高度。
10、一种封装结构，其特征在于，至少包括：
一封装衬底，具有一第一侧与一第二侧；
一芯片，具有一前侧与一背侧，其中该芯片的该前侧翻转而接合在该封装衬底的该第一侧上；
一散热片，设置在该芯片的该背侧上；以及
多个间隙壁，其中所述多个间隙壁彼此分开，且每一所述间隙壁具有一第一端与该散热片接触、以及一第二端与该封装衬底的该第一侧接触。
11、根据权利要求10所述的封装结构，其特征在于，所述多个间隙壁均匀地散布而环绕该芯片。
12、根据权利要求10所述的封装结构，其特征在于，还至少包括一热界面材料介于且毗邻在该芯片与该散热片之间。
13、根据权利要求10所述的封装结构，其特征在于，所述多个间隙壁是由非弹性塑料所组成。
14、根据权利要求10所述的封装结构，其特征在于，所述多个间隙壁至少包括金属。
15、根据权利要求10所述的封装结构，其特征在于，所述多个间隙壁至少包括陶瓷。
16、根据权利要求10所述的封装结构，其特征在于，还至少包括一衬环包围该芯片，其中该衬环介于该芯片与所述多个间隙壁之间。
17、根据权利要求10所述的封装结构，其特征在于，还至少包括：
一印刷电路板，其中该封装衬底的该第二侧设置在该印刷电路板上；以及
一固定装置，将该散热片固定在该印刷电路板上。
18、一种封装结构，其特征在于，至少包括：
一封装衬底，具有一第一侧与一第二侧；
一芯片，具有一前侧与一背侧，其中该芯片的该前侧翻转而接合在该封装衬底的该第一侧上；
一散热片，设置在该芯片的该背侧上；
一热界面材料，介于且毗邻在该芯片与该散热片之间；以及
多个间隙壁，环绕该芯片，且所述多个间隙壁彼此分开，其中每一所述间隙壁具有一第一端与该散热片接触、以及一第二端与该封装衬底的该第一侧接触，其中该芯片的每一边邻近于所述多个间隙壁的至少一个。
19、根据权利要其18所述的封装结构，其特征在于，每一所述间隙壁的该第一端固定在该散热片上，且其中每一所述间隙壁的该第二端与该封装衬底实体接触但并未固定在该封装衬底上。
20、根据权利要求18所述的封装结构，其特征在于，每一所述间隙壁的该第一端与该散热片实体接触但并未固定在该散热片上，且其中每一所述间隙壁的该第二端固定在该封装衬底上。
CNA200810170563XA 2007-10-30 2008-10-21 一种封装结构 Pending CN101425486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/928,971 2007-10-30
US11/928,971 US7843058B2 (en) 2007-10-30 2007-10-30 Flip chip packages with spacers separating heat sinks and substrates

Publications (1)

Publication Number Publication Date
CN101425486A true CN101425486A (zh) 2009-05-06

Family

ID=40581790

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810170563XA Pending CN101425486A (zh) 2007-10-30 2008-10-21 一种封装结构

Country Status (3)

Country Link
US (1) US7843058B2 (zh)
CN (1) CN101425486A (zh)
TW (1) TWI369768B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110660A (zh) * 2009-12-29 2011-06-29 台湾积体电路制造股份有限公司 半导体倒装芯片封装及半导体倒装芯片封装的形成方法
CN103579142A (zh) * 2012-08-01 2014-02-12 英飞凌科技股份有限公司 半导体模块装置和用于生产及运行半导体模块装置的方法
CN110544687A (zh) * 2018-05-29 2019-12-06 台湾积体电路制造股份有限公司 半导体封装结构及用于形成半导体封装结构的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
US8368208B2 (en) * 2010-10-01 2013-02-05 Raytheon Company Semiconductor cooling apparatus
US9287201B2 (en) * 2010-12-16 2016-03-15 Mitsubishi Electric Corporation Semiconductor device
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
US9553038B2 (en) 2012-04-02 2017-01-24 Raytheon Company Semiconductor cooling apparatus
US9472487B2 (en) 2012-04-02 2016-10-18 Raytheon Company Flexible electronic package integrated heat exchanger with cold plate and risers
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
TWI508238B (zh) * 2012-12-17 2015-11-11 Princo Corp 晶片散熱系統
JP2014165231A (ja) * 2013-02-22 2014-09-08 Fujitsu Ltd 電子部品ユニット及び固定構造
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
KR20140141281A (ko) 2013-05-31 2014-12-10 삼성전자주식회사 반도체 패키지
KR102184989B1 (ko) 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
US10109558B2 (en) 2015-06-16 2018-10-23 Cisco Technology, Inc. High impact resistant heat sink
US10014280B2 (en) 2016-03-29 2018-07-03 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US10643938B2 (en) * 2017-05-31 2020-05-05 Intel Corporation Standoff spacers for managing bondline thickness in microelectronic packages
WO2018227463A1 (en) * 2017-06-11 2018-12-20 Hong Kong Applied Science and Technology Research Institute Company Limited Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US11328979B2 (en) * 2017-09-30 2022-05-10 Intel Corporation Substrate integrated posts and heat spreader customization for enhanced package thermomechanics
DE102019200096A1 (de) * 2019-01-07 2020-07-09 Zf Friedrichshafen Ag Elektronisches Gerät und Verfahren zum Zusammenbau eines elektronischen Geräts

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US6084178A (en) 1998-02-27 2000-07-04 Hewlett-Packard Company Perimeter clamp for mounting and aligning a semiconductor component as part of a field replaceable unit (FRU)
US6936919B2 (en) 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
US6909176B1 (en) * 2003-11-20 2005-06-21 Altera Corporation Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate
US7220622B2 (en) 2004-09-22 2007-05-22 Intel Corporation Method for attaching a semiconductor die to a substrate and heat spreader
TWI309879B (en) * 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110660A (zh) * 2009-12-29 2011-06-29 台湾积体电路制造股份有限公司 半导体倒装芯片封装及半导体倒装芯片封装的形成方法
CN103579142A (zh) * 2012-08-01 2014-02-12 英飞凌科技股份有限公司 半导体模块装置和用于生产及运行半导体模块装置的方法
CN103579142B (zh) * 2012-08-01 2017-06-23 英飞凌科技股份有限公司 半导体模块装置和用于生产及运行半导体模块装置的方法
CN110544687A (zh) * 2018-05-29 2019-12-06 台湾积体电路制造股份有限公司 半导体封装结构及用于形成半导体封装结构的方法
CN110544687B (zh) * 2018-05-29 2021-04-16 台湾积体电路制造股份有限公司 半导体封装结构及用于形成半导体封装结构的方法

Also Published As

Publication number Publication date
US20090108429A1 (en) 2009-04-30
US7843058B2 (en) 2010-11-30
TWI369768B (en) 2012-08-01
TW200919660A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
CN101425486A (zh) 一种封装结构
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US20170162542A1 (en) Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US20080093733A1 (en) Chip package and manufacturing method thereof
US6459144B1 (en) Flip chip semiconductor package
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US7135769B2 (en) Semiconductor packages and methods of manufacturing thereof
US7339278B2 (en) Cavity chip package
TWI749212B (zh) 半導體元件封裝及半導體裝置
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
CN103681544A (zh) 用于具有集成散热器的ic封装件的混合热界面材料
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US7605020B2 (en) Semiconductor chip package
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
US20020145207A1 (en) Method and structure for integrated circuit package
US9892985B2 (en) Semiconductor device and method for manufacturing the same
CN221080020U (zh) 一种电子器件
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090506