KR101323416B1 - 전력 회로 패키지와 그 제조 방법 - Google Patents

전력 회로 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR101323416B1
KR101323416B1 KR1020060104308A KR20060104308A KR101323416B1 KR 101323416 B1 KR101323416 B1 KR 101323416B1 KR 1020060104308 A KR1020060104308 A KR 1020060104308A KR 20060104308 A KR20060104308 A KR 20060104308A KR 101323416 B1 KR101323416 B1 KR 101323416B1
Authority
KR
South Korea
Prior art keywords
substrate
power semiconductor
membrane
power
circuit package
Prior art date
Application number
KR1020060104308A
Other languages
English (en)
Other versions
KR20070045122A (ko
Inventor
엘라디오 클레멘트 델가도
리차드 알프레드 뷰프레
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20070045122A publication Critical patent/KR20070045122A/ko
Application granted granted Critical
Publication of KR101323416B1 publication Critical patent/KR101323416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 전력 회로 패키지(10)는 기판(14)과, 기판 전기 상호접속부(20)로 패터닝된 기판 절연층(18)을 각각 포함하는 기판 상의 다수의 상호접속 회로 층(16) 및 기판의 상부 표면으로부터 기판 전기 상호접속부(20) 중 적어도 하나로 연장하는 비아 접속부(22, 24)를 포함하는 베이스(12)와; 각 전력 반도체 디바이스의 상부 표면 상의 디바이스 패드(30)와 각 전력 반도체 디바이스의 하부 표면 상의 후방 콘택트(31)를 각각 구비하는 전력 반도체 디바이스(28)를 포함하는 전력 반도체 모듈(26)을 포함하되, 전력 반도체 디바이스는 멤브레인 구조체(32)에 연결되고, 멤브레인 구조체는 멤브레인 절연층(34) 및 멤브레인 절연층 상의 멤브레인 전기 상호접속부(36)를 포함하고 선택적으로 디바이스 패드로 연장하며, 이때 후방 콘택트(31)는 선택된 기판 전기 상호접속부 또는 비아 접속부에 연결된다.

Description

전력 회로 패키지와 그 제조 방법{POWER CIRCUIT PACKAGE AND FABRICATION METHOD}
도 1은 본 발명의 실시예에 따른 전력 회로 패키지의 구성 요소의 확장된 단면도.
도 2는 본 발명의 일 실시예에 따른 납땜 스테이지의 측단면도.
도 3은 본 발명의 다른 실시예에 따른 납땜 스테이지의 측단면도.
도 4는 본 발명의 일 실시예에 따른 전력 회로 패키지의 측단면도.
도 5는 본 발명의 다른 실시예에 따른 전력 회로 패키지의 측단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 전력 회로 패키지 11 : 전력 회로 패키지 구성 요소
12 : 베이스 (base) 13 : 베이스 경로
14 : 기판
15 : 비아 접속부 영역(via connection portion)
16 : 회로 층 17 : 비아 접속부 영역
18 : 기판 절연층 19 : 비아 접속부 영역
20 : 기판 전기 상호접속부 22 : 비아 접속부
23 : 비아 접속부 24 : 비아 접속부
26 : 전력 반도체 모듈 28 : 전력 반도체 디바이스
29 : 쉼(shim) 30 : 디바이스 패드
31 : 후방 콘택트 32 : 멤브레인(membrane) 구조체
34 : 멤브레인 절연층 35 : 접착제
36 : 멤브레인 전기 상호접속부 37 : 멤브레인 비아
38 : 표면 장착 구성 요소 39 : 시작 층
40 : 표면 장착 구성 요소 41 : 주요 층
42 : 표면 장착 구성 요소 43 : 종료 층
44 : 출력 접속부 46 : 출력 접속부 경로
48 : 프레임 50 : 프레임 경로
52 : 땜납 54 : 땜납
56 : 땜납 58 : 팟팅 재료(potting material)
60 : 열 경계 재료 62 : 열 교환기
70 : 기판 채널
본 발명은 일반적으로 전력 회로 패키지와 그 제조 방법에 관한 것이다.
고전력 반도체 모듈은 일반적으로 세라믹 기판에 납땜(brazed)하거나 또는 구리를 직접 접착하여 패키징된다. 이러한 패키징은 비용이 많이 들고 따라서 전형적으로 고성능 응용기기로 제한된다. 기판 재료의 양을 감소시킴으로써 일부 비용을 감소시킬 수 있고, Ozmat 등에 공유적으로 양도된 US6377461에 기술된 바와 같은 전력 오버레이 어셈블리(power overlay assemblies)가 와이어 본드(wire bond)를 대체하여 사용될 때 어느 정도의 신뢰도가 증가한다. 이에 추가적으로 비용이 절감되고 신뢰도가 향상하는 것이 바람직하다.
간략하게, 본 발명의 일 실시예에 따르면, 전력 회로 패키지(power circuit package)는 베이스와 전력 반도체 모듈을 포함한다. 베이스(base)는 기판과, 기판 상의 다수의 상호접속 회로 층을 포함한다. 각각의 상호접속 회로 층은 기판 전기 상호접속부로 패터닝된 기판 절연층을 포함한다. 또한 베이스는 기판의 상부 표면으로부터 적어도 하나의 기판 전기 상호접속부로 연장하는 비아 접속부(via connections)를 포함한다. 전력 반도체 모듈은 각 전력 반도체 디바이스의 상부 표면 상의 디바이스 패드와 각 전력 반도체 디바이스의 하부 표면 상의 후방 콘택트를 각각 구비하는 전력 반도체 디바이스를 포함하며 이 전력 반도체 디바이스는 멤브레인 구조체(membrane structure)에 연결된다. 멤브레인 구조체는 멤브레인 절연층 및 멤브레인 절연층 상의 멤브레인 전기 상호접속부를 포함하며 선택적으로 디바이스 패드로 연장한다. 후방 콘택트는 선택된 기판 전기 상호접속부 또는 비아 접속부에 연결된다.
본 발명의 다른 실시예에 따르면, 전력 회로 패키지의 제조 방법은 다음과 같은 단계를 포함한다: 기판과, 기판 전기 상호접속부로 패터닝된 기판 절연층을 각각 포함하는 기판 상의 다수의 상호접속 회로 층과, 기판의 상부 표면으로부터 적어도 하나의 전기 상호접속부로 연장하는 비아 접속부를 포함하는 베이스를 제공하는 단계와; 상부 표면 상의 디바이스 패드와 하부 표면 상의 후방 콘택트를 각각 구비하는 전력 반도체 디바이스를 포함하는 전력 반도체 모듈을 제공하는 단계를 포함하되, 전력 반도체 디바이스는 멤브레인 구조체에 연결되고, 멤브레인 구조체는 멤브레인 절연층 및 멤브레인 절연층 상의 멤브레인 전기 상호접속부를 포함하며 선택적으로 디바이스 패드로 연장하고; 전력 반도체 모듈을 베이스의 선택된 전기 상호접속부 또는 비아 접속부에 장착하는 단계를 포함한다.
본 발명의 전술된 바와 같은, 그리고 그외 다른 특성, 측면 및 장점들이 첨부된 도면을 참조로 후술될 상세한 설명을 통하여 보다 잘 이해될 것이며, 이때 여러 도면들에서 동일한 부분은 동일한 문자로 나타내었다.
도 1은 본 발명의 다양한 실시예에 따른 전력 회로 패키지의 구성 요소(11)의 확장된 단면도이다. 도 2는 본 발명의 일 실시예에 따른 납땜 스테이지의 측단면도이고, 도 3은 본 발명의 다른 실시예에 따른 납땜 스테이지의 측단면도이며, 도 4는 도 1에 도시된 구성 요소를 사용하는 본 발명의 일 실시예에 따른 전력 회 로 패키지(10)의 측단면도이다.
본 발명의 예시적인 실시예에서 전력 회로 패키지(10)는 베이스(12)와 전력 반도체 모듈(26)을 포함한다. 베이스(12)는 기판(14)과, 기판 전기 상호접속부(20)로 패터닝된 기판 절연층(18)을 각각 포함하는, 기판(14) 상의 다수의 상호접속 회로 층(16)을 포함한다. 베이스(12)는 기판(14)의 상부 표면으로부터 기판 전기 상호접속부(20) 중 적어도 하나로 연장하는 비아 접속부(22, 24)를 더 포함한다. 전력 반도체 모듈(26)은 각 전력 반도체 디바이스의 상부 표면 상의 디바이스 패드(30)와 각 반도체 디바이스의 하부 표면 상의 후방 콘택트(31)를 각각 구비하는 전력 반도체 디바이스(28)를 포함한다. 전력 반도체 디바이스(28)는, 멤브레인 절연층(34) 및 멤브레인 절연층(34) 상의 멤브레인 전기 상호접속부를 포함하며 선택적으로 디바이스 패드로 연장하는 멤브레인 구조체에 연결된다. 후방 콘택트(31)는 선택된 기판 전기 상호접속부(20) 또는 비아 접속부(22, 24)에 연결된다.
본 명세서에서 사용된 "상부", "하부" 및 "상의"와 같은 용어들은 설명을 위한 것이며 제조 또는 동작 중의 구조체의 물리적인 방향(orientation)에 제한을 두는 것은 아니다. 본 명세서에서 주어진 길이와 구성 요소들 또한 단지 설명을 위한 예시적인 것이며 본 명세서에 기술된 본 발명의 범위에 제한을 두는 것은 아니다. 유사하게, 특정한 재료들은 단지 설명을 위한 예시적인 것이다.
기판(14)은 구조적으로 적절한 임의의 재료를 포함할 수 있으며 전형적으로 도전성이 없거나 또는 전기적으로 절연성인 재료로 코팅된 도전성이 있는 재료를 포함한다. 또한 낮은 열 임피던스를 갖는 기판을 선택하여 열이 전력 반도체 디바 이스(28)로부터 통과하게 하는 것이 바람직하다. 일례에서, 기판(14)은 당업계에서 절연된 금속 기판(IMS)으로 알려진 구조체를 포함한다. 보다 구체적인 예에서, IMS의 도전 영역은 구리 또는 알루미늄 실리콘 탄화물 금속 매트릭스 합성물을 포함한다.
기판 절연층(18)은 통상적으로 세라믹 충진된 에폭시 기반의 라미네이트, 폴리이미드 또는 세라믹과 같은 비도전성 재료를 포함한다. 일례에서, 기판 절연층(18)의 두께는 약 0.008인치(0.2㎜)이다. 도전성 기판에 인접한 기판 절연층은 도전성 기판에 대해 절연체로서의 역할을 할 수 있다. 상호접속 회로 층(16)에 대한 문맥에서 사용된 바와 같이, 기판 절연 "층"(18)은 "적어도 하나의 층"을 의미한다(즉, 층(18)은 단일 층 또는 몇몇 상부 층을 포함할 수 있다).
기판 전기 상호접속부(20)는 패터닝되어 필요한 전기적 경로를 제공하며 통상적으로 구리와 같은 재료를 포함한다. 만약 유착(adhesion) 또는 피니싱(finishing)을 향상시켜야 한다면, 기판 전기 상호접속부(20)는 균일한 재료 또는 재료의 층을 포함할 수도 있다. 일례에서, 기판 전기 상호접속부의 두께는 약 0.0058인치(0.15㎜)이다.
부착될 구성 요소의 특성에 따라, 비아 접속부(22) 또는 비아 접속부(24)는 전기 경로, 열 경로 또는 전기 및 열 경로를 제공하는 데에 사용된다. 비아 접속부(22, 24)의 통상적인 재료는 구리와 같은 재료를 포함한다. 구성 요소 당 비아 접속부의 직경 길이와 개수는 직경 크기, 비아 접속부의 수 또는 둘 모두를 갖는 구성 요소에 따라 다양하며 또는 열 또는 전기적 필요성이 증가함에 따라 증가한 다. 만약 필요하다면, 도 1의 비아 접속부(23)로 도시된 바와 같이, 추가적인 내부의 비아 접속부가 기판 전기 상호접속부 사이를 상호접속시키는 데에 사용될 수 있다.
일직선의 비아 접속부는 단지 예로서 도시된 것이다. 통상적으로 비아 접속부는, 다수의 기판 절연층을 스패닝(spanning)할 때, 기판 절연층의 원하는 부분을 제거하고 절연층 기반에 의한 절연층 상에 도전성 재료를 도포함으로써 형성된다. 예를 들어, 도 1을 참고하면, 각 기판 절연층을 패터닝한 후, 비아 접속부 영역(17)은 비아 접속부 영역(15)의 바로 위에 형성되고 비아 접속부 영역(15)에 연결되며, 그 다음, 각 기판 절연층이 패터닝된 후, 비아 접속부(19)는 비아 접속부 영역(17)의 바로 위에 형성되고 비아 접속부 영역(17)에 연결된다. 만약 비아 접속부 내의 모든 공간을 도전성 재료로 충진하는 것이 불가능하다면, (도시되지 않은) 충진 재료가 비아 접속부의 내부 영역에 도포되어 빈 공간을 없엘 수 있다. 열 경로를 제공하는 비아 접속부에 있어서, 통상적으로 이러한 임의의 충진 재료는 열 전도성 재료를 포함한다.
반드시 필요한 것은 아니지만, 후에 기계적으로 고정 및 냉각될 어셈블리로 결과적인 전력 회로 패키지를 연결시키기 위해 베이스 경로(13)를 제공하는 것이 유용하다.
전력 반도체 모듈(26)의 전력 반도체 디바이스(28)는 다이오드, 트랜지스터, 집적된 게이트 바이폴라 트랜지스터, 또는 다양한 제어 또는 감지 기능을 구비하는 임의의 유형의 전력 반도체 또는 다른 반도체와 같은 디바이스를 포함한다. 전력 심(power shim)은 전력 반도체 디바이스(28)의 상부 측면으로부터 베이스(12)로 접속부를 연결하는 데에 사용될 수 있다. 전력 심(29)은 예로서 도시된 것이다.
전력 반도체 모듈의 예시적인 실시예는 전술된 US6377461에서 기술되었다. 멤브레인 구조체(32)는 (도시된 바와 같은) 단일 층 구조체 또는 (멤브레인 구조체에서 도시되지 않았지만 베이스(12)의 상호접속 회로 층(16)에 대해 도시된 유형인) 복수 층 구조체를 포함할 수 있다.
멤브레인 절연층(34)은 통상적으로 폴리머와 같은, 또는 다른 특정한 실시예에서는 폴리이미드와 같은 유기 재료를 포함한다. 다른 예에서 재료는 ULTEM® 폴리에테르이미드(General electric) 또는 UPIMOL® 레진(UBE Industries)과 같은 폴리에테르이미드를 포함한다. 만약 필요하다면, 전술된 US6377461에 기술된 바와 같이, 세라믹 충진 재료가 포함될 수 있다.
멤브레인 전기 상호접속부(36)는 통상적으로 구리와 같은 금속을 포함한다. 도 1의 실시예는 시작 층(39), 주요 층(41) 및 종료 층(43)을 포함하여 보다 분명하게 층을 이룬 전기 상호접속부의 실시예를 도시한다. 보다 구체화된 실시예에서, 시작 층(39)은 티타늄을 포함하고, 주요 층(41)은 약 0.005 인치(0.13mm) 두께의 구리를 포함하며, 종료 층(43)은 니켈-금을 포함한다. 멤브레인 전기 상호접속부는 그들 사이에 공간(37)을 포함하여 전기 경로를 분리시킨다.
일 실시예에서, 전력 반도체 디바이스(28)는 아교 또는 부분적으로 경화된 폴리머 레진과 같은 접착제(35)를 갖는 멤브레인 구조체(32)에 부착된다. 만약 필 요하다면, 멤브레인 구조체는 공동으로 양도된 Wojnarowski 등의 US5683928, US5849623, US5872040 및 US6040226에서 개시된 유형의 (도시되지 않은) 집적 패시브 소자를 더 포함할 수도 있다.
후방 콘택트(31)는 선택된 기판 전기 상호접속부(20) 또는 비아 접속부(22, 24)에 연결된다. 본 명세서에서 사용된 "또는"이라는 용어는 둘 중 하나, 또는 둘 모두를 의미한다. 통상적으로 임의의 적절한 땜납(52)을 사용함으로써 연결된다. 일 실시예에서, 땜납은 스크린 인쇄된 솔더페이스트(screen printed solder paste)를 포함한다.
이미 위에 기판 전기 상호접속부(20)를 구비하는 베이스(12)에 전력 반도체 모듈(26)을 부착하는 것은, 예를 들어 전력 및 신호에 사용될 수 있는, 상호접속부를 갖는 낮은 열 임피던스의 베이스를 전력 반도체 모듈과 함께 집적시킴으로써 신뢰도와 기능이 향상된 단순한 기술을 가능케 한다는 것을 포함하는 다수의 장점을 제공한다.
표면 장착 구성 요소(38, 40, 42)를 연결함으로써 추가적인 장점을 얻을 수 있다. 도 2 내지 도 5에 도시된 바와 같은 다른 특정 실시예에서, 표면 장착 구성 요소(38, 40)는 선택된 기판 전기 상호접속부(20) 또는 비아 접속부(22, 24)에 연결된다. 표면 장착 구성 요소(38, 40)가 전력 반도체 모듈(26)과 공통의 평면 상에 위치하기 때문에 이러한 실시예들은 베이스(12)의 상호접속 회로 층(16)을 구비함으로써 보다 많은 이익을 얻을 수 있다.
다른 일 실시예에서, 표면 장착 구성 요소(38, 40)는 도 2의 공통 땜납(52) 의 사용에 의해 나타난 바와 같이 전력 반도체 모듈(26)을 따라 동시에 납땜된다. 다른 실시예에서, 복수 단계의 납땜 프로세스가 사용된다. 복수 단계의 실시예는, 예를 들어 먼저 구성 요소의 특정 층을 장착한 다음, 낮은 온도의 땜납을 사용하여 추가적인 구성 요소를 구조체의 다른 층에 추가하는 데에 유용하다. 다른 예에 있어서, 도 4에 도시된 바와 같은 일 실시예에서 적어도 두 유형의 땜납이 전력 반도체 모듈과 표면 장착 구성 요소를 연결하는 데에 사용된다. 이 실시에에서 땜납(52)의 한 유형은 높은 리플로우(reflow) 온도를 갖는 전력 반도체 모듈을 연결하는 데에 사용되며 다른 땜납(54) 유형은 적어도 하나의 표면 장착 구성 요소를 연결하는 데에 사용된다.
표면 장착 구성 요소(38, 40)는 통상적으로 패시브(passive) 표면 구성 요소 및 액티브(active) 표면 구성 요소로 구성된 그룹으로부터 선택된 적어도 하나의 구성 요소를 포함한다. 패시브 표면 구성 요소의 예에는 레지스터, 캐패시터 및 인덕터가 포함된다. 액티브 표면 구성 요소의 예에는 게이트 구동 회로, 전류 센서, 전압 센서, 열 센서, (유선 또는 무선이며 예를 들어 레벨 시프터(level shifter), 컨버터, 필터 및 사전증폭기를 포함할 수 있는) 프로세싱 일렉트로닉, 광일렉트로닉 및 조절 일렉트로닉이 포함된다.
도 4에 도시된 바와 같은 일 실시예에서, 팟팅 재료(potting material)(58)는 전력 반도체 모듈(26)을 적어도 부분적으로 둘러싼다. 적당한 팟팅 재료의 예에는 에폭시와 실리콘이 포함된다. 팟팅 재료를 도포하는 유용한 기술은 프레임(50)을 사용하는 것이다. 일 실시예에서, 베이스(12) 및 프레임(50)에 의해 형성된 공 동으로 팟팅 재료를 붓거나 주입할 때 팟팅 재료를 지지하도록, 프레임(50)은 기판의 상부 표면에 연결된다. 통상적으로, 팟팅 재료(58)를 도포하기 전에 (도시되지 않은) 언더필(underfill) 재료가 일례로서 모세관 현상과 같은 임의의 적절한 기술에 의해 전력 반도체 모듈(26) 아래의 전력 반도체 디바이스(28) 사이의 공간에 제공된다.
프레임(50)은 제조를 용이하게 하도록, 또는 구조적인 지지를 하도록 남아있을 수 있다. 이와는 달리, 프레임(50)은 팟팅 재료가 제공된 후에 제거될 수도 있다. 만약 프레임(50)이 남아있게 된다면, 베이스 경로(13)까지 이어지는 프레임 경로를 따라 프레임(50)을 제공하는 것이 유용하다.
출력 접속부(44)는 선택된 기판 전기 상호접속부(20) 또는 비아 접속부(22, 24)에 추가적으로 연결될 수 있다. 전형적으로 출력 접속부(44)는 팟팅 재료(58)를 도포하기 전에 제공되며, 출력 접속부(44)가 외부 연결을 위해 접근가능한 채로 남아있도록 팟팅 재료는 출력 접속부를 부분적으로 둘러싼다. 일례에서, 출력 접속부(44)는 (도시되지 않은) 외부 플러그에 접하는 출력 접속부 경로(46)를 포함한다.
표면 장착 구성 요소(42)는 (전형적으로 땜납(56)을 사용하여) 전력 반도체 모듈(26)의 상부 표면에 장착된 구성 요소를 더 포함한다. 또는, 다른 실시예에서, 하부 표면 상의 열 및 전기 비아 접속부(22)와 상부 표면 상의 냉각 메커니즘에 의해 전력 반도체 모듈의 양 측면 상에 냉각이 제공된다. 하나의 상부 표면 냉각의 예에서, 도 5에 도시된 바와 같이, 열 교환기(62)는 열 경계 재료(60)에 의해 멤브 레인 구조체의 상부 표면에 연결된다.
열 경계 재료(60)는 절연성이거나, 만약 도전성이라면 (도시되지 않은) 절연성층을 포함하는 열 전도성 재료를 포함하며 상부 표면이 열 교환기(62)에 인접하도록 위치한다. 일 실시예에서, 열 경계 재료(50)는 Fujipoly America Corp.에서 제조된 SARCON XR-MTM과 같은 폴리머 패드로 충진된 세라믹을 포함한다. 열 경계 재료(60)의 다른 예에는 실리콘을 충진한 세라믹, 탄화 섬유를 충진한 패드 및 종래의 열성 그리스(thermal greases)가 포함된다. 열 교환기(62)는 예를 들어 공기 냉각 또는 액체 냉각된 열 교환기를 포함할 수 있다.
다른 실시예에서, 기판(14)은 금속 또는 금속 함유 재료를 포함하며 내장된 채널(70)을 포함하여 열 교환기의 결합을 허용하고 패키지에서 다른 냉각 구조체가 필요치 않도록 한다. 기판 내의 채널은 유체, 기체 또는 상변화 재료를 사용하여 냉각하는 채널을 제공하도록 설계될 수 있다. 집적된 냉각 채널에 대한 예시적인 실시예는 2004년 11월 24일에 Stevanovic 외 다수에 공동으로 양도된 미국 특허 출원 제 10/998707호에서 기술된다.
이러한 내장된 채널이 없는 실시예에서는, 기판(14)을 (도시되지 않은) 열 교환기에 부착하는 것이 전력 반도체 디바이스의 냉각을 용이하게 하는 데에 효과적이다.
본 발명의 일부 특성이 본 명세서에 도시 및 기술되었지만, 당업자는 다양한 변경 및 변화가 가능하다는 점을 이해할 것이다. 따라서, 첨부된 특허청구범위는 본 발명의 사상 내에서의 변경 및 변화를 포함한다.
본 발명에 따르면, 제조 비용이 절감되고 신뢰도가 향상된 전력 회로 패키지가 제공된다.

Claims (10)

  1. 기판(14)과, 상기 기판 위의 복수의 상호접속 회로층(16) - 상기 복수의 상호접속 회로층의 각각은 기판 전기 상호접속부(20)로 패터닝된 기판 절연층(18)을 포함함 - 과, 상기 기판의 상부 표면으로부터 상기 기판 전기 상호접속부(20) 중 적어도 하나로 연장하는 비아 접속부(22, 24)를 포함하는 베이스(12)와,
    전력 반도체 디바이스(28)를 포함하는 전력 반도체 모듈(26) - 상기 전력 반도체 디바이스의 각각은 상기 전력 반도체 디바이스의 각각의 상부 표면 상의 디바이스 패드(30)와 상기 전력 반도체 디바이스의 각각의 하부 표면 상의 후방 콘택트(31)를 포함하고, 상기 전력 반도체 디바이스는 멤브레인 구조체(32)에 연결되며, 상기 멤브레인 구조체는 멤브레인 절연층(34) 및 상기 멤브레인 절연층 위의 멤브레인 전기 상호접속부(36)를 포함하며 선택적으로 상기 디바이스 패드로 연장되고, 상기 후방 콘택트(31)는 선택된 기판 전기 상호접속부 또는 비아 접속부에 연결됨 - 과,
    상기 선택된 전기 상호접속부 또는 비아 접속부에 연결된 표면 장착 구성 요소(38)와,
    상기 전력 반도체 모듈과 상기 표면 장착 구성 요소를 연결하기 위한 적어도 두 가지 이상 종류의 땜납 - 상기 전력 반도체 모듈을 연결하기 위한 일 종류의 땜납(52)은, 적어도 하나의 표면 장착 구성 요소를 연결하기 위한 다른 종류의 땜납(54)보다 높은 리플로우(reflow) 온도를 가짐 - 을 포함하는
    전력 회로 패키지(10).
  2. 제 1 항에 있어서,
    상기 표면 장착 구성 요소는 패시브(passive) 표면 구성 요소와 액티브(active) 표면 구성 요소로 구성된 그룹으로부터 선택된 적어도 하나의 구성 요소를 포함하는
    전력 회로 패키지.
  3. 제 1 항에 있어서,
    상기 비아 접속부(22)의 적어도 일부는 열적 커플링(thermal coupling) 및 전기적 커플링을 위해 구성되는
    전력 회로 패키지.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 전력 반도체 모듈을 적어도 부분적으로 둘러싸는 팟팅 재료(potting material)(58)를 더 포함하는
    전력 회로 패키지.
  6. 제 5 항에 있어서,
    상기 선택된 전기 상호접속부 또는 비아 접속부에 연결되고 상기 팟팅 재료에 의해 부분적으로 둘러싸여 외부 연결부로의 접속이 가능한 출력 접속부(44)를 더 포함하는
    전력 회로 패키지.
  7. 제 1 항에 있어서,
    열 교환기(62)와,
    상기 열 교환기와 상기 멤브레인 구조체의 상부 표면을 연결하는 열 경계 재료(60)를 더 포함하는
    전력 회로 패키지.
  8. 제 1 항에 있어서,
    상기 기판은 금속 절연 기판을 포함하고,
    상기 기판은 내장된 냉각 채널(70)을 더 포함하는
    전력 회로 패키지.
  9. 기판(14)과, 상기 기판 위의 복수의 상호접속 회로층(16) - 상기 복수의 상호접속 회로층의 각각은 기판 전기 상호접속부(20)로 패터닝된 기판 절연층(18)을 포함함 - 과, 상기 기판의 상부 표면으로부터 상기 전기 상호접속부 중 적어도 하나로 연장하는 비아 접속부(22, 24)를 포함하는 베이스(12)를 제공하는 단계와,
    전력 반도체 디바이스(28)를 포함하는 전력 반도체 모듈(26)을 제공하는 단계 - 상기 전력 반도체 디바이스의 각각은 상부 표면 상의 디바이스 패드(30)와 하부 표면 상의 후방 콘택트(31)를 포함하고, 상기 전력 반도체 디바이스는 멤브레인 구조체(32)에 연결되며, 상기 멤브레인 구조체는 멤브레인 절연층(34) 및 상기 멤브레인 절연층 위의 멤브레인 전기 상호접속부(36)를 포함하며 선택적으로 상기 디바이스 패드로 연장됨 - 와,
    표면 장착 구성 요소(38)를 제공하는 단계와,
    상기 베이스의 선택된 전기 상호접속부 또는 비아 접속부에 상기 전력 반도체 모듈과 상기 표면 장착 구성 요소를 장착하는 단계를 포함하되,
    상기 전력 반도체 모듈과 상기 표면 장착 구성 요소를 장착하는 단계는, 상기 전력 반도체 모듈을 제 1 종류의 땜납(52)으로 납땜한 다음, 상기 표면 장착 구성 요소를 상기 제 1 종류의 땜납보다 낮은 리플로우 온도를 갖는 제 2 종류의 땜납(54)으로 납땜하는 단계를 포함하는
    전력 회로 패키지(10)의 제조 방법.
  10. 삭제
KR1020060104308A 2005-10-26 2006-10-26 전력 회로 패키지와 그 제조 방법 KR101323416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/259,992 US7518236B2 (en) 2005-10-26 2005-10-26 Power circuit package and fabrication method
US11/259,992 2005-10-26

Publications (2)

Publication Number Publication Date
KR20070045122A KR20070045122A (ko) 2007-05-02
KR101323416B1 true KR101323416B1 (ko) 2013-10-30

Family

ID=37719300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104308A KR101323416B1 (ko) 2005-10-26 2006-10-26 전력 회로 패키지와 그 제조 방법

Country Status (7)

Country Link
US (1) US7518236B2 (ko)
EP (1) EP1780791B1 (ko)
JP (1) JP5129472B2 (ko)
KR (1) KR101323416B1 (ko)
CN (1) CN100561735C (ko)
CA (1) CA2563480C (ko)
IL (1) IL178737A0 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
TW200850127A (en) * 2007-06-06 2008-12-16 Delta Electronics Inc Electronic device with passive heat-dissipating mechanism
US8198460B2 (en) * 2007-11-28 2012-06-12 Fresenius Kabi Oncology Ltd. Process for preparation of letrozole and its intermediates
US8232637B2 (en) * 2009-04-30 2012-07-31 General Electric Company Insulated metal substrates incorporating advanced cooling
US8114712B1 (en) 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8653635B2 (en) * 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9872392B2 (en) * 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
US10381833B2 (en) 2017-06-27 2019-08-13 Ge Aviation Systems Llc Solid state power contactor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044581A (ja) * 1999-05-24 2001-02-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002093965A (ja) * 2000-09-14 2002-03-29 Unisia Jecs Corp 半導体装置
JP2003078107A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd コネクタ一体型パワーモジュール
JP2005167241A (ja) * 2003-11-29 2005-06-23 Semikron Elektron Gmbh パワー半導体モジュール及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4810563A (en) * 1986-03-14 1989-03-07 The Bergquist Company Thermally conductive, electrically insulative laminate
JPH04233258A (ja) * 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
DE69329542T2 (de) * 1992-06-05 2001-02-08 Mitsui Chemicals Inc Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
JPH0697617A (ja) * 1992-09-16 1994-04-08 Mitsui Toatsu Chem Inc 配線基板およびその製造方法
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5683928A (en) * 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6040226A (en) * 1997-05-27 2000-03-21 General Electric Company Method for fabricating a thin film inductor
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
JP2000091376A (ja) * 1998-09-11 2000-03-31 Taiyo Yuden Co Ltd 電子回路装置
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US6942360B2 (en) * 2003-10-01 2005-09-13 Enertron, Inc. Methods and apparatus for an LED light engine
JP4265394B2 (ja) * 2003-12-17 2009-05-20 株式会社日立製作所 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044581A (ja) * 1999-05-24 2001-02-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002093965A (ja) * 2000-09-14 2002-03-29 Unisia Jecs Corp 半導体装置
JP2003078107A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd コネクタ一体型パワーモジュール
JP2005167241A (ja) * 2003-11-29 2005-06-23 Semikron Elektron Gmbh パワー半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
EP1780791B1 (en) 2019-11-27
JP5129472B2 (ja) 2013-01-30
US20070090464A1 (en) 2007-04-26
IL178737A0 (en) 2007-02-11
EP1780791A3 (en) 2011-01-19
CN1956192A (zh) 2007-05-02
CA2563480C (en) 2016-02-02
CN100561735C (zh) 2009-11-18
CA2563480A1 (en) 2007-04-26
US7518236B2 (en) 2009-04-14
EP1780791A2 (en) 2007-05-02
JP2007123884A (ja) 2007-05-17
KR20070045122A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
KR101323416B1 (ko) 전력 회로 패키지와 그 제조 방법
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
US9704788B2 (en) Power overlay structure and method of making same
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US8895871B2 (en) Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP2018120902A (ja) 電力用電子回路パッケージおよびその製造方法
US7952196B1 (en) Affordable high performance high frequency multichip module fabrication and apparatus
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
JPH10275879A (ja) 半導体パッケージ
JPH09266265A (ja) 半導体パッケージ
JP2002359342A (ja) マルチチップモジュール用の中間基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7